JPH04217326A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04217326A
JPH04217326A JP2403484A JP40348490A JPH04217326A JP H04217326 A JPH04217326 A JP H04217326A JP 2403484 A JP2403484 A JP 2403484A JP 40348490 A JP40348490 A JP 40348490A JP H04217326 A JPH04217326 A JP H04217326A
Authority
JP
Japan
Prior art keywords
layer
insulating film
conductivity type
forming
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2403484A
Other languages
English (en)
Other versions
JP2669153B2 (ja
Inventor
Isao Kano
鹿野　功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2403484A priority Critical patent/JP2669153B2/ja
Priority to US07/808,110 priority patent/US5221857A/en
Publication of JPH04217326A publication Critical patent/JPH04217326A/ja
Application granted granted Critical
Publication of JP2669153B2 publication Critical patent/JP2669153B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、多結晶シリコン抵抗層とバイポー
ラトランジスタを有する半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】エミッタ・カップルド・ロジック（ＥＣ
Ｌ）回路は、基本構成素子として、ＮＰＮ型バイポーラ
トランジスタ素子と抵抗素子とからなっている。一例と
して、最も簡単なインバーター回路の回路図を図７に示
す。図７に示すように、トランジスタ素子Ｑ１　，Ｑ２
　，Ｑ３　，Ｑ４　を計４個、抵抗素子Ｒ１　，Ｒ２　
，Ｒ３　，Ｒ４を計４個有して構成されている。
【０００３】図８乃至図１１は従来の半導体装置の製造
方法を説明するための工程順に示した半導体チップの断
面図である。
【０００４】まず、図８に示すように、Ｐ型シリコン基
板１上にＮ＋　埋込層２及びＮ−　型エピタキシャル層
３を形成し、素子分離用の溝を設けて素子分離層３１を
埋込み素子形成領域を区画し、全面に酸化シリコン膜６
を形成する。ここで、素子分離層３１は溝を含む表面に
ホウ素及びリンを含有するシリカフィルム（以下ＢＰＳ
Ｇ膜と記す）を減圧ＣＶＤ法等により堆積した後、エッ
チバックして溝内にのみＢＰＳＧ膜を埋込む方法が採用
されている。従って、エッチバックのばらつきにより溝
の上部に多少の窪みが発生する場合がある。
【０００５】次に、図９に示すように、全面に多結晶シ
リコン層を堆積して多結晶シリコン層中にホウ素をイオ
ン注入し、多結晶シリコン層をパターニングしてベース
引出し電極９ａ及び抵抗層９ｂを形成する。
【０００６】次に、図１０に示すように、窒化シリコン
膜１０を全面に堆積し、窒化シリコン膜１０及びベース
引出し電極９ａを選択的に順次エッチング除去して開口
部を形成し、窒化シリコン膜１０をマスクとして酸化シ
リコン膜６をエッチングし、ベース引出し電極９ａの下
にアンダーカット部１５を形成する。
【０００７】次に、図１１に示すように全面に薄い多結
晶シリコン層１６を堆積してアンダーカット部を充填し
、熱酸化してアンダーカット部１５以外の薄い多結晶シ
リコン層１６を酸化シリコン膜に変え酸化シリコン膜を
エッチングしてアンダーカット部１５のみに多結晶シリ
コン層１６を埋込み、ベース引出し電極９ａに含有する
不純物を多結晶シリコン層１６を通してシリコン基板１
に導入し、グラフトベース領域１７を形成する。次に、
開口部のシリコン基板１にホウ素をイオン注入してベー
ス領域１８を形成し、全面に窒化シリコン膜１９を形成
してエッチバックし開口部の側面にのみ窒化シリコン膜
１９を残して側壁部を形成し、開口部を含む表面にＮ型
不純物を含む多結晶シリコン層２０を堆積し、多結晶シ
リコン層２０よりベース領域１８の表面に不純物を導入
してエミッタ領域２１を形成する。次に、抵抗層９ｂの
上の窒化シリコン膜１０にコンタクト孔を設けて半導体
装置を構成する。
【０００８】
【発明が解決しようとする課題】この従来の半導体装置
は、ベース引出し電極と抵抗層とを同一の多結晶シリコ
ン層をパターニングして同一の層内に設けているため、
トランジスタに近接して設けることができず、トランジ
スタ領域と離れた場所に設けていたため、配線が長くな
り回路の集積化を妨げ、回路特性の向上が困難となると
いう問題点があった。
【０００９】また、素子分離層により分離された素子形
成領域内に最小の占有面積で配置されたトランジスタ間
にベース引出し電極と同層で抵抗層を形成しようとする
と、エミッタサイズを最小線幅程度まで縮小してもエミ
ッタコンタクトとベース引出し電極のマージンを考慮す
ると隣接するトランジスタ相互の間隔は最小線幅の２倍
程度しか得られないので、トランジスタ間にベース引出
し電極と同層で抵抗層は配置できない。
【００１０】また、トランジスタ相互間のピッチを拡大
して抵抗層をトランジスタ間に配置できたとしても、そ
の抵抗層は素子分離層の真上を縦断する事になり、エッ
チバック等で生じた素子分離層の段差の影響を受け、抵
抗値のばらつきが大きくなる。通常のＥＣＬ回路では抵
抗値のばらつきは、相対値で数％以内に抑える必要があ
り、好ましくない。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体基板上に設けた逆導電型埋込層と、前記
埋込層を含む表面に設けた逆導電型エピタキシャル層と
、前記エピタキシャル層及び埋込層を貫通して前記半導
体基板に達する溝と、前記溝内に埋込んで素子形成領域
を絶縁分離する素子分離層と、前記素子形成領域に設け
たバイポーラトランジスタと、前記素子形成領域上に設
けたベース引出し電極と、前記ベース引出し電極を含む
表面に設けて前記素子分離層上の凹部を充填し上面を平
坦化した層間絶縁膜と、前記素子分離層上の層間絶縁膜
上に設けた抵抗層とを有する。
【００１２】本発明の半導体装置の製造方法は、一導電
型半導体基板上に逆導電型埋込層を選択的に設け前記埋
込層を含む表面に逆導電型エピタキシャル層を形成する
工程と、前記エピタキシャル層及び埋込層を選択的に順
次エッチングして前記半導体基板に達する溝を設ける工
程と、前記溝を含む表面に第１の絶縁膜を形成し前記第
１の絶縁膜上に厚い第２の絶縁膜を堆積して前記溝内を
充填した後エッチバックして前記溝内に第２の絶縁膜を
埋込み素子形成領域を絶縁分離する素子分離層を設ける
工程と、前記素子形成領域上に一導電型不純物をドープ
した多結晶シリコン層を選択的に形成してベース引出し
電極を設ける工程と、前記ベース引出し電極を含む表面
に回転塗布法により前記素子分離層上に生じた凹部を充
填して上面を平坦化した層間絶縁膜を設ける工程と、前
記素子分離層上の前記層間絶縁膜上に不純物をドープし
た多結晶シリコン層を選択的に形成して抵抗層を設ける
工程と、前記抵抗層を含む表面に第３の絶縁膜を形成す
る工程と、前記素子形成領域上の第３の絶縁膜，層間絶
縁膜，ベース引出し電極，第１の絶縁膜を選択的に順次
エッチングして開口部を設ける工程と、前記開口部のエ
ピタキシャル層に前記ベース引出し電極と接続する一導
電型のベース領域を形成し前記ベース領域内に逆導電型
のエミッタ領域を形成する工程とを含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１４】図１乃至図６は、本発明の一実施例を説明
するための工程順に示した半導体チップの断面図である
。
【００１５】まず、図１に示すように、Ｐ型シリコン基
板１の一主面にＮ＋　型埋込層２を選択的に設け、埋込
層２を含む表面にＮ−　型のエピタキシャル層３を形成
し、エピタキシャル層３及び埋込層２にシリコン基板１
に達する素子分離用の溝４を設けて素子形成領域を区画
する。溝４の深さは、エピタキシャル層３及び埋込層２
の深さを考慮して決定されるが、ここではエピタキシャ
ル層３の厚さが１．５μｍ、埋込層２の厚さが２．０μ
ｍであるのに対して４．０μｍ程度の深さとしている。 溝４の底部には、イオン注入によりＰ＋　型拡散層５を
形成する。次に、溝４を含む表面に薄い酸化シリコン膜
６及び窒化シリコン膜７を順次堆積し、ＢＰＳＧ膜８を
設けて溝４内を充填し、リフローした後エッチバックし
て溝４内にのみＢＰＳＧ膜８を埋込み、素子形成領域を
絶縁分離する素子分離層を形成する。ここで、エッチバ
ックはドライエッチ又はウェットエッチ又は、その併用
で行なう。この際、素子形成領域上のＢＰＳＧ膜８を完
全に除去する必要があり、そのため、膜厚，エッチング
レートのばらつきにより、溝４の上部に窪みが形成され
てしまう。
【００１６】次に、図２に示すように、表面の窒化シリ
コン膜７を除去した後、全面にバイポーラトランジスタ
のベース引出し電極となる多結晶シリコン層９を１５０
〜２５０ｎｍの厚さに形成してホウ素をドープし、パタ
ーニングしてベース引出し電極を形成する。
【００１７】次に、図３に示すように、多結晶シリコン
層９を含む表面に減圧ＣＶＤ法により厚さ３０〜１５０
ｎｍの窒化シリコン膜１０を堆積し、窒化シリコン膜１
０の上に回転塗布法によりシリコン化合物を主成分とす
る溶液を塗布して焼成しＰＳＧ（ｐｈｏｓｐｈｏ−ｓｉ
ｌｉｃａｔｅ　　ｇｌａｓｓ）膜１１を形成して上面を
平坦化する。次に、ＰＳＧ膜１１の上に窒化シリコン膜
１２を３０〜１５０ｎｍの厚さに堆積する。ここで、Ｐ
ＳＧ膜１１の膜厚は、多結晶シリコン層９の上で５０ｎ
ｍ程度、溝４の上で３００〜５００ｎｍ程度の厚さに形
成する。なお、ＰＳＧ膜１１の表面を軽くエッチバック
して窒化シリコン膜１０の最上面を露出させ、平坦度を
向上させることもできる。また、塗布法で形成したＰＳ
Ｇ膜１１の代りにＣＶＤ法でＰＳＧ膜，ＢＳＧ膜，ＢＰ
ＳＧ膜等を形成して熱処理でリフローし上面を平坦化し
ても良く、パッシベーション効果やゲッタリング効果が
期待できる。
【００１８】次に、図４に示すように、全面に多結晶シ
リコン層１３を８０〜１５０ｎｍの厚さに形成してホウ
素をドープし、パターニングして溝４の上に多結晶シリ
コン層１３の抵抗層を形成する。次に、多結晶シリコン
層１３を含む表面に窒化シリコン膜１４を３０〜１５０
ｎｍの厚さに堆積する。
【００１９】次に、図５に示すように、素子形成領域上
の窒化シリコン膜１４，窒化シリコン膜１２，ＰＳＧ膜
１１，窒化シリコン膜１０，多結晶シリコン層９を異方
性エッチングにより選択的に順次エッチング除去し開口
部を形成する。次に多結晶シリコン層９の下部に位置す
る薄い酸化シリコン膜６を等方性ウェットエッチングし
て、アンダーカット部１５を設ける。このアンダーカッ
ト部１５の奥行の長さによりグラフトベースの幅が決定
される。このアンダーカット部１５の高さと奥行の比が
１：４以上になると次工程での多結晶シリコン層の埋込
みが難かしくなるので、アンダーカット部１５の奥行は
酸化シリコン膜６の４倍以下の長さとする。
【００２０】次に、図６に示すように、開口部を含む表
面に多結晶シリコン層１６を２５〜５０ｎｍの厚さに堆
積してアンダーカット部１５内を充填した後、常圧で８
５０℃のスチーム雰囲気中で６０分間の熱酸化を行い、
アンダーカット部１５に充填した以外の多結晶シリコン
層１６を熱酸化して酸化シリコン膜に変換した後１：６
のバッファード弗酸溶液中で１分間のウェットエッチン
グにより、酸化シリコン膜を除去する。このときの熱処
理と同時に又は、別の熱処理により多結晶シリコン層９
に含有するホウ素を多結晶シリコン層１６を通してシリ
コン基板１に導入することにより、グラフトベース領域
１７を形成する。次に、窒化シリコン膜１４，１２、開
口部のシリコン基板１にホウ素をイオン注入してグラフ
トベース領域１７に接続したベース領域１８を形成する
。次に開口部を含む表面に窒化シリコン膜１９を堆積し
て異方性エッチングによりエッチバックし開口部の側面
にのみ窒化シリコン膜１９を残して側壁部を形成する。 次に、開口部を含む表面に多結晶シリコン層２０を堆積
し、多結晶シリコン層２０を通してベース領域１８の表
面にヒ素又はリンのＮ型不純物を導入してエミッタ領域
２１を形成し、多結晶シリコン層２０を選択的にエッチ
ングしてエミッタ電極を形成し、抵抗層としての多結晶
シリコン層１３のコンタクト孔２２を設ける。
【００２１】なお、多結晶シリコン層９の代りに多結晶
シリコン層と高融点金属硅化物層との２層構造を用いて
も良く、ベース引出し電極の抵抗を低減できる利点があ
る。高融点金属硅化合物層としては硅化チタン層，硅化
ダングステン層，硅化モリブデン層等が用いられる。
【００２２】
【発明の効果】以上説明したように、本発明は、素子分
離層により区画された素子形成領域上に多結晶シリコン
層のベース引出し電極を設け、ベース引出し電極を含む
表面に設けた層間絶縁膜により素子分離層上の凹部を充
填して上面を平坦化し、素子分離層上の層間絶縁膜上に
多結晶シリコン層からなる抵抗層を設けることにより、
トランジスタ相互間に抵抗層を配置でき、回路ブロック
の面積を約５０％に縮小することができるという効果を
有する。
【００２３】また、副次的には回路ブロックの縮小化に
よる高速化，回路ブロック間の配線長縮小化による高速
化が図られるばかりか、チップサイズも縮小できるため
大幅なコストダウンが可能となる。
【００２４】また、素子分離層上に抵抗層を設けたこと
により、抵抗層と基板の間の寄生容量が低減できるとい
う効果を有する。
【００２５】また、ベース引出し電極と抵抗層とを別工
程で形成するためベース引出し電極の抵抗の低減と抵抗
層の抵抗値を独立に制御できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図２】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図３】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図４】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図５】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図６】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
【図７】ＥＣＬ回路の一例を示す回路図である。
【図８】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【図９】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【図１０】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
【図１１】従来の半導体装置の製造方法を説明するため
の工程順に示した半導体チップの断面図である。
【符号の説明】
１　　　　Ｐ型シリコン基板 ２　　　　埋込層 ３　　　　エピタキシャル層 ４　　　　溝 ５　　　　Ｐ＋　型拡散層 ６　　　　酸化シリコン膜 ７，１０，１２，１４，１９　　　　窒化シリコン膜８
　　　　ＢＰＳＧ膜 ９，１３，１６，２０　　　　多結晶シリコン層９ａ　
　　　ベース引出し電極 ９ｂ　　　　抵抗層 １１　　　　ＰＳＧ膜 １５　　　　アンダーカット部 １７　　　　グラフトベース領域 １８　　　　ベース領域 ２１　　　　エミッタ領域 ２２　　　　コンタクト孔 ３１　　　　素子分離層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　一導電型半導体基板上に設けた逆導電
    型埋込層と、前記埋込層を含む表面に設けた逆導電型エ
    ピタキシャル層と、前記エピタキシャル層及び埋込層を
    貫通して前記半導体基板に達する溝と、前記溝内に埋込
    んで素子形成領域を絶縁分離する素子分離層と、前記素
    子形成領域に設けたバイポーラトランジスタと、前記素
    子形成領域上に設けたベース引出し電極と、前記ベース
    引出し電極を含む表面に設けて前記素子分離層上の凹部
    を充填し上面を平坦化した層間絶縁膜と、前記素子分離
    層上の層間絶縁膜上に設けた抵抗層とを有することを特
    徴とする半導体装置。
  2. 【請求項２】　　一導電型半導体基板上に逆導電型埋込
    層を選択的に設け前記埋込層を含む表面に逆導電型エピ
    タキシャル層を形成する工程と、前記エピタキシャル層
    及び埋込層を選択的に順次エッチングして前記半導体基
    板に達する溝を設ける工程と、前記溝を含む表面に第１
    の絶縁膜を形成し前記第１の絶縁膜上に厚い第２の絶縁
    膜を堆積して前記溝内を充填した後エッチバックして前
    記溝内に第２の絶縁膜を埋込み素子形成領域を絶縁分離
    する素子分離層を設ける工程と、前記素子形成領域上に
    一導電型不純物をドープした多結晶シリコン層を選択的
    に形成してベース引出し電極を設ける工程と、前記ベー
    ス引出し電極を含む表面に回転塗布法により前記素子分
    離層上に生じた凹部を充填して上面を平坦化した層間絶
    縁膜を設ける工程と、前記素子分離層上の前記層間絶縁
    膜上に不純物をドープした多結晶シリコン層を選択的に
    形成して抵抗層を設ける工程と、前記抵抗層を含む表面
    に第３の絶縁膜を形成する工程と、前記素子形成領域上
    の第３の絶縁膜，層間絶縁膜，ベース引出し電極，第１
    の絶縁膜を選択的に順次エッチングして開口部を設ける
    工程と、前記開口部のエピタキシャル層に前記ベース引
    出し電極と接続する一導電型のベース領域を形成し前記
    ベース領域内に逆導電型のエミッタ領域を形成する工程
    とを含むことを特徴とする半導体装置の製造方法。
JP2403484A 1990-12-19 1990-12-19 半導体装置の製造方法 Expired - Lifetime JP2669153B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2403484A JP2669153B2 (ja) 1990-12-19 1990-12-19 半導体装置の製造方法
US07/808,110 US5221857A (en) 1990-12-19 1991-12-16 Bipolar transistor structure with polycrystalline resistor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403484A JP2669153B2 (ja) 1990-12-19 1990-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04217326A true JPH04217326A (ja) 1992-08-07
JP2669153B2 JP2669153B2 (ja) 1997-10-27

Family

ID=18513220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403484A Expired - Lifetime JP2669153B2 (ja) 1990-12-19 1990-12-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5221857A (ja)
JP (1) JP2669153B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244827A (en) * 1991-10-31 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method for planarized isolation for cmos devices
JP2002515177A (ja) * 1995-01-30 2002-05-21 ザ ウィタカー コーポレーション 電子デバイスとその製造方法
JP3305929B2 (ja) * 1995-09-14 2002-07-24 株式会社東芝 半導体装置及びその製造方法
US6097076A (en) 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
US6765280B1 (en) * 1998-12-21 2004-07-20 Agilent Technologies, Inc. Local oxidation of a sidewall sealed shallow trench for providing isolation between devices of a substrate
US6713361B2 (en) * 2000-09-27 2004-03-30 Texas Instruments Incorporated Method of manufacturing a bipolar junction transistor including undercutting regions adjacent to the emitter region to enlarge the emitter region
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258439A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置およびその製造方法
JPH0254568A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
JPH02231724A (ja) * 1989-03-06 1990-09-13 Fujitsu Ltd 半導体装置の製造方法
JPH02248068A (ja) * 1989-03-20 1990-10-03 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
US5043786A (en) * 1989-04-13 1991-08-27 International Business Machines Corporation Lateral transistor and method of making same
US5117273A (en) * 1990-11-16 1992-05-26 Sgs-Thomson Microelectronics, Inc. Contact for integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258439A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置およびその製造方法
JPH0254568A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
JPH02231724A (ja) * 1989-03-06 1990-09-13 Fujitsu Ltd 半導体装置の製造方法
JPH02248068A (ja) * 1989-03-20 1990-10-03 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5221857A (en) 1993-06-22
JP2669153B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
KR920006260B1 (ko) 다이나믹형 반도체기억장치와 그 제조방법
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
US4471525A (en) Method for manufacturing semiconductor device utilizing two-step etch and selective oxidation to form isolation regions
JPH0449777B2 (ja)
JPH1197629A (ja) 半導体装置およびその製造方法
JP2720796B2 (ja) 半導体装置の製造方法
JP2762851B2 (ja) 半導体装置の製造方法
JP2669153B2 (ja) 半導体装置の製造方法
JPS58220445A (ja) 半導体集積回路の製造方法
JP2000036536A (ja) 半導体素子の素子隔離構造及びその隔離方法
JP2741393B2 (ja) 半導体装置
JPH06177239A (ja) トレンチ素子分離構造の製造方法
JPH05315442A (ja) 半導体装置の製造方法
US6054358A (en) Semiconductor device and manufacturing method of the same
JPH05175206A (ja) 半導体装置とその製造方法
JPH0778833A (ja) バイポーラトランジスタとその製造方法
JPH0831927A (ja) 半導体装置の製造方法
JPH0338742B2 (ja)
JPH0513563A (ja) 半導体装置の製造方法
JPH11354628A (ja) 集積回路中の素子分離領域の形成方法
JP3455282B2 (ja) 半導体装置
JPS63237542A (ja) 半導体装置
JPH0536702A (ja) 半導体装置
JP2006324644A (ja) 半導体装置の製造方法
JP2000269453A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970603