JPH02248068A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特にポリシリ
コン（多結晶シリコン）で抵抗素子を形成した半導体集
積回路装置に適用して有効な技術に関するものである。

〔従来の技術〕

半導体集積回路の一部を構成する抵抗素子の材料には、
通常ポリシリコンが使用されている。

ポリシリコン抵抗の製造技術については、例えば日経マ
グロウヒル社発行、「日経エレクトロニクス・１９８３
年６月２０日号ＪＰ２０４〜２０５に記載があり、その
概要は、次の通りである。

まず半導体基板上のシリコン酸化膜（Ｓ１０２膜）表面
にＣＶＤ法を用いてポリシリコン膜を被着し、次いで基
板を熱処理して上記ポリシリコン膜の表面に薄い熱酸化
膜を形成した後、この熱酸化膜を通じてポリシリコン膜
に不純物イオンを打込む。次に、基板を熱処理してポリ
シリコン膜の抵抗値を所定の値に設定した後、リソグラ
フィ技術を用いてポリシリコン膜を所定の形状に加工し
て抵抗素子を形成する。その後、ＣＶＤ法を用いてこの
ポリシリコン抵抗の上にシリコン酸化膜およびシリコン
ナイトライド膜（Ｓｉ３Ｎ４膜）を被着する。

〔発明が解決しようとする課題〕

本発明者の検討によれば、上記したポリシリコン抵抗の
製造方法は、その抵抗値を制御することが困難であると
いう欠点を有している。

すなわち、上記製造方法においては、ポリシリコン膜中
に導入された不純物イオンの一部がその後の熱処理工程
で下地５１０２膜中に拡散し易いため、その抵抗値が設
計値よりも増大してしまうという問題がある。また、下
地Ｓｉ○２膜中の酸素原子やＯＨ基がポリシリコン膜中
に拡散し易いため、ポリシリコン膜に変形が生じ、ポリ
シリコン抵抗の抵抗値がばらついてしまうという問題が
ある。特に、ポリシリコン抵抗の対基板容量を低減する
ために下地５ｉＯｚ膜の膜厚を大きくした場合には、下
地５ｉｎ２膜からの酸素原子やＯＨ基の拡散が顕著とな
るため、抵抗値のばらつきも大きくなってしまう。

本発明は、上記した問題点に着目してなされたものであ
り、その目的は、ポリシリコン抵抗の抵抗値の制御性を
向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述右よび添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

すなわち、請求項１記載の発明は、半導体基板上に被着
したポリシリコン膜を加工して抵抗素子を形成する際、
上記ポリシリコン膜の下層および上層にＳＩ３Ｎ４膜を
被着した後、ポリシリコン膜を加工することにより、ポ
リシリコン抵抗の周囲を５ｉｓＮａ膜で被覆するように
した半導体装置の製造方法である。

また、請求項２記載の発明は、上記ポリシリコン膜と、
このポリシリコン膜の下層の３１ａＮ４膜との各々の表
面に熱酸化膜を形成することにより、ポリシリコン抵抗
の周囲を熱酸化膜と３１３Ｎａ膜との二層の絶縁膜で被
覆するようにした半導体装置の製造方法である。

〔作用〕

５ＩｓＮ４膜は、不純物イオンや酸素などが拡散し難い
緻密な膜である。そこで、この５ｉｓＮ４膜でポリシリ
コン抵抗の周囲（上面、側面および底面）を被覆するこ
とにより、その後の熱工程でポリシリコン抵抗中の不純
物イオンが下地５ｉｎ２膜中に拡散したり、下地５ｉｎ
２膜中の酸素原子やＯＨ基がポリシリコン抵抗中に拡散
したりするのを防止することができるので、ポリシリコ
ン抵抗の抵抗値の制御性が向上する。

また、ポリシリコン抵抗の周囲を熱酸化膜とＳｉ３Ｎ＜
膜との二層の絶縁膜で被覆することにより、ポリシリコ
ン抵抗中の不純物イオンが下地ＳｉＯ３膜中に拡散した
り、下地５ｉｎ２膜中の酸素原子やＯＨ基がポリシリコ
ン抵抗中に拡散したりするのをより確実に防止すること
ができるので、ポリシリコン抵抗の抵抗値の制御性がさ
らに向上する。

〔実施例〕

第１図（ａ）〜（ｎ）は、本実施例による半導体装置の
製造工程を示す半導体基板の要部断面図である。

本実施例は、例えばバイポーラ・トランジスタとポリシ
リコン抵抗とからなる集積回路の製造方法に適用したも
のであり、以下、その製造方法を工程順に説明する。

まず常法により、例えばｐ−形単結晶シリコンからなる
半導体基板１の所定の主面部にアンチモン（ｓｂ）など
のｎ形不純物を拡散させてコレクタ埋込み層２を形成し
た後、基板１の表面にシリコンエピタキシャル層３を成
長させる。次いで基板１を熱酸化してエピタキシャル層
３０表面に５ｉ０２膜４を形成した後、ＣＶＤ法を用い
て５ｉ０２膜４上に５ｉｓＮａｒ！１４５を被着する（
第１図（ａ））。

続いて、３１３Ｎ４膜５をエツチングしてベースおよび
コレクタ形成領域上にその一部を残し、基板１の表面に
露出した５１０２膜４をエツチングで除去した後、エピ
タキシャル層３の一部をエツチングで除去する。その後
、基板１を熱酸化してエピタキシャル層３の表面に新た
なＳ’　ｉ　０２　膜６を形成した後、エピタキシャル
層３の所定領域にホウ素（Ｂ）などのｐ形不純物イオン
を打ち込む（第１図ら））。

次に、基板１を熱処理し、エピタキシャル層３に打ち込
んだ上記ｐ形不純物イオンを拡散させてチャネルストッ
パー領域７を形成した後、基板１を熱酸化してその表面
に５１０２からなる素子分離用のフィールド絶縁膜８を
形成する。続いて、前記５１ｓＮ４膜５をエツチングで
除去し、コレクタ埋込み層２上のエピタキシャル層３の
一部にリン（Ｐ）などのｎ形不純物イオンを打ち込んだ
後、基板１を熱処理して上記ｎ形不純物イオンを拡散さ
せ、コレクタ埋込み層２に接続されたコンタクト取出し
領域９を形成する（第１図（Ｃ））。

その後、ＣＶＤ法を用いて基板１の表面にＳｌ、Ｎ、膜
１０を被着し、次いで基板１を熱酸化してこのＳ］３Ｎ
４膜１０の膜面０８１０２膜（熱酸化膜）１１を形成し
た後、ＣＶＤ法を用いてＳｉＯ２膜１１上に第１層目の
ポリシリコン膜１２を被着する。なお、上記５１３Ｎ＋
膜１００表面に５ｉＯ７膜１１を形成する手段に代え、
５１３Ｎ４膜１０上に直接ポリシリコン膜１２を被着し
てもよい。

次に、上記ポリシリコン膜１２にＢＦ、などの不純物イ
オンを打込み、次いで基板１を熱処理してポリシリコン
膜１２のシート抵抗を２５０Ω／口程度にする（第１図
ｃｄ））。

続いて、上記ポリシリコン膜１２をエツチングで加工し
てポリシリコン抵抗１２ａを形成した後、基板１を熱酸
化してポリシリコン抵抗１２ａの側壁および上面に８１
０２膜（熱酸化膜）１３を形成し、その後、ＣＶＤ法を
用いてこの５１０２膜１３上にＳｉ３Ｎ４膜１４を被着
する。このようにして、ポリシリコン抵抗１２ａの周囲
（上面、側面および底面）を８１０２膜１１．１３およ
び５１３Ｎ４膜１０．１４からなる二層の絶縁膜で被覆
した後、ＣＶＤ法を用いて３１３Ｎ４膜１４上に第第２
層目のポリシリコン膜１５を被着する（第１図（ｅ））
。

続いて、基板１を熱酸化して上記ポリシリコン膜１５の
表面に５ｉｎ２膜（熱酸化膜）１６を形成した後、ＣＶ
Ｄ法を用いて５Ｉ０２膜１６０表面にＳｉ３Ｎ４膜１７
を被着し、この５ｉｓＮ＋膜１７をエツチングしてベー
ス形成領域上にその一部を残す。その後、Ｓｉｎ、膜１
６を通じてポリシリコン膜１５にホウ素などの不純物イ
オンを打込み、次いで基板１を熱処理してポリシリコン
膜１５のシート抵抗を１１０Ω／口程度にする（第１図
〔ｆ〕）。

次に、ポリシリコン膜１５表面のＳｉＯ２膜１６および
ベース形成領域上のＳｉ３Ｎ４膜１７を順次エツチング
で除去した後、ベース形成領域上に残った５ｉＯｚ膜１
６の端部下方のポリシリコン膜１５を選択的にエツチン
グする（第１図（（イ））。

続いて、ベース形成領域上のＳｉＯ□膜１６全１６チン
グで除去した後、その下層のＳｉ３Ｎ４膜１４．５１０
２膜１１．５１３Ｎ４膜１０、ＳｉＯ２膜（符号なし）
の一部を順次エツチングで除去し、次いで基板１にＢＦ
２などのｐ形不純物イオンを打込んだ後、基板１を熱処
理してベース領域１８を形成する（第１図（ｈ））。

次に、ＣＶＤ法を用いてポリシリコン膜１５上に第３層
目のポリシリコン膜１９を被着した後、基板１を熱処理
してベース領域１８および第２層目のポリシリコン膜１
５に導入された不純物イオンの一部をこのポリシリコン
膜１９中に拡散させる（第１図（１））。

続いて、上記ポリシリコン膜１９をエツチングしてベー
ス領域１８に接続されたベース引き出し電極１９ａを形
成する（第１図（Ｊ））。

その後、ＣＶＤ法を用いて基板１の表面に５ｉ０２膜２
０および５ｉｓＮ＜膜２１を順次被着し、次いでベース
領域１８上のＳｉＯ２膜２０膜上０Ｓ］３Ｎ４膜２１を
エツチングで除去した後、基板１を熱酸化してベース引
き出し電極１９ａの一部にＳｉｎ、膜２２を形成する（
第１図（ト））。

次に、３ｉｓＮ、膜２１をエツチングで除去し、ベース
領域１８上のＳｉ３Ｎｍ膜１４，１０．５ｉ０２膜１１
の一部を順次エツチングしてベース領域１８に達する開
孔２３を設けた後、ＣＶＤ法を用いて５ｉＯｚ膜２０上
に第４層目めポリシリコン膜２４を被着する。続いて、
このポリシリコン膜２４にヒ素などのｎ形不純物イオン
を打込んだ後、基板１を熱処理してポリシリコン膜２４
のシート抵抗を７５Ω／ロ程度にするとともに、ポリシ
リコン膜２４中の上記ｎ形不純物イオンをベース領域１
８の一部に拡散させてベース領域１８の一部にエミッタ
領域２５を形成する（第１図（１））。

次に、上記ポリシリコン膜２４をエツチングしてエミッ
タ引出し電極２４ａを形成した後、Ｓｉｏ２膜２０．５
ｉｓＮ＜膜１４、Ｓｔｏｗ膜１３゜１１および５１ｓＮ
＊膜１０の一部を順次エツチングしてベース引出し電極
１９ａ、ポリシリコン抵抗１２ａおよびコンタクト取出
し領域９を露出させる（第１図（ホ））。

続いて、ＣＶＤ法を用いて基板１０表面にＳｉｏ２膜２
６、Ｓ　ｉ、Ｎ４ｇ２７オ、Ｊ−ヒＰｓＧ（Ｐｈｏｓｐ
ｈａ　５ｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜２８を順次被
着した後、ベース引出し電極１９ａ、エミッタ引出し電
極２４ａ１ポリシリコン抵抗１２ａおよびコンタクト取
出し領域９の上方のＳｉｎ、膜２６．５ｉｓＮ４膜２７
右よびＰＳＧ膜２８を順次エツチングで除去し、最後に
、スパッタ法を用いてＰＳＧ膜２膜上８上ルミニウム合
金膜を被着し、これをエツチングして配線２９を形成す
ることにより、バイポーラ・トランジスタとポリシリコ
ン抵抗とからなる集積回路が完成する。

以上のような工程からなる本実施例によれば、ポリシリ
コン抵抗１２Ｈの周囲が５１０２膜１１゜１３およびＳ
ｉ、Ｎ、膜１０．１４からなる二層の絶縁膜で被覆され
るので、ポリシリコン抵抗１２ａを形成した後の熱工程
でポリシリコン抵抗１２ａ中の不純物イオンが下層の８
１０．からなるフィールド絶縁膜８中や上層の５ｉＣｈ
膜２０中に拡散したり、これらの５ｉｎ２膜８．２０中
の酸素原子やＯＨ基がポリシリコン抵抗１２ａ中に拡散
したりするのを防止することができる。

その結果、ポリシリコン抵抗１２ａの抵抗値の制御性が
向上し、その抵抗値をほぼ設計値通りに設定することが
できるので、集積回路の動作マージンが改善される。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

前記実施例では、バイポーラ・トランジスタとポリシリ
コン抵抗とからなる集積回路の製造方法に適用したが、
ＭＯＳ−ＦＥＴとポリシリコン抵抗とからなる集積回路
の製造方法に適用できることはいうまでもない。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、半導体基板上にポリシリコン抵抗を形成する
際、このポリシリコン抵抗の周囲をＳｉ３Ｎ４膜、また
はこのＳ１＊Ｎｓ膜と熱酸化膜とからなる二層の絶縁膜
で被覆することにより、ポリシリコン抵抗形成後の熱工
程でポリシリコン抵抗中の不純物イオンが周囲のＳ　ｉ
０２膜中に拡散したり、周囲の５ｉＯｚ膜中の酸素原子
やＯＨ基がポリシリコン抵抗中に拡散したりするのを防
止することができるので、ポリシリコン抵抗の抵抗値の
制御性が向上する。

【図面の簡単な説明】

第１図（ａ）〜（ｎ）は、本実施例による半導体装置の
製造工程を示す半導体基板の要部断面図である。 １・・・半導体基板、２・・・コレクタ埋込み層、３・
・・エピタキシャル層、４．６．１１゜１３．１６．２
０．２２．２６・・・５ｉＯｚ膜、５．１０．１４，１
７．２１．２７・・・５Ｌ３Ｎ４膜、７・・・チャネル
ストッパー領域、８・・・フィールド絶縁膜、９・・・
コンタクト取出し領域、１２．１５．１９．２４・・・
ポリシリコン膜、１２ａ・・・ポリシリコン抵抗（抵抗
素子）、１８・・・ベース領１．１９ａ・・・ベース引
出し領域、２３・・・開孔、２４ａ・・・エミッタ引出
し電極、２５・・・エミッタ領域、２８・・・ＰＳＧ膜
、２９・・・配線。 代理人　弁理士　筒　井　大　和

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に被着したポリシリコン膜を加工して
   抵抗素子を形成する際、あらかじめ前記半導体基板上に
   第一のシリコンナイトライド膜を被着した後、その上に
   前記ポリシリコン膜を被着し、次いで前記ポリシリコン
   膜の上に第二のシリコンナイトライド膜を被着した後、
   前記ポリシリコン膜を加工して抵抗素子を形成すること
   により、前記抵抗素子の周囲を前記第一および第二のシ
   リコンナイトライド膜で被覆することを特徴とする半導
   体装置の製造方法。 ２、前記第一のシリコンナイトライド膜およびポリシリ
   コン膜の各々の表面に熱酸化膜を形成することにより、
   前記抵抗素子の周囲を前記熱酸化膜と第一および第二の
   シリコンナイトライド膜とで被覆することを特徴とする
   請求項１記載の半導体装置の製造方法。