JPH04218804A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JPH04218804A
JPH04218804A JP40381090A JP40381090A JPH04218804A JP H04218804 A JPH04218804 A JP H04218804A JP 40381090 A JP40381090 A JP 40381090A JP 40381090 A JP40381090 A JP 40381090A JP H04218804 A JPH04218804 A JP H04218804A
Authority
JP
Japan
Prior art keywords
user program
execution
trace
program
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40381090A
Other languages
English (en)
Inventor
Shunji Kuwa
桑 俊司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP40381090A priority Critical patent/JPH04218804A/ja
Publication of JPH04218804A publication Critical patent/JPH04218804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ユーザプログラムの命
令実行軌跡や、ユーザプログラムの実行により処理され
内部メモリに格納されたデータを時系列的に記憶するト
レース手段を有するプログラマブルコントローラ(以下
、PCという)に関する。
【0002】
【従来の技術】PCにおいてユーザプログラムの命令実
行軌跡(位置)や、I/Oメモリ等の内部メモリの状態
つまりユーザプログラムの実行により処理され内部メモ
リに格納されたデータを記憶する機能(以下、トレース
機能という)は、従来より公知である。
【0003】この様なトレース機能を有するPCにおい
ては、トレースのためのサンプリングを開始させるため
に、例えばPC本体に接続されたサポートツールを用い
てユーザ自身がサンプリング開始のコマンドをPCに対
して送る方法や、PC内部におけるフラグリレーのオン
/オフ状態にサンプリング開始の意味合いを持たせると
共に、PC自身の処理としてそのオン/オフ状態を常に
監視する手段を設け、そのフラグリレーをユーザプログ
ラムもしくはPC本体に接続されるサポートツール等に
より強制的にオン/オフ動作させる方法がとられている
【0004】
【発明が解決しようとする課題】しかし、ユーザプログ
ラムの実行開始直後からのデータサンプリングを必要と
する場合、上記第1の方法ではユーザがユーザプログラ
ムの実行開始のタイミングを見計ることが困難であるた
め、ユーザ自身の操作性からみてユーザプログラム実行
開始のコマンドとトレースサンプリング開始のコマンド
とを連続的に送出することはほとんど不可能であった。
【0005】また、上記第2の方法ではユーザプログラ
ムに予め該当するフラグリレーをオン/オフさせるため
の処理を組み込んでおくことが必要であり、しかもこの
トレース機能はユーザプログラムのデバッグ段階で使用
することがほとんどであるためデバッグ完了後に前述の
プログラム部分を削除しなければならず、手間がかかる
という問題があった。
【0006】そこで、本発明は上記問題に鑑み成された
もので、複雑な操作やユーザプログラムの変更なくユー
ザプログラムの実行開始直後のトレース処理を行うこと
ができるプログラマブルコントローラを提供することを
目的とする。
【0007】
【課題を解決するための手段】上記課題を解決するため
本発明は、ユーザプログラムの命令実行軌跡や、ユーザ
プログラムの実行により処理され内部メモリに格納され
たデータを時系列的に記憶するトレース手段を有するプ
ログラマブルコントローラにおいて、上記トレース手段
の動作を開始させるための設定を上記ユーザプログラム
の実行開始以前に行うトレース設定手段と、上記ユーザ
プログラムの実行開始時に上記トレース設定手段の設定
に応じて上記トレース手段の動作を開始させるトレース
開始手段とを具備することを特徴とする。
【0008】
【作用】上記構成では、トレース設定手段がユーザプロ
グラムの実行処理開始以前に上記トレース手段の動作を
開始させるための設定を行い、そのトレース設定手段の
設定に応じてトレース開始手段がトレース手段の動作を
開始させる。このため、ユーザプログラムの実行開始と
同時にトレース処理が可能となる。
【0009】
【実施例】以下、本発明に係るPCの一実施例を図面に
基づいて説明する。
【0010】図1は本実施例のPCの内部構成を示すブ
ロック図で、このPCはPC全体の制御やトレース処理
等の各種処理を行うマイクロプロセッサ(以下、MPU
という)1と、システムプログラムメモリ2と、MPU
1で処理されたデータが一時的に記憶されるワーキング
メモリ3と、MPU1でトレース処理されたトレースデ
ータ(サンプリングデータ)が記憶されるトレースメモ
リ4と、ユーザにより任意にプログラミングされたプロ
グラムが格納されるユーザプログラムメモリ5と、キー
ボード6と、CRT等の表示装置7と、キーボード5に
より入力されたデータや、ユーザプログラムの実行によ
り実行されたデータおよび表示装置7に出力されるデー
タ等が格納されるI/Oメモリ8と、周辺装置(ツール
)等が接続されるインタフェース9と、これらのものを
接続する内部バス10とを有する。
【0011】そして、上記システムプログラムメモリ2
には、MPU1がPC全体の制御や各種処理を実行する
と共に、トレース手段、トレース設定手段およびトレー
ス開始手段として動作するようにプログラミングされた
システムプログラムが格納されている。つまり、このシ
ステムプログラムによりMPU1がユーザプログラムの
実行開始以前に予めトレース処理を開始させるための設
定を行い、ユーザプログラムの実行開始時にはその設定
を読み込み、ユーザプログラムの実行開始と同時にトレ
ース処理、すなわちユーザプログラムの命令実行軌跡や
、ユーザプログラムにより実行されI/Oメモリ8等の
内部メモリに記憶されたデータの状態変化を時系列的に
トレースメモリ4に記憶するように動作する。
【0012】次に、上記の如く構成されたPCにおける
ユーザプログラムの実行処理を、図2ないし図5に示す
フローチャートを参照して説明する。
【0013】図2はユーザプログラムの実行を含めたこ
のPCの全体処理を示すフローチャートで、まずPCは
電源ONにより所定の初期処理を行い(ST10)、次
にPCに接続された周辺装置の初期処理等の共通処理を
行って(ST20)、ユーザプログラムが実行可能か否
かを判定する(ST30)。
【0014】ユーザプログラムが実行可能の場合には(
ST30“Yes”)、ユーザプログラムの実行が初回
の実行か否かを判定し(ST40)、初回実行の場合に
は(ST40“Yes”)、内部メモリのクリア等のユ
ーザプログラム実行のための初期処理を行い(ST50
)、ユーザプログラムを実行する一方(ST60)、ユ
ーザプログラムの実行が初回でない場合には(ST40
“No ”)、そのままユーザプログラムを実行し(S
T60)、I/Oメモリ8のリフレッシュを行い(ST
70)、このような処理(ST20〜ST70)をユー
ザプログラム実行の度に繰り返す。
【0015】ところで、本実施例のPCでは、上記ST
50におけるユーザプログラムの命令実行初期処理を図
3に示すような工程で行う。つまり、PCは最初にユー
ザプログラムの実行により処理されたデータが格納され
るI/Oメモリ8等のメモリのイニシャライズ処理やそ
の他の初期処理を行い(ST100)、次にシステム側
のプログラム、すなわちシステムプログラムメモリ2に
格納されたプログラムから、トレース処理をユーザプロ
グラムの実行開始と同時に開始させるための設定を読み
込み(ST110)、トレーススタートの設定の有無、
すなわちトレース実行開始の設定がされているか否かを
判定し(ST120)、その判定結果によりトレースス
タート処理を実行させる(ST130)。
【0016】その際、本実施例の場合にはユーザプログ
ラムの実行開始以前に予めトレース処理をユーザプログ
ラムの実行開始と同時に行うための設定がされているの
で、トレース実行の設定があると判定され(ST120
“Yes”)、トレーススタート処理を行い(ST13
0)、図2に戻りユーザプログラムを実行処理する(S
T60)。
【0017】従って、本実施例では、ユーザプログラム
の実行開始前にトレーススタート処理が行われ、上記S
T60におけるユーザプログラムの実行開始時にはそれ
と同時にトレース処理が開始されるので、ユーザプログ
ラムの実行開始直後から自動的にユーザプログラムの命
令実行軌跡や、ユーザプログラムにより実行されたデー
タをトレースすることが可能となり、従来のPCでは困
難であったユーザプログラムの運転開始直後のデバッグ
処理をユーザ自身の複雑な操作やユーザプログラムの変
更なく行うことができる。
【0018】尚、本実施例ではユーザプログラムの実行
開始と同時にトレース機能を開始させるための設定をユ
ーザプログラムの実行開始以前にシステム側のソフトウ
ェア、つまりシステムプログラムにより行うようにして
説明したが、本発明ではシステムプログラムを利用する
だけでなく、PCに新たにその様な設定を行うことがで
きるスイッチ等のハードウェアを設けるようにしてもよ
い。
【0019】また、本実施例のPCでは、上記ST60
におけるユーザプログラムの命令実行処理、およびその
実行軌跡を記憶するトレース処理を例えば図4に示すよ
うな工程で各命令毎に行う。
【0020】すなわち、最初にこのPCのMPU1内で
制御部(図示せず)がプログラムカウンタ(図示せず)
から次に実行すべき命令のアドレスを読み込み(ST2
00)、トレース実行設定の有/無の判断を行う(ST
210)。トレース実行の設定がある場合には(ST2
10“Yes”)、そのプログラムカウンタの値(アド
レス)、あるいはその命令のオブジェクトコード等をト
レースメモリ4に格納してトレース処理を実行し(ST
220)、トレースメモリ4のデータ格納領域が無くな
った場合には(ST230“Yes”)、トレース実行
有りの設定をクリアしてトレース処理を終了する(ST
240)。
【0021】そして、トレース処理の次にはユーザプロ
グラムの命令を実行するため、プログラムカウンタのア
ドレスに対応したユーザプログラムから命令を読み込み
(ST250)、命令を解析して(ST260)、その
命令が終了を示す終了命令であるか否かを判定し(ST
270)、終了命令である場合には(ST270“Ye
s”)、ユーザプログラムを終了する一方、終了命令で
ない場合には(ST270“No ”)、各命令内容に
基づいた処理を実行し(ST280)、次の命令実行の
ためにプログラムカウンタの値を更新して(ST290
)、プログラムカウンタの読み込み(ST200)へ戻
る。
【0022】このようにして、ユーザプログラムの全て
の命令実行が終了するまで、トレース処理(ST210
〜240)を含めた形でプログラムカウンタの読み込み
から更新までの各処理を繰り返す(ST200〜ST2
90)。
【0023】さらに、上記ST210〜240における
ユーザプログラムの命令実行軌跡のトレース処理の代わ
りに、ユーザプログラムの実行により処理されI/Oメ
モリ8等の内部メモリに格納されたデータのデータトレ
ース処理の一例を図5に示す。
【0024】このデータトレース処理はI/Oメモリ8
内の特定アドレスのメモリデータが経時的にどのように
変化するかを調べるためにデータサンプリングするもの
で、まずこのPC自信内部に備えられた割り込み信号に
よりトレース実行の設定が有るか無いかを判断し(ST
300)、その設定がある場合には(ST300“Ye
s”)、トレースインターバルを計測し(ST310)
、タイムアップであるか否かを判定する(ST320)
【0025】タイムアップであれば(ST320“Ye
s”)、I/Oメモリ8等の内部メモリのデータをサン
プリングしてトレースメモリ4に格納し(ST330)
、トレースメモリ4のデータ格納領域が無くなった場合
には(ST340“Yes”)、トレース実行有りの設
定をクリアしてトレース処理を終了する(ST350)
。その後、PCは図4に示すユーザプログラムの命令実
行軌跡のトレース処理の場合と同様に、プログラムカウ
ンタからユーザプログラムを読み込んで命令を実行し(
ST250〜ST280)、次の命令実行のためにプロ
グラムカウンタの値を更新して(ST290)、データ
トレース処理(ST300〜350)を含めた形でプロ
グラムカウンタの読み込みから更新までの各処理(ST
200、ST250〜ST290)をユーザプログラム
の全ての命令実行が終了するまで繰り返す。
【0026】
【発明の効果】以上説明したように、本発明ではユーザ
プログラムの実行開始以前にトレース処理を開始させる
ための設定を行い、ユーザプログラムの実行時にはその
設定に応じてトレース処理を開始させるようにしたため
、ユーザプログラムの実行開始と同時にユーザプログラ
ムの実行軌跡をトレースすることが可能となり、従来の
PCでは困難であったユーザプログラムの実行開始直後
部分のデバッグにおいて、その作業工数を大幅に削減す
ることができる。
【図面の簡単な説明】
【図1】本発明に係るPCの一実施例の内部構成を示す
ブロック図。
【図2】本実施例のPCの全体処理を示すフローチャー
ト。
【図3】本実施例のPCによるユーザプログラム実行初
期処理を示すフローチャート。
【図4】ユーザプログラムの実行軌跡トレース処理を含
めたユーザプログラムの実行処理の一例を示すフローチ
ャート。
【図5】内部メモリにおけるデータトレース処理の一例
を示すフローチャート。
【符号の説明】
1      マイクロプロセッサ 2      システムプログラムメモリ3     
 ワーキングメモリ 4      トレースメモリ 5      ユーザプログラムメモリ6      
キーボード 7      表示装置 8      I/Oメモリ 9      インタフェース 10      内部バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ユーザプログラムの命令実行軌跡や、
    ユーザプログラムの実行により処理され内部メモリに格
    納されたデータを時系列的に記憶するトレース手段を有
    するプログラマブルコントローラにおいて、上記トレー
    ス手段の動作を開始させるための設定を上記ユーザプロ
    グラムの実行開始以前に行うトレース設定手段と、上記
    ユーザプログラムの実行開始時に上記トレース設定手段
    の設定に応じて上記トレース手段の動作を開始させるト
    レース開始手段と、を具備することを特徴とするプログ
    ラマブルコントローラ。
JP40381090A 1990-12-19 1990-12-19 プログラマブルコントローラ Pending JPH04218804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40381090A JPH04218804A (ja) 1990-12-19 1990-12-19 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40381090A JPH04218804A (ja) 1990-12-19 1990-12-19 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JPH04218804A true JPH04218804A (ja) 1992-08-10

Family

ID=18513538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40381090A Pending JPH04218804A (ja) 1990-12-19 1990-12-19 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JPH04218804A (ja)

Similar Documents

Publication Publication Date Title
US4745572A (en) Software editing instrument
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
JP2001265412A (ja) プログラマブルコントローラ
JPH04218804A (ja) プログラマブルコントローラ
US7296270B2 (en) Method and control unit for controlling technical procedures in a motor vehicle
JP2762816B2 (ja) トランザクション実行トレース情報採取方式
JPH0934518A (ja) 制御処理装置
JP2906382B2 (ja) プログラマブルコントローラにおけるユーザプログラムのトレース方式
JP3355280B2 (ja) 表示制御システム
EP0476154A1 (en) System for executing instruction of pc
JPH07248939A (ja) プロセッサ及びプロセッサシステム
KR100213052B1 (ko) 컴퓨터 수치 제어 선반의 백그라운드 그래픽 디스플레이 방법
JP2000181746A (ja) デバッグサポート付プロセッサ、及びデバッグ機能実行制御方法
JPH0651812A (ja) プログラマブル・コントローラ
JPS6128144A (ja) トレ−ス動作実行装置
JPH01244547A (ja) プログラム開発デバッグ支援方式
JPH01197807A (ja) 数値制御装置の機械シーケンス制御方式
JPS63284604A (ja) プログラマブル・コントロ−ル装置
JPH0589049A (ja) コマンド実行装置
JPH05224711A (ja) プログラマブルコントローラの制御方法
JP3384141B2 (ja) プログラマブルコントローラ並びにプログラマブルコントローラ保守装置
JPH02178864A (ja) Ipl処理方式
JPH1195825A (ja) 数値制御プログラムの実行方法
JPS63170703A (ja) ロ−ダコマンド処理装置
JPS59153245A (ja) デバツグ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990628