JPH04218943A - １チップｌｓｉの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置等のシス
テム構成の簡単化をはかった大規模集積回路装置の製造
方法に関する。

【０００２】

【従来の技術】パーソナルコンピュータ等のシステムを
構成するには、通常複数個のＬＳＩ（大規模集積回路）
を組み合わせて使う。これらはＣＰＵ（中央処理装置）
、ＲＯＭ（リード・オンリ・メモリ）、ＲＡＭ（ランダ
ム・アクセス・メモリ）、キー入力制御部、シリアル入
出力部、パラレル入出力部、カウンタタイミング制御部
、表示駆動部等多くのチップになり、各チップ間の相互
配線はプリント基板によりなされる。ところがこの方法
は、プリント基板上の相互配線が複雑で製作に手間がか
かり、コストアップの原因となる。またプリント配線の
静電容量が大きいため、各チップのスピードが早くなっ
ても、システム全体のスピードアップにつながらない。 また故障率が高い等の理由から、ユーザとしての要求は
“システムに使用される複数個のＬＳＩを１チップ化出
来ないか”という要求が大変強い。

【０００３】上記１チップ化の要求に応える方法として
は、（イ）全システムを再度設計して新たな１チップＬ
ＳＩをつくる、（ロ）複数個のチップを１つのパッケー
ジの中に封入していわゆるハイブリッドＩＣ（集積回路
）とする、等が考えられる。上記（イ）項のシステムを
再設計する方法の場合、現在ある設計手法としては、［
１］全て手設計による方法、［２］電算機を導入したビ
ルディングブロック方式の自動設計による方法、［３］
ゲートアレイ等による自動設計、等がある。これら［１
］〜［３］ともいずれも利点／欠点があるが、再設計の
最大の欠点は、「各チップはすでに開発されて、機能、
特性とも充分評価され可となっているのに、また同様の
ものを再度設計するため、設計、評価の手順をもう一度
踏まねばならぬ」ことである。従って設計ミスのおそれ
があったり、開発時間がかかる等種々の問題があり、能
がない方法と云わざるを得ない。

【０００４】上記（ロ）項のハイブリッドＩＣの方法は
、これは外部から見ると１個の部品として見えるだけで
、上記プリント基板に複数個のチップを実装し、配線す
る方法を単に小さくしただけにすぎない。勿論小さくし
ただけのメリットはそれなりにあるが、実際の実装技術
として、どれだけの個数のチップがハイブリッド化でき
るか疑問が残るところであり、実現出来たとしても相当
のコストアップとなるであろう。

【０００５】

【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、再設計、ハイブリッド化いずれと
も異なる新たなシステムの１チップ化を可能とする大規
模集積回路装置の製造方法を提供しようとするものであ
る。

【０００６】

【課題を解決するための手段と作用】本発明は、複数の
ボンディングパッド相当用パッドを有し、かつすでに機
能が確認されている集積回路のその機能を遂行するのに
必要とする複数のチップ相当領域を、同一半導体基板に
同時に形成する工程と、前記チップ相当領域上に配線層
の層間絶縁膜を形成する工程と、前記複数のチップ相当
領域のボンデイングパッド相当用パッド間、及び前記ボ
ンディングパッド相当用パッドと前記半導体基板のボン
ディングパッド間を前記層間絶縁膜上に設けられる電極
配線層でそれぞれ選択的に接続する工程とを具備したこ
とを特徴とする大規模集積回路装置の製造方法である。

【０００７】本発明は所望の装置を実現するのに、既に
設計評価されている各チップのパターンをそのまま使用
して１チップ化するようにしたものである。しかも上記
のようにすれば、従来ばらばらに形成されていた各チッ
プ及びそれらの間の配線を、１つの半導体基板に一挙に
形成することができる。

【０００８】

【実施例】以下図面を参照して本発明の実施例を説明す
る。図１において１は半導体チップ、Ａ，Ｂはチップ１
内で同一工程でいっしょに形成されたチップ相当領域で
、これら領域はそれぞれ以前にチップＡ、チップＢとし
て評価ずみのものである。２，３はチップ相当領域Ａ，
Ｂが以前チップＡ，Ｂであった時のボンディングパッド
（これを仮にインナーボンディングパッドというが、本
発明ではボンディングパッド相当用パッドという）、４
はチップ１のボンディングパッド（これを仮にアウター
ボンディングパッドという）である。このように既に評
価確認ずみのチップ相当領域ＡとＢを適当なスペース５
を置いてチップ１内に配置形成する。このスペース５は
チップ相当領域Ａ，Ｂ間の相互配線６の配線領域であり
、また周縁付近には１チップ化した後にＬＳＩからのリ
ード端子として外部と接続するためのボンディングパッ
ドとの配線（これを仮に外部配線という）７に使用され
る配線領域も設けられる。即ち、チップ相当領域ＡとＢ
間の相互配線６を、領域Ａ，Ｂ各々が有している該当ボ
ンディングパッド間で上記配線領域５を利用して領域Ａ
，Ｂのプロセスによる配線層（ポリシリコン，アルミニ
ウム等）でつくる。更に外部配線７に相当するボンディ
ングパッド４をチップ周辺に必要個数レイアウトし、外
部配線７を、該当する領域Ａ，Ｂのボンディングパッド
２，３とアウターボンディングパッド４の間で、やはり
ポリシリコン，アルミニウム等でつくる。図２は図１の
一部断面を示すもので、１１はチップ相当領域Ａまたは
Ｂのトランジスタ領域、１２はＮ型基板、１３，１４は
Ｐ＋　型ソース，ドレイン領域、

【０００９】１５は絶
縁膜、１６はポリシリコンゲート電極、１７はアルミニ
ウム配線、１８は配線領域５での配線交差領域で、１７
１　，１７２は図１の配線６に対応するアルミニウム配
線層、１９はポリシリコン配線層である。

【００１０】上記例は、各チップ相当領域の相互配線及
び外部配線を、各チップのウエハプロセスを変えること
なく配線領域５を設けることにより実現する手法であっ
た。いわばプリント基板配線をチップと同一ウエハ上に
配線領域を設けて焼きつけたものであり、１チップ化後
のチップサイズは各チップ相当領域Ａ，Ｂの合成面積よ
り配線領域５分だけ大きくなるが、次に示す例は図１、
図２の例を改良し、配線領域５をほとんど零にすること
ができる１チップ化の手法で本発明の実施例である。

【００１１】図３，図４がその例を示すものであるが、
ここでは説明を簡単にするためにチップ相当領域Ａ，Ｂ
それぞれは、図１，図２の場合と同様シリコンゲートプ
ロセスで構成されたＬＳＩとする。従ってチップ相当領
域Ａ，Ｂは各々配線層として、ソース、ドレインを形成
する不純物拡散層（Ｐ＋　，Ｎ＋　拡散等）、ゲート電
極を構成するポリシリコン層、そして通常配線層として
多用されるメタル配線層の３種類を有し、それらはチッ
プＡ，Ｂ上で回路構成に応じて電気的に絶縁されたり、
結合されたりする。チップ相当領域Ａ，Ｂの入力信号及
び出力信号は、通常チップ周辺に配置されたボンディン
グパッド４よりパッケージのリードの結合されてＬＳＩ
の外部と接続される。ボンディングパッドはメタル層で
形成されるのが通常である。

【００１２】図４は図３の一部断面を示すものであるが
、これは図２に対応させた場合の例であるから、対応個
所には同一符号を付して説明を省略し、特徴とする点を
説明する。図４において２１はＰウエル層、２２，２３
はＮチャネル型トランジスタ２５のソース，ドレイン層
、２４はポリシリコンよりなるゲート電極、２６は層間
絶縁膜、２７はこの絶縁膜上に設けられた第２層目のア
ルミニウム配線層で、図３の配線６または７と対応する
ものである。２８はアルミニウム配線１７，２７間をつ
なぐためのコンタクトである。

【００１３】このように図３、図４の手法は、絶縁膜２
６を挟んでメタル配線１７，２７を形成し、この第２層
目のメタル配線層をチップ相当領域Ａ，Ｂ間の相互配線
６及び外部配線７として使用する。第２層目のメタル配
線２７による信号は、チップ相当領域Ａ，Ｂ各々の入出
力信号（電源含む）のみでよい。また第２層目のメタル
配線２７と第１層目のメタルにより形成されたインナー
ボンディングパッド間に電気的結合が必要だが、これは
層間絶縁膜２６を必要な個所のみ写真触刻技術にて除去
し、層間のコンタクトホールをつくることより可能であ
る。このようなコンタクト２８を通常ビア・コンタクト
（ＶＩＡ　　ｃｏｎｔａｃｔ）と称している。即ちボン
ディングパッド２または３の上にビア・コンタクトをつ
くり、その上に第２層目のメタル（アルミニウム）を蒸
着することで各層のメタル配線が結合される。しかしビ
ア・コンタクトは必ずしもボンディングパッド２または
３上に形成する必要がないことは明らかである。チップ
相当領域Ａ，Ｂが複合された新ＬＳＩも、最終的にＬＳ
Ｉ外部と信号伝達するボンディングパッド（アウターボ
ンディングパッド）４が必要であるが、これは第２層目
のメタルで形成する。

【００１４】図３，図４の如く構成されたＬＳＩにあっ
ては、チップ相当領域Ａ，Ｂ上に第２層目の配線２７が
形成でき、図１の場合のように特に配線領域５を特に設
ける必要がないため、チップサイズを小さくできる。ま
た第１層目と第２層目の配線の交差点にアルミニウムを
使用できるため、該抵抗を小に保持できて高速設計が可
能となる。また第１層目の配線１７と第２層目の配線２
７は同一平面上で交差しないため、配線設計の自由度が
増すものである。

【００１５】図５は図３，図４の手法を用いたパターン
配置例である。Ａ〜Ｅが既に開発され機能が確認されて
いるＬＳＩ（チップ相当領域）で、同一チップ相当領域
が重複しても可である（例えばＤ＝Ｅ）。また各チップ
相当領域間の配線は第２層目のアルミニウム配線２７（
図５の配線６または７に相当）でつくる。各チップ相当
領域が本来有しているパッド２，３と第２層目の配線６
，７はビア・コンタクトで接続する。外周のパッド４が
新ＬＳＩのボンディングパッドとなり、第２層目のアル
ニウムでつくるものである。

【００１６】なお本発明は実施例のみに限られることな
く種々の応用が可能である。例えば実施例では、チップ
相当領域Ａ，Ｂ等の構造がシリコンゲート型の場合を説
明したが、アルミニウムゲート型、タングステンゲート
型、モリブデンゲート型等種々の場合に適用できる。ま
た配線のメタル材料としては、アルミニウムのみに限ら
ずタングステン，モリブテン等種々の材料が使用できる
。また実施例ではチップ相当領域Ａ，Ｂの外側領域にア
ウターボンディングパッド４を形成しているが、パター
ン形状が許せばチップ相当領域Ａ，Ｂのボンディングパ
ッド２，３と同一ライン上にパッド４を形成してもよい
。またメタル配線層としてアルミニウムを用いた２層配
線の場合を説明したが、３層，４層等の多層配線として
もよい。

【００１７】

【発明の効果】以上説明した如く本発明によれば、チッ
プ相当領域は従来のチップ構成にほとんど手を加えない
ので、機能、特性共に評価ずみのものが同一プロセスで
そのまま１チップ化できる。また１チップ化できるため
、従来のプリント基板を用いるものと比べ信頼性が向上
する。また本装置を得るのに従来のウエハプロセスをそ
のまま利用でき、製造工程の簡単化が可能である。また
チップ相当領域上に第２層目以降の配線が形成できるた
めチップサイズの縮小が可能である。また、第１、第２
層目等の交差配線部に共にアルミニウムを使用できるた
め、抵抗を小にできて高速設計が可能となる。また第２
層目以降の配線は第１層目のそれと同一平面上で交差し
ないため、配線設計の自由度が増すものである。また本
発明では、配線６に、機械的接続（ボンディングワイヤ
による）を用いない通常のＩＣプロセスによるＩＣ配線
が可能で、大幅なＩＣ微細化が可能となるし、この事に
加えて本発明は、ＩＣチップ内でのボンディングおよび
ボンディングワイヤの交差部も生じないことから、量産
性に優れ、また工程が簡単化される利点もある。また本
発明は、チップ内でのボンディングが不要だから、ボン
ディング回数が減ると共にチップに機械的ストレスを与
える機会が大幅に減少する。したがってこの点でも従来
の装置と比べ、信頼性が向上するものである。

【図面の簡単な説明】

【図１】改良前のＬＳＩの概略平面図。

【図２】図１の一部断面図。

【図３】本発明の一実施例の概略平面図。

【図４】図３の一部断面図。

【図５】上記実施例の応用例を示す概略平面図。

【符号の説明】

１…半導体チップ、２〜４…ボンディングパッド、６，
７…配線、１２…Ｎ型基板、１７，２７…配線、２１…
Ｐウエル層、２６…層間絶縁膜、２８…ビア・コンタク
ト、Ａ，Ｂ…チップ相当領域。

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数のボンディングパッド相当用パッドを
   有し、かつすでに機能が確認されている集積回路のその
   機能を遂行するのに必要とする複数のチップ相当領域を
   、同一半導体基板に同時に形成する工程と、前記チップ
   相当領域上に配線層の層間絶縁膜を形成する工程と、前
   記複数のチップ相当領域のボンディングパッド相当用パ
   ッド間、及び前記ボンディングパッド相当用パッドと前
   記半導体基板のボンディングパッド間を前記層間絶縁膜
   上に設けられる電極配線層でそれぞれ選択的に接続する
   工程とを具備したことを特徴とする大規模集積回路装置
   の製造方法。
2. 【請求項２】前記チップ相当領域は、それぞれ単独で完
   成されたＣＰＵ（中央処理装置）またはメモリまたは周
   辺機器である請求項１に記載の大規模集積回路装置の製
   造方法。
3. 【請求項３】前記チップ相当領域はシリコンゲート構造
   で形成された請求項１に記載の大規模集積回路装置の製
   造方法。
4. 【請求項４】前記チップ相当領域はアルミニウムゲート
   構造で形成された請求項１に記載の大規模集積回路装置
   の製造方法。
5. 【請求項５】前記電極配線層を２層以上の配線構造とし
   たことを特徴とする請求項１に記載の大規模集積回路装
   置の製造方法。