JPH04218946A - スルーホールの形成方法 - Google Patents

スルーホールの形成方法

Info

Publication number
JPH04218946A
JPH04218946A JP9221891A JP9221891A JPH04218946A JP H04218946 A JPH04218946 A JP H04218946A JP 9221891 A JP9221891 A JP 9221891A JP 9221891 A JP9221891 A JP 9221891A JP H04218946 A JPH04218946 A JP H04218946A
Authority
JP
Japan
Prior art keywords
film
hole
metal wiring
etched
layer metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9221891A
Other languages
English (en)
Inventor
Junichi Ochiai
淳一 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9221891A priority Critical patent/JPH04218946A/ja
Publication of JPH04218946A publication Critical patent/JPH04218946A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のメタル多
層配線において、層間絶縁膜にスルーホールを形成する
方法に関するものである。
【0002】
【従来の技術】従来、半導体装置においてメタル多層配
線は図4に示すように形成される。まず図4(a)に示
すように、基板401上に第1層メタル配線403を形
成する。このメタル配線403は膜厚0.5μmとする
。次に、そのメタル配線403を覆って基板401上の
全面に図4(b)に示すように層間絶縁膜405、例え
ばCVD膜を約1μm厚に形成する。その後、前記層間
絶縁膜405に、通常のホトリソ・エッチング工程で図
4(c)に示すように、第1層メタル配線403上に内
在するようにスルーホール407を形成する。その後、
そのスルーホール407を通して前記第1層メタル配線
403に接続されるように、図4(d)に示すように第
2層メタル配線409を形成する。
【0003】このような形成方法において、スルーホー
ル307を第1層メタル配線403上に内在するように
形成したのは、該スルーホール407をフォトリソ・エ
ッチング工程で形成する際にマスクずれが生じても、ス
ルーホール407が第1層メタル配線403上から外れ
ないようにするためである。もし、スルーホール407
がマスクずれで第1層メタル配線403上から外れると
、図5に示すようにその外れた部分において深くスルー
ホール407が開き、その部分で第2層メタル配線40
9の段差被覆性が悪化し、断線の恐れがあるから、この
ようなことがないように、第1層メタル配線403上の
内側に、ずれに対する余裕を両側にとってスルーホール
407を開けるのである。
【0004】
【発明が解決しようとする課題】しかるに、フォトリソ
・エッチング工程で第1層メタル配線2上に内在するよ
うにスルーホール407を開ける方法では、上述のよう
に、ずれに対する余裕(内在余裕)が必要となり、その
分、配線幅に対してスルーホール407の径が小さくな
り、スルーホール407のアスペクト比が大きくなるの
で、この点から、やはり、第2層メタル配線409の段
差被覆性が図4(d)の円411内で示すように悪くな
るという問題があった。ここで、スルーホール407は
所定の大きさを確保して、第1層メタル配線403の幅
を広くしてもよいが、配線幅の拡大は微細化に逆行する
ことになる。
【0005】この発明は上記の点に鑑みなされたもので
、上記従来の問題点を解決し得るスルーホールの形成方
法を提供することを目的とする。
【0006】
【課題を解決するための手段】この発明は、スルーホー
ルの形成方法において、下層メタル配線幅と同一径(正
確には底部が同一径)のスルーホールを前記下層メタル
配線上にセルフアラインで安定して形成するようにした
ものである。
【0007】具体的には、まず、下地上に第1配線金属
層、被エッチング膜を順次被着し、この2層を下層配線
パターン状にパターニングする。次に、パターニングさ
れた前記2層を覆って基板上の全面に層間絶縁膜を形成
する。その層間絶縁膜上にレジストパターンを形成し、
そのレジストパターンをマスクとして、層間絶縁膜を膜
厚の途中までエッチングすることにより、この層間絶縁
膜にスルーホールの上部を形成し、その底部に前記パタ
ーニングされた被エッチング膜の表面を露出させる。そ
の後、スルーホール内に露出した被エッチング膜を除去
し、スルーホールを第1配線金属層のパターンまで貫通
させる。この時、被エッチング膜には、層間絶縁膜より
もエッチング速度の遅いものを用いる。
【0008】また、上記方法において、層間絶縁膜のエ
ッチングは等方性とすることにより、スルーホールの上
部は、レジストパターン下にアンダーカットによって広
がったテーパー状とする。
【0009】
【作用】上記この発明においては、下層配線金属層とと
もに同時に下層配線パターン状にパターニングされた被
エッチング膜を、層間絶縁膜のエッチング後、除去する
ことにより、下層配線金属層パターン(下層メタル配線
)幅と同一径(正確には底部が同一径)にスルーホール
がセルフアラインで開孔される。したがって、下層メタ
ル配線幅が従来と同一だとすると、従来の内在余裕に相
当する分だけスルーホール径を大きくすることができ、
スルーホールのアスペクト比を小さくできるので、スル
ーホールの開孔後形成される上層メタル配線の段差被覆
性が向上する。
【0010】また、層間絶縁膜のエッチングを等方性と
して、それにより形成されるスルーホールの上部を、レ
ジストパターン下にアンダーカットによって広がったテ
ーパー状とすれば、該テーパーによって上層メタル配線
の段差被覆性がより向上する。
【0011】
【実施例】実施例1以下本発明の第1の実施例を図1を
参照して説明する。
【0012】まず図1(a)に示すように、素子形成が
完了した基板101上の全面に第1層メタル配線金属層
103を例えば0.5μm厚に形成し、さらにその上の
全面にCVD酸化膜105を同じく0.5μm厚に被着
させる。
【0013】次に、そのCVD酸化膜105と第1層メ
タル配線金属層103の2層を通常のフォトリソ・エッ
チング技術により図1(b)に示すように第1層メタル
配線パターン状にパターニングする。これにより、第1
層メタル配線金属層103は第1層メタル配線103a
となる。
【0014】その後、パターニングされた前記CVD酸
化膜105と第1層メタル配線103aを覆うように、
基板101上の全面に図1(c)に示すようにポリイミ
ド膜107を形成する。このポリイミド膜107はポリ
イミドのスピン塗布と、例えば300℃、1時間のキュ
アにより形成され、膜厚は1.5μm、表面は平坦に形
成される。
【0015】次に、そのポリイミド膜107上に、通常
のホトリソ技術にて図1(d)に示すようにレジストパ
ターン109を形成する。このレジストパターン109
は、スルーホール形成部分に開口部111を有する。
【0016】しかる後、そのレジストパターン109を
マスクとして、前記開口部111を通してポリイミド膜
107をその膜厚の途中までエッチングすることにより
、このポリイミド膜107にスルーホールの上部113
aを形成し、かつその底部に前記パターニングされたC
VD酸化膜105の表面を露出させる。この時、ポリイ
ミド膜107のエッチング法としては、O2 プラズマ
による等方性エッチングを用いる。この等方性エッチン
グを用いることにより、図1(d)に示すようにアンダ
ーカットがレジストパターン109の下に生じるので、
前記開口部111の幅をCVD酸化膜105のパターン
幅と同一とし、アライメント精度(±0.5μm)で開
口部111のズレが生じても、スルーホール上部113
aの底部に前記パターニングされたCVD酸化膜105
の表面全幅を露出させることができる。また、アンダー
カットによって、スルーホールの上部113aはテーパ
ー状に形成される。また、ポリイミド膜107をエッチ
ングした際の深さのバラツキは、CVD酸化膜105の
膜厚内で許容できる。
【0017】しかる後、スルーホールの上部113a内
に露出しているCVD酸化膜105を選択的に除去する
ことにより、前記スルーホールの上部113aを図1(
e)に示すように第1層メタル配線103aまで貫通さ
せる。これにより、スルーホール113が完成する。 このスルーホール113は、前記CVD酸化膜105の
除去により、底部が、第1層メタル配線103aの幅と
同一径で該第1層メタル配線103a上にセルフアライ
ンで開孔されることになる。
【0018】しかる後、前記レジストパターン109を
除去した後、前記スルーホール113を通して第1層メ
タル配線103aに接続される第2層メタル配線115
を通常の方法で図1(f)に示すように形成する。
【0019】なお、以上の一実施例において、層間絶縁
膜であるポリイミド膜107を等方性エッチング法でエ
ッチングしたのは、図1(d)に示すようにアンダーカ
ットによるスルーホール上部113aの広がりとテーパ
ーを期待してであるが、これらを期待しない場合は異方
性エッチングとすることもできる。異方性エッチングの
場合は、レジストパターン109の開口部111の幅を
、CVD酸化膜105のパターンの幅より幾分広く形成
することにより、マスクずれがあっても、スルーホール
上部113aの底部にCVD酸化膜105の表面全幅を
必ず露出させることができる。
【0020】また、上記一実施例では、第1層メタル配
線金属層103とともに第1層メタル配線パターン状に
パターニングされる絶縁膜(第1の絶縁膜)としてCV
D酸化膜、層間絶縁膜(第2の絶縁膜)としてポリイミ
ド膜を使用したが、これはこの2種類だとエッチング速
度差を大きく得られるためであるが、他の膜の使用も可
能である。
【0021】また、本発明の第2の実施例として、図2
に示すように、第1の実施例の第1の絶縁膜の代わりに
、高融点金属、第2の絶縁膜にCVD酸化膜119を用
い、第1の実施例と同様のプロセスでスルーホールを形
成できる。この場合、高融点金属としては、Ti−W1
17を用いた場合の例である。
【0022】また、本発明の第3の実施例を図3を用い
て説明する。
【0023】まず、図3(a)に示すように、基板30
1上に第1層メタル配線303を0.5μmの膜厚で、
その上にTi−W層305を0.5μmの膜厚で順次形
成する。
【0024】次に、図3(b)に示すように、CVD酸
化膜307を1.5μmの膜厚で形成した後、エッチバ
ックの犠牲膜としてのレジスト309を1μm塗布し表
面を平坦化する。
【0025】次に、図3(c)に示すように全面エッチ
ングして、CVD酸化膜307表面を平坦化する。この
時のエッチングレートはCVD酸化膜:レジスト=1:
2である。
【0026】次に、図3(d)に示すように、配線幅よ
り若干大きめに、例えば、マスク合わせ余裕程度(=0
.5μm)、配線幅にオーバーラップした開口部311
をレジスト309を用いて、異方性エッチングのRIE
エッチングにより形成する。これにより、Ti−W層3
05が露出する。
【0027】次に、図3(e)に示すように、露出した
Ti−W層305を選択的に除去した後、第2層メタル
配線313を形成する。
【0028】
【発明の効果】以上詳細に説明したように、この発明の
方法によれば、下層第1金属層とともに同時にパターニ
ングされた被エッチング膜を、層間絶縁膜のエッチング
後、除去することにより、下層第1金属層パターン(下
層メタル配線)幅と同一径(正確には底部が同一径)に
スルーホールをセルフアラインで開孔できる。したがっ
て、下層メタル配線幅が従来と同一だとすると、従来の
内在余裕に相当する分だけスルーホール径を大きくする
ことができ、スルーホールのアスペクト比を小さくでき
る。例えば2μm幅の下層メタル配線上に従来例として
スルーホールを内在して開孔しようとした場合、フォト
アライメント精度から片側0.5μmの余裕が必要であ
れば両側で1μm要し、1μm□(2μm−1μm)の
スルーホールを開孔しなければならず、層間絶縁膜の膜
厚が1μmとすれば、スルーホールのアスペクト比は1
(1/1)となるが、この発明の場合は、2μm幅の下
層メタル配線上に2μm□のスルーホール形成が可能と
なり、アスペクト比は0.5(1/2)に低減される。 そして、このようにアスペクト比が小さくなるので、こ
の発明によれば、上層メタル配線の段差被覆性を向上さ
せることができる。
【0029】また、層間絶縁膜のエッチングを等方性と
して、それにより形成されるスルーホールの上部を、レ
ジストパターン下にアンダーカットによって広がったテ
ーパー状とすることにより、より上層メタル配線の段差
被覆性を向上させることができる。
【0030】また、この発明では、層間絶縁膜のエッチ
ングは、第2の金属層の表面が露出するまでであるので
、アライメントズレによりズレて層間絶縁膜がエッチン
グされても、そのずれた部分でエッチングが深くなるよ
うなことはない。したがって、エッチングが一部深く行
われて、その部分で上層メタル配線の段差被覆性が悪化
するということも防止できる。
【0031】このように、この発明によれば、上層メタ
ル配線の段差被覆性を大幅に向上させることができ、信
頼性の高いメタル多層配線形成が可能となる。
【0032】また被エッチング膜を高融点金属で形成し
た場合は、フォトリソ工程の露光時に生じるノッチ(段
差部から反射によるレジストパターンの一部欠落)が抑
えられるという効果も有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す工程図
【図2】本
発明の第2の実施例を示す工程図
【図3】本発明の第3
の実施例を示す工程図
【図4】従来の技術を示す工程図
【図5】従来の技術の問題点を示す図
【符号の説明】
101    基板 103    第1層メタル配線金属層105    
CVD酸化膜 103a    第1層メタル配線 107    ポリイミド膜 109    レジストパターン 111    開口部 113a    スルーホールの上部 113    スルーホール 115    第2層メタル配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  基板上に配線層と前記配線層上に被エ
    ッチング膜を形成する工程と、前記配線層および前記被
    エッチング膜を被覆して、前記基板上に層間絶縁膜を形
    成する工程と、前記層間絶縁膜を前記被エッチング膜表
    面が露出するまでエッチングして開口部を形成する工程
    と、前記被エッチング膜をエッチング除去し、前記配線
    層を露出させる工程と、を有することを特徴とするスル
    ーホールの形成方法。
  2. 【請求項2】  前記層間絶縁膜を前記被エッチング膜
    表面が露出するまでエッチングして開口部を形成する工
    程は等方性エッチングで行うことを特徴とする請求項1
    記載のスルーホールの形成方法。
  3. 【請求項3】  前記被エッチング膜は、前記層間絶縁
    膜よりエッチング速度が遅いことを特徴とする請求項1
    記載のスルーホールの形成方法。
  4. 【請求項4】  前記被エッチング膜は、絶縁膜で形成
    されることを特徴とする請求項1記載のスルーホールの
    形成方法。
  5. 【請求項5】  前記被エッチング膜は高融点金属で形
    成されることを特徴とする請求項1記載のスルーホール
    の形成方法。
  6. 【請求項6】  前記層間絶縁膜を前記被エッチング膜
    表面が露出するまでエッチングして開口部を形成する工
    程は、前記配線層の幅より広い開口部を形成することを
    特徴とする請求項1記載のスルーホールの形成方法
JP9221891A 1990-08-03 1991-04-23 スルーホールの形成方法 Pending JPH04218946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9221891A JPH04218946A (ja) 1990-08-03 1991-04-23 スルーホールの形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20506990 1990-08-03
JP2-205069 1990-08-03
JP9221891A JPH04218946A (ja) 1990-08-03 1991-04-23 スルーホールの形成方法

Publications (1)

Publication Number Publication Date
JPH04218946A true JPH04218946A (ja) 1992-08-10

Family

ID=26433689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9221891A Pending JPH04218946A (ja) 1990-08-03 1991-04-23 スルーホールの形成方法

Country Status (1)

Country Link
JP (1) JPH04218946A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503073A (ja) * 2004-06-18 2008-01-31 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 層構造の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503073A (ja) * 2004-06-18 2008-01-31 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 層構造の製造方法

Similar Documents

Publication Publication Date Title
US5759914A (en) Method for forming interconnection in semiconductor device
KR900001834B1 (ko) 반도체장치의 제조방법
KR0140646B1 (ko) 반도체장치의 제조방법
JPH04218946A (ja) スルーホールの形成方法
JPH08130220A (ja) 半導体装置におけるコンタクト部およびその形成方法
JPH09306992A (ja) 半導体装置およびその製造方法
JPH04260328A (ja) 半導体装置の製造方法
KR100248809B1 (ko) 반도체 장치 제조방법
JPS61296722A (ja) 半導体装置の製造方法
JPH0661354A (ja) 半導体装置の製造方法
JPH0244753A (ja) 半導体装置の製造方法
JP2574910B2 (ja) 半導体装置の製造方法
JP2758765B2 (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
JPH04345054A (ja) 半導体装置及びその製造方法
JP2699389B2 (ja) 半導体装置の製造方法
JPH0595048A (ja) 半導体集積回路装置の製造方法
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
JPH02170553A (ja) 半導体装置の製造方法
JPH1027845A (ja) 半導体装置の製造方法
JPH06120210A (ja) 半導体装置の製造方法
JPH0415925A (ja) 半導体装置の製造方法
JPH04256339A (ja) 半導体装置の製造方法