JPH0595048A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体集積回路装置の製造方法において、高集
積化を図る。電気的信頼性を向上する。動作速度を高速
化する。歩留りを向上する。 【構成】第１の配線３の上層に、この第１の配線３上の
膜厚が第１の配線３より薄い第１の層間膜４を形成し、
深さよりも内径が大きい接続孔６を形成し、接続用配線
７を形成し、この接続用配線７以外の領域に、その表面
高さが接続用配線７とほぼ一致する第２の層間絶縁膜９
を形成し、第２の配線１１を形成する。 【効果】接続孔６を、接続用配線７で容易に埋込むこと
ができる。接続孔６の内径を、フォトレジスト膜のパタ
ーンより小さくできる。第２の層間膜９の膜厚を接続用
配線７と同様に厚くすることができる。第２の配線１１
の下地段差を低減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導集積回路装置に関
し、特に、多層配線を有する半導体集積回路装置に適用
して有効な技術に関するものである。

【０００２】

【従来の技術】多層配線を有する半導体集積回路装置に
おいて、高集積化を図った場合には、上層の配線と下層
の配線との間を接続用するための接続孔のアスペク比
（縦横比）が大きくなる。接続孔のアスペクト比が大き
くなった場合には、配線を構成する導電膜例えばアルミ
ニウム膜を形成する際に、ステップカバレッジ（段差部
での被覆率）が低下し、接続孔内を導電膜で埋込むこと
ができなくなり、上層の配線と下層の配線との間の電気
的接続の信頼性が低下するという問題がある。この問題
に対しては、例えば、層間膜の膜厚を薄くすることによ
り、アスペクト比を小さくし、接続孔での導電膜の被覆
率を向上し、電気的接続の信頼性を向上することは可能
である。しかし、層間膜の膜厚を薄くした場合には、層
間膜表面の平坦化を充分に行なうことができなくり、こ
の層間膜の上層に形成される配線の被覆率が低下し、配
線間ショートが低下したり、配線の形成不良による断線
が発生するという問題がある。また、層間膜の膜厚を薄
くした場合には、配線間容量（カップリング容量）が大
きくなり、配線での信号伝送遅延が大きくなるという問
題がある。

【０００３】そこで、上層の配線と下層の配線との間の
電気的接続の信頼性を向上するための一手法として、下
層の配線上の層間膜に接続孔を形成後、この接続孔内を
選択ＣＶＤ法で形成したタングステンで埋込み、層間膜
上に上層の配線を形成し、前記タングステンを介して、
上層と下層の配線との間を電気的に接続する方法が提案
されている。この方法によれば、アスペクト比が大きい
接続孔を通して上層の配線と下層の配線との電気的接続
を行なうことができる。また、層間膜の膜厚を配線間容
量を低減できる程度にすることができる。また、層間膜
表面の平坦化を図ることができるので、層間膜の上層の
配線の断線不良、ショート不良を低減することができ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。

【０００５】選択ＣＶＤ法でタングステン膜を形成する
場合、選択性が低下し、接続孔内だけでなく層間膜上に
タングステンが形成され、結果的に歩留りが低下すると
いう問題があった。

【０００６】また、タングステン膜の膜厚にばらつきが
発生し、上層の配線と下層の配線との電気的接続の信頼
性を低下するという問題があった。

【０００７】また、タングステン膜はアルミニウム膜と
比べて比抵抗が大きいので、配線での信号伝送遅延が大
きくなるという問題があった。

【０００８】本発明の目的は、多層配線を有する半導体
集積回路装置の製造方法において、高集積化を図ること
が可能な技術を提供することにある。

【０００９】本発明の他の目的は、前記半導体集積回路
装置の製造方法において、電気的信頼性を向上すること
が可能な技術を提供することにある。

【００１０】本発明の他の目的は、前記半導体集積回路
装置の製造方法において、動作速度を高速化することが
可能な技術を提供することにある。

【００１１】本発明の他の目的は、前記半導体集積回路
装置の製造方法において、歩留りを向上することが可能
な技術を提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１４】（１）半導体基板の主面上に第１の配線を
形成する工程と、該第１の配線上の膜厚が該第１の配線
の膜厚よりも薄い第１の層間膜を前記第１の配線の上層
に形成する工程と、前記第１の配線上の第１の層間膜
に、深さよりも内径の方が大きく、前記第１の配線の表
面を露出させる接続孔をフォトリソグラフィ技術及びエ
ッチング技術で形成する工程と、前記第１の層間膜の上
層に接続用配線を構成する第２の導電膜を形成すると共
に、該第２の導電膜を前記接続孔を通して前記第１の配
線に接続する工程と、前記第２の導電膜をフォトリソグ
ラフィ技術及びエッチング技術でパターンニングし、前
記接続孔上に残存させ接続用配線を形成する工程と、前
記接続用配線以外の領域に第２の層間膜を形成し、該接
続用配線の表面と第２の層間膜の表面をほぼ一致させる
工程と、該第２の層間膜の上層に前記接続用配線に接続
される第２の配線を形成する工程とを備える。

【００１５】（２）前記第１の配線、接続用配線、第２
の配線の夫々を、アルミニウム膜又はアルミニウム合金
膜を主体に形成する。

【００１６】（３）前記第１の層間膜に形成される接続
孔の深さよりも、前記接続用配線を構成する第２の導電
膜の膜厚を厚く形成する。

【００１７】

【作用】前述した手段（１）によれば、前記第１の層間
膜に形成する接続孔の内径をその深さよりも大きく形成
したことにより、第２の導電膜でこの接続孔を容易に埋
込むことができるので、この第２の導電膜と第１の配線
との電気的接続の信頼性を向上することができる。これ
により、半導体集積回路装置の電気的信頼性を向上する
ことができる。

【００１８】また、前記第１の配線上にある第１の層間
膜の膜厚は、第１の配線の膜厚よりも薄いので、第１の
層間膜をパターンニングして接続孔を形成す際のサイド
エッチング量は小さくなり、接続孔の内径をフォトレジ
スト膜の接続孔パターンの内径に近づけることができ
る。つまり、接続孔を微細化することができるので、半
導体集積回路装置の高集化を図ることができる。

【００１９】また、接続用配線をパターンニングする際
には、フォトレジスト膜のパターンに対して、接続用配
線の方がサイドエッチングにより小さく形成されるの
で、接続用配線の寸法すなわち第２の層間膜に形成され
る接続孔の寸法を縮少することができる。つまり、接続
部を微細化することができるので、半導体集積回路装置
の高集化を図ることができる。

【００２０】また、接続用配線以外の領域に第２の層間
膜を形成し、前記接続用配線の表面の高さとこの第２の
層間膜の表面の高さをほぼ一致させることにより、この
第２の層間膜上に形成される第２の配線の下地段差は低
減される。これにより、第２の配線を形成する際の被覆
率を向上することができるので、被覆率の低下による第
２の配線の断線不良、ショート不良等を低減し、半導体
集積回路装置の歩留りを向上することができる。

【００２１】前述した手段（２）によれば、アルミニウ
ム膜またはアルミニウム合金膜の比抵抗は、タングステ
ン膜より小さいので、抵抗による配線での信号伝送遅延
を低減し、半導体集積回路装置の動作速度を高速化する
ことができる。

【００２２】また、アルミニウム膜の形成は、周知の確
立された形成技術を用いることができるので、選択ＣＶ
Ｄ法でタングステン膜を形成する際に発生するような問
題は発生しない。これにより、半導体集積回路装置の電
気的信頼性の向上、動作速度の高速化、歩留りの向上を
図ることができる。

【００２３】前述した手段（３）によれば、前記第２の
層間膜の膜厚を、前記接続用配線の膜厚と同様に厚くす
ることができるので、第１の配線と第２の配線との間の
配線間容量（カップリング容量）は低減される。これに
より、配線間容量による配線での信号伝送遅延を低減
し、半導体集積回路装置の動作速度を高速化することが
できる。

【００２４】

【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。

【００２５】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。

【００２６】〔実施例１〕本発明の実施例１の半導体集
積回路装置の構成を、図１（要部断面図）を用いて説明
する。

【００２７】図１に示すように、本実施例１の半導体集
積回路装置は、半導体基板１を主体に構成されている。
この半導体基板１は、例えば単結晶珪素で構成されてい
る。

【００２８】前記半導体基板１の主面上には、絶縁膜２
が設けられている。この絶縁膜２は、例えば、酸化珪素
膜で構成されている。前記半導体基板１の主面部には、
図示しない素子が設けられている。前記絶縁膜２は、こ
の素子上に設けられている。

【００２９】前記絶縁膜２の上層には、第１の配線３が
設けられている。この第１の配線３は、例えば、アルミ
ニウム膜またはアルミニウム合金膜で構成されている。
この第１の配線３の膜厚は、例えば、１μｍ程度であ
る。この第１の配線３の幅は、例えば、２乃至３μｍ程
度である。この第１の配線３は、前記絶縁膜２の図示し
ない接続孔を通して、前記図示しない素子に電気的に接
続されている。

【００３０】前記第１の配線３の上層には、層間絶縁膜
４が設けられている。この層間絶縁膜４は、例えば、酸
化珪素膜で構成されている。この層間絶縁膜４を構成す
る酸化珪素膜は、例えば、バイアススパッタリング法で
形成されている。この酸化珪素膜をバイアススパッタリ
ング法で形成することにより、この層間絶縁膜４の表面
を平坦化することができる。この層間絶縁膜４の膜厚
は、前記第１の配線３の側壁部では例えば１.２乃至１.
３μｍ程度である。一方、この層間絶縁膜４の膜厚は、
前記第１の配線３上では、例えば、０.２乃至０.３μｍ
程度である。この層間絶縁膜４には、前記第１の配線３
の表面を露出させる接続孔６が設けられている。この接
続孔５の内径は、例えば１乃至１.５μｍ程度である。

【００３１】前記接続孔６上には、接続用配線７が設け
られている。この接続用配線７は、例えば、アルニウム
膜またはアルミニウム合金膜で構成されている。この接
続用配線７は、前記接続孔６の深さよりも厚く、例え
ば、１.５μｍ程度の膜厚で構成されている。また、こ
の接続用配線７の幅は、例えば、２乃至３μｍ程度であ
る。

【００３２】前記接続用配線７以外の領域には、第２の
層間絶縁膜９が設けられている。この第２の層間絶縁膜
９は、その表面の高さが前記接続用配線７の表面の高さ
とほぼ一致させて設けられている。この層間絶縁膜９
は、例えば、酸化珪素膜で構成されている。この酸化珪
素膜は、例えば、ＣＶＤ法で堆積後、接続用配線７の表
面が露出するように、平坦化エッチ（エッチバック）す
ることにより形成されている。

【００３３】前記第２の層間絶縁膜９の上層には、第２
の配線１１が設けられている。この第２の配線１１は、
前記第２の層間絶縁膜９から露出された第１の配線３の
表面と電気的に接続されている。この第２の配線１１
は、例えば、アルミニウム膜またはアルニウム合金膜で
構成されている。また、この第２の配線１１上には、図
示しない表面保護膜が設けられている。

【００３４】次に、前記半導体集積回路装置の製造方法
を、図２乃至図７（製造工程毎に示す要部断面図）を用
いて説明する。

【００３５】まず、半導体基板１の主面部に、図示しな
い素子を形成する。この後、前記半導体基板１の主面上
に、絶縁膜２を形成する。

【００３６】次に、前記絶縁膜２上に、例えば、スパッ
タリング法で、１μｍ程度の膜厚のアルミニウム膜また
はアルミニウム合金膜を形成する。この後、このアルミ
ニウム膜またはアルミニウム合金膜をフォトリソグラフ
ィ技術及びエッチング技術でパターンニングし、図２に
示すように、第１の配線３を形成する。この配線３の幅
は、例えば、２乃至３μｍ程度である。

【００３７】次に、前記第１の配線３の上層に、例え
ば、バイアススパッタリング法で、酸化珪素膜を形成す
る。この酸化珪素膜をバイアススパッタリング法で形成
することにより、この酸化珪素膜の表面を平坦化するこ
とができる。この酸化珪素膜は、第１の層間絶縁膜４を
構成する。この第１の層間絶縁膜４の膜厚は、前記第１
の配線３の側壁部では、例えば、１.２乃至１.３μｍ程
度である。一方、前記第１の配線３上での層間絶縁膜４
の膜厚は、例えば、０.２乃至０.３μｍ程度である。こ
の後、この第１の層間絶縁膜４上に、フォトレジスト膜
５を形成する。

【００３８】次に、前記フォトレジスト膜５を露光、現
像し、接続孔（６）のパターンを形成する。この後、図
３に示すように、前記フォトレジスト膜５をマスクとし
て、前記第１の層間絶縁膜４をエッチングし、この第１
の層間絶縁膜４に前記第１の配線３の表面を露出させる
接続孔６を形成する。この接続孔６の内径は、例えば、
１乃至１.５μｍ程度である。この工程において、前記
第１の配線３上での第１の層間絶縁膜４の膜厚すなわち
接続孔６の深さは、第１の配線３の膜厚（１μｍ程度）
よりも薄く、０.２乃至０.３程度なので、第１の層間絶
縁膜３をパターンニングして接続孔６を形成する際のサ
イドエッチング量は小さくなり、接続孔６の内径をフォ
トレジスト膜５の接続孔パターンの内径に近づけること
ができる。つまり、接続孔６を微細化することができる
ので、半導体集積回路装置の高集化を図ることができ
る。

【００３９】次に、前記第１の層間絶縁膜４の上層に、
例えば、スパッタリング法で、図４に示すように、接続
用配線７を構成するアルミニウム膜を形成する。前記接
続孔６の内径は、１乃至１.５μｍ程度であり、深さは
０.２乃至０.３μｍ程度である。従って、この接続孔６
のアスペクト比は小さく構成されているので、このアル
ミニウム膜で接続孔６を容易に埋込むことができる。こ
れにより、このアルミニウム膜と第１の配線３との間の
電気的接続の信頼性を向上することができる。これによ
り、半導体集積回路装置の電気的信頼性を向上すること
ができる。この後、このアルミニウム膜の上層に、フォ
トレジスト膜８を形成する。

【００４０】次に、前記フォトレジスト膜８を露光、現
像し、接続用配線（７）のパターンを形成する。この
後、このフォトレジスト膜８をマスクとして、前記アル
ミニウム膜をエッチングし、図５に示すように、接続用
配線７を形成する。ここで、接続用配線７をパターンニ
ングする際には、フォトレジスト膜８のパターンに対し
て、接続用配線７の方がサイドエッチングにより小さく
形成されるので、接続用配線７の寸法すなわち第２の層
間絶縁膜（９）に形成される接続孔の寸法を縮少するこ
とができる。つまり、接続部を微細化することができる
ので、半導体集積回路装置の高集化を図ることができ
る。この後、前記フォトレジスト膜８を除去する。

【００４１】次に、前記接続用配線７の上層に、第２の
層間絶縁膜９を形成する。この第２の層間絶縁膜９は、
例えば、ＣＶＤ法で酸化珪素膜を堆積することにより形
成される。この後、図６に示すように、この第２の層間
絶縁膜９上に、フォトレジスト膜１０を形成する。

【００４２】次に、前記フォトレジスト膜１０、第２の
層間絶縁膜９の夫々を、異方性エッチングで均等にエッ
チング（エッチバック）し、図７に示すように、前記接
続用配線７以外の領域に第２の層間膜９を形成すると共
に、この第２の層間絶縁膜９の表面の高さと前記第１の
配線３の表面の高さとをほぼ一致させる。この工程によ
り、前記第１の配線３の表面が露出する。

【００４３】次に、前記第２の層間絶縁膜９の上層に、
例えば、スパッタリング法でアルミニウム膜またはアル
ミニウム合金膜を形成する。この後、このアルミニウム
膜またはアルミニウム合金膜をフォトリソグラフィ技術
及びエッチング技術でパターンニングし、第２の配線１
１を形成する。この第２の配線１１は、前記第１の配線
３の露出された表面に電気的に接続される。ここで、前
記第２の層間絶縁膜９の表面の高さと、前記第１の配線
３の表面の高さとはほぼ一致しているので、この第２の
配線１１の下地段差は低減されている。これにより、こ
の第２の配線１１を構成するアルミニウム膜またはアル
ミニウム合金膜を形成する際の被覆率を向上することが
できるので、被覆率の低下による第２の配線１１の断線
不良、ショート不良等を低減し、半導体集積回路装置の
歩留りを向上することができる。

【００４４】次に、前記第２の配線１１上に、図示しな
い表面保護膜を形成することにより、前記図１に示す本
実施例１の半導体集積回路装置の完成する。

【００４５】以上、説明したように、本実施例１の製造
方法によれば、前記第１の層間絶縁膜４に形成される接
続孔６の内径をその深さよりも大きく形成したことによ
り、接続用配線７で前記接続孔６内を容易に埋込むこと
ができるので、この接続用配線７と第１の配線３との電
気的接続の信頼性を向上することができる。これによ
り、半導体集積回路装置の電気的信頼性を向上すること
ができる。

【００４６】また、前記第１の配線３上にある第１の層
間絶縁膜４の膜厚は、第１の配線３よりも薄いので、こ
の第１の層間絶縁膜４をパターンニングして接続孔６を
形成する際のサイドエッチング量は小さくなり、接続孔
６の内径をフォトレジスト膜５の接続孔パターンの内径
に近づけることができる。つまり接続孔６を微細化する
ことができるので、半導体集積回路装置の高集積化を図
ることができる。

【００４７】また、接続用配線７をパターンニングする
際には、フォトレジスト膜８のパターンに対して、接続
用配線７の方がサイドエッチングにより小さく形成され
るので、接続用配線７の寸法すなわち第２の層間絶飽膜
９に形成される接続孔の寸法を縮少することができる。
つまり、接続部をを微細化することができるので、半導
体集積回路装置の高集積化を図ることができる。

【００４８】また、接続用配線７以外の領域に第２の層
間絶縁膜９を形成し、前記接続用配線７の表面の高さと
この第２の層間絶縁膜９の表面の高さとをほぼ一致させ
ることにより、この第２の層間絶縁膜９上に形成される
第２の配線１１の下地段差は低減される。これにより、
第２の配線１１を形成する際の被覆率を向上することが
できるので、被覆率の低下による第２の配線１１の断線
不良、ショート不良等を低減し、半導体集積回路装置の
歩留りを向上することができる。

【００４９】また、アルミニウム膜またはアルミニウム
合金膜の比抵抗は、タングステン膜より小さいので、抵
抗による第１の配線３、接続用配線７、第２の配線１１
での信号伝送遅延を低減し、半導体集積回路装置の動作
速度を高速化することができる。

【００５０】また、アルミニウム膜の形成は、周知の確
立された形成技術を用いることができるので、選択ＣＶ
Ｄ法でタングステン膜を形成する際に発生するような問
題は発生しない。これにより、半導体集積回路装置の電
気的信頼性の向上、歩留りの向上、動作速度の高速化を
図ることができる。

【００５１】また、前記第２の層間絶縁膜９の膜厚を、
前記接続用配線７の膜厚と同様に厚くすることができる
ので、第１の配線３と第２の配線１１との間の配線間容
量（カップリング容量）は低減される。これにより、配
線間容量による第１の配線３及び第２の配線１１での信
号伝送遅延を低減し、半導体集積回路装置の動作速度を
高速化することができる。

【００５２】〔実施例２〕次に、本発明の実施例２の半
導体集積回路装置の製造方法を、図８乃至図１０（製造
工程の一部を示す要部断面図）の夫々を用いて説明す
る。

【００５３】まず、半導体基板１の主面部に図示しない
素子を形成すると共に、第１の配線（３）と第２の配線
（１１）との接続領域において、前記半導体基体１の主
面部の接続孔が形成される領域に、突起物１２を形成す
る。この突起物１２は、例えば、ＭＩＳＦＥＴのゲート
電極を形成する工程で同時に形成すれば良い。または、
例えば、絶縁膜２を形成した後、酸化珪素膜を形成し、
この酸化珪素膜をフォトリソグラフィ技術でパターンニ
ングし、前記突起物１２を形成しても良い。

【００５４】この後、前記図示しない素子及び突起物１
２の上層に、層間絶縁膜１３を形成する。この際、前記
突起物１２上の層間絶縁膜１３には、前記突起物１２の
形状に対応した凸状領域が形成される。

【００５５】次に、前記層間絶縁膜１３上に、第１の配
線３を形成する。この際、この第１の配線３の下層の層
間絶縁膜１３には、前記突起物１２に対応する凸状領域
が形成されているので、この第１の配線３にも凸状領域
が形成される。

【００５６】次に、前記第１の配線３上に、第１の層間
絶縁膜４を形成する。この際、この層間絶縁膜４の表面
にも、前記突起物１２に起因する凸状領域が形成され
る。この後、この層間絶縁膜４上に、フォトレジスト膜
１４を形成する。

【００５７】次に、前記フォトレジスト膜１４及び前記
第１の層間絶縁膜４の夫々を、異方性エッチングで均等
にエッチングし、前記第１の配線３の表面を露出させる
と共に、これ以外の領域に層間絶縁膜４を形成する。

【００５８】この後、前記第２の配線１１を形成する工
程以後の工程を前記実施例１と同様に行なうことによ
り、本実施例２の半導体集積回路装置は完成する。

【００５９】以上、説明したように、本実施例２の製造
方法によれば、第１の配線３と第２の配線１１との接続
領域を、第１の配線３に対して、自己整合的に規定する
ことができるので、合わせ余裕に相当する分、接続部を
微細化することができる。これにより、更に、半導体集
積回路装置の高集積化を図ることができる。

【００６０】また、前記突起物１２を、前述したように
ＭＩＳＦＥＴのゲート電極を形成する工程で同時に形成
することにより、前記接続用配線７及び第２の層間絶縁
膜９を形成する工程に相当する分、製造工程数を低減す
ることができる。

【００６１】〔実施例３〕次に、本発明の実施例３の半
導体集積回路装置の製造方法を、図１１及び図１２（製
造工程の一部を示す要部断面図）の夫々を用いて説明す
る。

【００６２】まず、前記実施例１の図３に示す工程まで
を行なう。この後、光ＣＶＤ法により、選択的にアルミ
ニウム膜またはアルミニウム合金膜を形成し、接続孔６
上に接続用配線７を形成する。この後、前記第２の層間
絶縁膜９を形成する工程以後の工程を行なうことによ
り、本実施例３の半導体集積回路装置は完成する。

【００６３】以上、説明したように、本実施例３の製造
方法によれば、光ＣＶＤ法でアルミニウム膜またはアル
ミニウム合金膜を形成する場合には、選続孔６上に選択
的に接続用配線７が形成されるので、合わせ余裕に相当
する分、接続部を微細化することができる。これによ
り、更に、半導体集積回路装置の高集積化を図ることが
できる。

【００６４】また、前記第２の層間絶縁膜９を形成する
工程に相当する分、製造工程数を低減することができ
る。

【００６５】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

【００６６】例えば、前記実施例１乃至実施例３では、
前記第１の配線３、接続用配線７、第２の配線１１の夫
々をアルミニウム膜またはアルミニウム合金膜で形成し
た例を示したが、本発明は、これらの配線の全部または
いずれかを他の導電膜で形成することもできる。

【００６７】また、前記第１の層間絶縁膜４を、バイア
ススパッタリング法で形成した例を示したが、本発明
は、前記第１の層間絶縁膜４を、例えば、ＣＶＤ法形成
した酸化珪素膜で構成することもできる。

【００６８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００６９】半導体集積回路装置の製造方法において、
高集積化を図ることができる。

【００７０】また、前記半導体集積回路装置の製造方法
において、電気的信頼性を向上することができる。

【００７１】また、前記半導体集積回路装置の製造方法
において、動作速度を高速化することができる。

【００７２】また、前記半導体集積回路装置の製造方法
において、歩留りを向上することができる。

【図面の簡単な説明】

【図１】 実施例１の半導体集積回路装置の要部断面図

【図２】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図３】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図４】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図５】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図６】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図７】 前記半導体集積回路装置を製造工程毎に示す
要部断面図

【図８】 実施例２の半導体集積回路装置の製造工程の
一部を示す要部断面図

【図９】 前記半導体集積回路装置の製造工程の一部を
示す要部断面図

【図１０】 前記半導体集積回路装置の製造工程の一部
を示す要部断面図

【図１１】 実施例３の半導体集積回路装置の製造工程
の一部を示す要部断面図

【図１２】 前記半導体集積回路装置の製造工程の一部
を示す要部断面図

【符号の説明】

１…半導体基板、２…絶縁膜、３…第１の配線、４…第
１の層間絶縁膜、６…接続孔、７…接続用配線、９…第
２の層間絶縁膜、１１…第２の配線。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主面上に第１の配線を形成
   する工程と、該第１の配線上の膜厚が該第１の配線の膜
   厚よりも薄い第１の層間膜を前記第１の配線の上層に形
   成する工程と、前記第１の配線上の第１の層間膜に、深
   さよりも内径の方が大きく、前記第１の配線の表面を露
   出させる接続孔をフォトリソグラフィ技術及びエッチン
   グ技術で形成する工程と、前記第１の層間膜の上層に接
   続用配線を構成する第２の導電膜を形成すると共に、該
   第２の導電膜を前記接続孔を通して前記第１の配線に接
   続する工程と、前記第２の導電膜をフォトリソグラフィ
   技術及びエッチング技術でパターンニングし、前記接続
   孔上に残存させ接続用配線を形成する工程と、前記接続
   用配線以外の領域に第２の層間膜を形成し、該接続用配
   線の表面と第２の層間膜の表面をほぼ一致させる工程
   と、該第２の層間膜の上層に前記接続用配線に接続され
   る第２の配線を形成する工程とを備えたことを特徴とす
   る半導体集積回路装置の製造方法。
2. 【請求項２】 前記第１の配線、接続用配線、第２の配
   線の夫々を、アルミニウム膜又はアルミニウム合金膜を
   主体に形成することを特徴とする前記請求項１に記載の
   半導体集積回路装置の製造方法。
3. 【請求項３】 前記第１の層間膜に形成される接続孔の
   深さよりも、前記接続用配線を構成する第２の導電膜の
   膜厚を厚く形成することを特徴とする前記請求項１又は
   請求項２に記載の半導体集積回路装置の製造方法。