JPH04218955A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04218955A JPH04218955A JP2411632A JP41163290A JPH04218955A JP H04218955 A JPH04218955 A JP H04218955A JP 2411632 A JP2411632 A JP 2411632A JP 41163290 A JP41163290 A JP 41163290A JP H04218955 A JPH04218955 A JP H04218955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- region
- junction
- outer periphery
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特に、
半導体基板内に形成されたダーリントン回路を構成する
少なくとも前段トランジスタ及び出力段トランジスタを
有する高耐圧プレーナ形の半導体装置に関するものであ
る。
半導体基板内に形成されたダーリントン回路を構成する
少なくとも前段トランジスタ及び出力段トランジスタを
有する高耐圧プレーナ形の半導体装置に関するものであ
る。
【０００２】
【従来の技術】図２（ａ）及び（ｂ）は従来の半導体装
置を示す平面図及び断面図であって、ここでは例えばダ
ーリントン接続のＮＰＮ型トランジスタを例に採り説明
する。 図２に示すように、Ｎ＋高不純物濃度層にＮ−層を成長
させた第１導電型例えばＮ型の半導体基板（１）の一主
表面（２）の選択された個所に、例えば選択拡散技術に
より、第２導電型例えばＰ型の第１ベース領域（３）及
び、第２ベース領域（４）が、その表面を主表面（２）
に露出させて形成される。この第１ベース領域（３）及
び第２ベース領域（４）内には、それぞれ、その表面を
主表面（２）に露出させて、例えば選択拡散技術により
形成されたＮ型の第１エミッタ領域（５）及び第２エミ
ッタ領域（６）が設けられる。 また、第１ベース領域（３）と第２ベース領域（４）と
を分離する様に、前記Ｎ−層が主表面（２）に露出する
ように形成される。
置を示す平面図及び断面図であって、ここでは例えばダ
ーリントン接続のＮＰＮ型トランジスタを例に採り説明
する。 図２に示すように、Ｎ＋高不純物濃度層にＮ−層を成長
させた第１導電型例えばＮ型の半導体基板（１）の一主
表面（２）の選択された個所に、例えば選択拡散技術に
より、第２導電型例えばＰ型の第１ベース領域（３）及
び、第２ベース領域（４）が、その表面を主表面（２）
に露出させて形成される。この第１ベース領域（３）及
び第２ベース領域（４）内には、それぞれ、その表面を
主表面（２）に露出させて、例えば選択拡散技術により
形成されたＮ型の第１エミッタ領域（５）及び第２エミ
ッタ領域（６）が設けられる。 また、第１ベース領域（３）と第２ベース領域（４）と
を分離する様に、前記Ｎ−層が主表面（２）に露出する
ように形成される。
【０００３】上記のように形成された第１ＰＮ接合領域
（７）及び第２ＰＮ接合領域（８）の周囲に、これらＰ
Ｎ接合に逆にバイアスを印加したとき空乏層が広がり得
る範囲を包囲するように、第１エミッタ領域（５）及び
第２エミッタ領域（６）と同時に拡散されたＮ型のチャ
ネルストッパ（９）が形成される。
（７）及び第２ＰＮ接合領域（８）の周囲に、これらＰ
Ｎ接合に逆にバイアスを印加したとき空乏層が広がり得
る範囲を包囲するように、第１エミッタ領域（５）及び
第２エミッタ領域（６）と同時に拡散されたＮ型のチャ
ネルストッパ（９）が形成される。
【０００４】而して、主表面（２）にはＳｉＯ２から成
る酸化膜（１０）が生成される。なお（Ｃ）は、基板（
１）の他の主表面（１１）にオーミック接触したコレク
タ電極である。
る酸化膜（１０）が生成される。なお（Ｃ）は、基板（
１）の他の主表面（１１）にオーミック接触したコレク
タ電極である。
【０００５】また、第１エミッタ領域（５）と第２ベー
ス領域（４）とは酸化膜（１０）上で金属電極により電
気接続されており、第１ベース領域（３）および第２エ
ミッタ領域（６）には、それぞれベース電極（Ｂ）およ
びエミッタ電極（Ｅ）が設けられる。
ス領域（４）とは酸化膜（１０）上で金属電極により電
気接続されており、第１ベース領域（３）および第２エ
ミッタ領域（６）には、それぞれベース電極（Ｂ）およ
びエミッタ電極（Ｅ）が設けられる。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のような構造になっているので、コレクタ電極（Ｃ）
とエミッタ電極（Ｅ）との間に逆バイアス電圧を印加し
た場合、空乏層の広がり得る範囲は、第１ＰＮ接合領域
（７）もしくは第２ＰＮ接合領域（８）の外周とチャネ
ルストッパ（９）の外周とに跨る領域の距離（それぞれ
（ｘ）、（ｙ）とする）で決定され、しかも、いずれか
一方の距離の短い方で決定される。このため、これらの
距離（ｘ）、（ｙ）を、半導体装置の有する耐圧特性に
合わせて決定しているが、一般に距離（ｘ）と距離（ｙ
）とを等しく設定している。
上のような構造になっているので、コレクタ電極（Ｃ）
とエミッタ電極（Ｅ）との間に逆バイアス電圧を印加し
た場合、空乏層の広がり得る範囲は、第１ＰＮ接合領域
（７）もしくは第２ＰＮ接合領域（８）の外周とチャネ
ルストッパ（９）の外周とに跨る領域の距離（それぞれ
（ｘ）、（ｙ）とする）で決定され、しかも、いずれか
一方の距離の短い方で決定される。このため、これらの
距離（ｘ）、（ｙ）を、半導体装置の有する耐圧特性に
合わせて決定しているが、一般に距離（ｘ）と距離（ｙ
）とを等しく設定している。
【０００７】しかるに、従来の半導体装置は、前記の距
離（ｘ）、（ｙ）を等しく設定しているにもかかわらず
電気的には、必ずいずれか一方の距離の短い方でブレー
クダウンし、そこで半導体装置の耐圧が決定されていた
。その結果、ダーリントン回路ゆえに第１ＰＮ接合領域
（７）とチャネルストッパ（９）との間（距離（ｘ））
で決定されるブレークダウン時に流れるコレクターエミ
ッタ間電流ＩＣＥ（ｘ）（図３（ａ））と、第２ＰＮ接
合領域（８）とチャネルストッパ（９）との間（距離（
ｙ））で決定されるブレークダウン時に流れるコレクタ
ーエミッタ間電流ＩＣＥ（ｙ）（図３（ｂ））とは、図
３に示すように約ｈＦＥ倍の差が生じてしまっていた。
離（ｘ）、（ｙ）を等しく設定しているにもかかわらず
電気的には、必ずいずれか一方の距離の短い方でブレー
クダウンし、そこで半導体装置の耐圧が決定されていた
。その結果、ダーリントン回路ゆえに第１ＰＮ接合領域
（７）とチャネルストッパ（９）との間（距離（ｘ））
で決定されるブレークダウン時に流れるコレクターエミ
ッタ間電流ＩＣＥ（ｘ）（図３（ａ））と、第２ＰＮ接
合領域（８）とチャネルストッパ（９）との間（距離（
ｙ））で決定されるブレークダウン時に流れるコレクタ
ーエミッタ間電流ＩＣＥ（ｙ）（図３（ｂ））とは、図
３に示すように約ｈＦＥ倍の差が生じてしまっていた。
【０００８】しかも、ブレークダウンがいずれで起こる
のかは、この場合、半導体装置の製造のバラツキに依存
しているため、従来は安定した素子特性を有するダーリ
ントン接続のトランジスタを得ることが出来ないという
問題があった。
のかは、この場合、半導体装置の製造のバラツキに依存
しているため、従来は安定した素子特性を有するダーリ
ントン接続のトランジスタを得ることが出来ないという
問題があった。
【０００９】この発明は、上記のような問題点を解決す
るためになされたもので、ダーリントン接続のトランジ
スタのコレクターエミッタ間に逆バイアス電圧を印加し
たときの安定した素子特性を有する高耐圧プレーナ形の
半導体装置を得ることを目的とする。
るためになされたもので、ダーリントン接続のトランジ
スタのコレクターエミッタ間に逆バイアス電圧を印加し
たときの安定した素子特性を有する高耐圧プレーナ形の
半導体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】本発明に係わる半導体装
置は、第１導電型から成る半導体基板の片方の主表面に
露出するように形成され、かつ前記半導体基板と反対の
第２導電型から成り、前記半導体基板内にＰＮ接合を形
成する領域と、前記半導体基板の前記ＰＮ接合を形成す
る領域の周囲に位置し、前記半導体基板と同一でかつ高
不純物濃度の第１導電型から成る環状領域とを含み、前
記ＰＮ接合を形成する領域の外周と前記環状領域の外周
とに跨る部分の距離関係を自在にしたものである。
置は、第１導電型から成る半導体基板の片方の主表面に
露出するように形成され、かつ前記半導体基板と反対の
第２導電型から成り、前記半導体基板内にＰＮ接合を形
成する領域と、前記半導体基板の前記ＰＮ接合を形成す
る領域の周囲に位置し、前記半導体基板と同一でかつ高
不純物濃度の第１導電型から成る環状領域とを含み、前
記ＰＮ接合を形成する領域の外周と前記環状領域の外周
とに跨る部分の距離関係を自在にしたものである。
【００１１】
【作用】この発明においては、ＰＮ接合を形成する領域
の外周と環状領域の外周とに跨る部分の距離が半導体装
置の耐圧特性を決定するものであり、この距離を自在に
設定することにより、ダーリントン回路を構成する前段
トランジスタ及び出力段トランジスタの各耐圧を決定す
る。
の外周と環状領域の外周とに跨る部分の距離が半導体装
置の耐圧特性を決定するものであり、この距離を自在に
設定することにより、ダーリントン回路を構成する前段
トランジスタ及び出力段トランジスタの各耐圧を決定す
る。
【００１２】
【実施例】以下、この発明の一実施例を図について説明
する。図１（ａ）はこの発明に係る半導体装置の一実施
例を示す平面図であり、図１（ｂ）はその断面図である
。同図において、図２と対応する部分には同一の符号を
付し、その詳細な説明は省略する。図１において、第１
ＰＮ接合領域（７）の外周と環状領域すなわちチャネル
ストッパ（９）の外周とに跨る領域の距離を符号（Ｚ）
で示し、その距離関係を、（Ｚ）＜（ｙ）とする。
する。図１（ａ）はこの発明に係る半導体装置の一実施
例を示す平面図であり、図１（ｂ）はその断面図である
。同図において、図２と対応する部分には同一の符号を
付し、その詳細な説明は省略する。図１において、第１
ＰＮ接合領域（７）の外周と環状領域すなわちチャネル
ストッパ（９）の外周とに跨る領域の距離を符号（Ｚ）
で示し、その距離関係を、（Ｚ）＜（ｙ）とする。
【００１３】次に本実施例の動作について説明する。コ
レクタ電極（Ｃ）とエミッタ電極（Ｅ）との間に逆バイ
アス電圧を印加した場合、空乏層の広がり得る範囲は、
距離の短い、第１ＰＮ接合領域（７）の外周とチャネル
ストッパ（９）の外周とに跨る領域の距離（Ｚ）でのみ
決定され、また、ここでブレークダウンし、耐圧が決定
される。この結果、ブレークダウン時に流れるコレクタ
ーエミッタ間電流ＩＣＥ（Ｚ）は、前記の耐圧に対し一
定の関係すなわちＰＮ接合の降伏時の電圧と電流の関係
を持って流れることになる。
レクタ電極（Ｃ）とエミッタ電極（Ｅ）との間に逆バイ
アス電圧を印加した場合、空乏層の広がり得る範囲は、
距離の短い、第１ＰＮ接合領域（７）の外周とチャネル
ストッパ（９）の外周とに跨る領域の距離（Ｚ）でのみ
決定され、また、ここでブレークダウンし、耐圧が決定
される。この結果、ブレークダウン時に流れるコレクタ
ーエミッタ間電流ＩＣＥ（Ｚ）は、前記の耐圧に対し一
定の関係すなわちＰＮ接合の降伏時の電圧と電流の関係
を持って流れることになる。
【００１４】なお、上記実施例では、ＰＮ接合領域の外
周とチャネルストッパの外周とに跨る領域の距離関係を
（Ｚ）＜（ｙ）としたが、（Ｚ）＞（ｙ）でもよく、上
記実施例と同様の効果を奏する。
周とチャネルストッパの外周とに跨る領域の距離関係を
（Ｚ）＜（ｙ）としたが、（Ｚ）＞（ｙ）でもよく、上
記実施例と同様の効果を奏する。
【００１５】
【発明の効果】以上のようにこの発明は、第１導電型か
ら成る半導体基板の片方の主表面に露出するように形成
され、かつ前記半導体基板と反対の第２導電型から成り
、前記半導体基板内にＰＮ接合を形成する領域と、前記
半導体基板の前記ＰＮ接合を形成する領域の周囲に位置
し、前記半導体基板と同一でかつ高不純物濃度の第１導
電型から成る環状領域とを含み、前記ＰＮ接合を形成す
る領域の外周と前記環状領域の外周とに跨る部分の距離
関係を自在にしたので、ダーリントン接続のトランジス
タのコレクターエミッタ間に逆バイアス電圧を印加して
も、安定した素子特性を有し、高電流利得、高信頼性を
有する高耐圧プレーナ形の半導体装置が得られるという
効果を奏す。
ら成る半導体基板の片方の主表面に露出するように形成
され、かつ前記半導体基板と反対の第２導電型から成り
、前記半導体基板内にＰＮ接合を形成する領域と、前記
半導体基板の前記ＰＮ接合を形成する領域の周囲に位置
し、前記半導体基板と同一でかつ高不純物濃度の第１導
電型から成る環状領域とを含み、前記ＰＮ接合を形成す
る領域の外周と前記環状領域の外周とに跨る部分の距離
関係を自在にしたので、ダーリントン接続のトランジス
タのコレクターエミッタ間に逆バイアス電圧を印加して
も、安定した素子特性を有し、高電流利得、高信頼性を
有する高耐圧プレーナ形の半導体装置が得られるという
効果を奏す。
【図１】この発明に係る半導体装置の一実施例を示す平
面図及び断面図である。
面図及び断面図である。
【図２】従来の半導体装置を示す平面図及び断面図であ
る。
る。
【図３】半導体装置のブレークダウン時に流れるコレク
ターエミッタ間電流の説明に供するための図である。
ターエミッタ間電流の説明に供するための図である。
１ 半導体基板
３ 第１ベース領域
４ 第２ベース領域
７ 第１ＰＮ接合領域
８ 第２ＰＮ接合領域
９ チャネルストッパ
Claims (1)
- 【請求項１】 第１導電型から成る半導体基板の片方
の主表面に露出するように形成され、かつ前記半導体基
板と反対の第２導電型から成り、前記半導体基板内にＰ
Ｎ接合を形成する領域と、前記半導体基板の前記ＰＮ接
合を形成する領域の周囲に位置し、前記半導体基板と同
一でかつ高不純物濃度の第１導電型から成る環状領域と
を含み、前記ＰＮ接合を形成する領域の外周と前記環状
領域の外周とに跨る部分の距離関係を自在にしたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411632A JPH04218955A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411632A JPH04218955A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218955A true JPH04218955A (ja) | 1992-08-10 |
Family
ID=18520602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2411632A Pending JPH04218955A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04218955A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105977A (en) * | 1978-02-08 | 1979-08-20 | Hitachi Ltd | Semiconductor device |
| JPS5889860A (ja) * | 1981-11-24 | 1983-05-28 | Nec Corp | ダ−リントントランジスタ |
| JPS6072266A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
| JPS6315067B2 (ja) * | 1979-12-10 | 1988-04-02 | Mitsubishi Electric Corp |
-
1990
- 1990-12-19 JP JP2411632A patent/JPH04218955A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105977A (en) * | 1978-02-08 | 1979-08-20 | Hitachi Ltd | Semiconductor device |
| JPS6315067B2 (ja) * | 1979-12-10 | 1988-04-02 | Mitsubishi Electric Corp | |
| JPS5889860A (ja) * | 1981-11-24 | 1983-05-28 | Nec Corp | ダ−リントントランジスタ |
| JPS6072266A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100561A (en) | Protective circuit for MOS devices | |
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| KR970024165A (ko) | 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method) | |
| US4380021A (en) | Semiconductor integrated circuit | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| US3882529A (en) | Punch-through semiconductor diodes | |
| US3811075A (en) | Magneto-sensitive device having pn junction | |
| JPH04218955A (ja) | 半導体装置 | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH0195568A (ja) | 半導体装置 | |
| JP2002511195A (ja) | バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP2955106B2 (ja) | 半導体装置 | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JPH05299651A (ja) | バックゲート端子付ｍｏｓｆｅｔ | |
| JPS5944788B2 (ja) | ゲ−ト変調形バイポ−ラ・トランジスタ | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| KR100278424B1 (ko) | 높은 항복 전압을 지닌 얇은 능동층의 반도체 장치 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS6046064A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ |