JPH04219011A - Oscillation circuit in semiconductor integrated circuit - Google Patents

Oscillation circuit in semiconductor integrated circuit

Info

Publication number
JPH04219011A
JPH04219011A JP3084754A JP8475491A JPH04219011A JP H04219011 A JPH04219011 A JP H04219011A JP 3084754 A JP3084754 A JP 3084754A JP 8475491 A JP8475491 A JP 8475491A JP H04219011 A JPH04219011 A JP H04219011A
Authority
JP
Japan
Prior art keywords
circuit
feedback resistor
semiconductor integrated
feedback
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3084754A
Other languages
Japanese (ja)
Inventor
Takako Maruyama
丸山 隆子
Toshihiro Tsukagoshi
敏弘 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3084754A priority Critical patent/JPH04219011A/en
Publication of JPH04219011A publication Critical patent/JPH04219011A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PURPOSE:To realize the oscillation circuit implementing the connection of a built-in feedback resistor to the oscillation circuit and the disconnection from the circuit selectively and using one oscillation circuit so as to select the built-in feedback resistor and an externally mounted feedback resistor. CONSTITUTION:A switching circuit 5 subject to on/off control by an external signal is connected across a feedback resistor 4 in an oscillation circuit in the semiconductor integrated circuit having the feedback resistor.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は半導体集積回路におけ
る発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation circuit in a semiconductor integrated circuit.

【0002】0002

【従来の技術】図5は、従来の半導体集積回路における
発振回路を示している。
2. Description of the Related Art FIG. 5 shows an oscillation circuit in a conventional semiconductor integrated circuit.

【0003】入力パッド10と出力パッド11との間に
、インバータ13と帰還抵抗12とが並列に接続されて
いる。そして、インバータ13の出力がインバータ14
を介して内部セルに入力される。
An inverter 13 and a feedback resistor 12 are connected in parallel between the input pad 10 and the output pad 11. Then, the output of the inverter 13 is transferred to the inverter 14.
is input to the internal cell via.

【0004】上述の帰還抵抗を外付けする発振回路を形
成する場合には、帰還抵抗12が省かれる。
[0004] When forming an oscillation circuit in which the above-mentioned feedback resistor is externally attached, the feedback resistor 12 is omitted.

【0005】[0005]

【発明が解決しようとする課題】この種の発振回路にお
いては、帰還抵抗が必要であるが、構成する回路の種類
によっては、帰還抵抗を半導体集積回路に内蔵させた発
振回路と、帰還抵抗を半導体集積回路に外付けする発振
回路とがある。
[Problem to be Solved by the Invention] This type of oscillation circuit requires a feedback resistor, but depending on the type of circuit to be constructed, an oscillation circuit with a built-in feedback resistor in a semiconductor integrated circuit and an oscillator circuit with a built-in feedback resistor, There is an oscillation circuit that is externally attached to a semiconductor integrated circuit.

【0006】しかし、図5に示す従来の発振回路では、
帰還抵抗を半導体集積回路に内蔵させた発振回路にその
まま帰還抵抗を外付けすることはできない。また、帰還
抵抗を半導体集積回路に外付けするように構成された発
振回路に帰還抵抗を内蔵させることは不可能である。し
たがって、選択的に両方の発振回路を使用することがあ
る半導体集積回路においては、2種類の発振回路を半導
体集積回路に形成しなければならない。
However, in the conventional oscillation circuit shown in FIG.
A feedback resistor cannot be directly attached externally to an oscillation circuit in which the feedback resistor is built into a semiconductor integrated circuit. Further, it is impossible to incorporate a feedback resistor into an oscillation circuit configured to attach the feedback resistor externally to the semiconductor integrated circuit. Therefore, in a semiconductor integrated circuit that may selectively use both oscillation circuits, two types of oscillation circuits must be formed in the semiconductor integrated circuit.

【0007】また、帰還抵抗内蔵の発振回路を外付けの
帰還抵抗を用いる発振回路に変更する場合には、内蔵さ
れた帰還抵抗を外す必要があるため、帰還抵抗の配線部
分のメタル等をレーザ等を用いて切断しなければならな
い。
In addition, when changing an oscillation circuit with a built-in feedback resistor to an oscillation circuit that uses an external feedback resistor, it is necessary to remove the built-in feedback resistor, so the metal etc. of the wiring part of the feedback resistor must be removed with a laser beam. etc. must be used to cut.

【0008】また、発振回路の発振周波数が帰還抵抗の
抵抗値によって異なるので、帰還抵抗を半導体集積回路
に内蔵させた発振回路においては、複数の発振周波数の
信号を得るためには複数の発振回路を半導体集積回路に
形成しなければならない。
Furthermore, since the oscillation frequency of the oscillation circuit differs depending on the resistance value of the feedback resistor, in an oscillation circuit in which the feedback resistor is built into the semiconductor integrated circuit, multiple oscillation circuits are required to obtain signals of multiple oscillation frequencies. must be formed into a semiconductor integrated circuit.

【0009】この発明による第1の半導体集積回路にお
ける発振回路は、内蔵された帰還抵抗の回路への接続お
よび回路からの切り離しを選択的に行え、1つの発振回
路によって、内蔵された帰還抵抗と外付けされる帰還抵
抗とを選択することが可能となる発振回路を提供するこ
とを目的とする。
The oscillation circuit in the first semiconductor integrated circuit according to the present invention can selectively connect and disconnect the built-in feedback resistor from the circuit, and one oscillation circuit can connect the built-in feedback resistor to the circuit. An object of the present invention is to provide an oscillation circuit that allows selection of an external feedback resistor.

【0010】この発明による第2および第3の半導体集
積回路における発振回路は、帰還抵抗を半導体集積回路
に内蔵させた発振回路において、1つの発振回路で、外
部信号により帰還抵抗値を変えることができる発振回路
を提供することを目的とする。
The oscillation circuits in the second and third semiconductor integrated circuits according to the present invention have a feedback resistor built into the semiconductor integrated circuit, and the feedback resistance value can be changed by an external signal in one oscillation circuit. The purpose is to provide an oscillation circuit that can.

【0011】[0011]

【課題を解決するための手段】この発明による第1の半
導体集積回路における発振回路は、帰還抵抗を有する半
導体集積回路における発振回路において、帰還抵抗の両
端に外部信号によりオン、オフ制御されるスイッチング
回路がそれぞれ接続されていることを特徴とする。
[Means for Solving the Problems] A first oscillation circuit in a semiconductor integrated circuit according to the present invention is an oscillation circuit in a semiconductor integrated circuit having a feedback resistor, in which switching is controlled on and off by an external signal across the feedback resistor. It is characterized in that the circuits are connected to each other.

【0012】この発明による第2の半導体集積回路にお
ける発振回路は、帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が内部レジスタからの制御信号によりオン、オフ制
御されるスイッチング回路を介して出力パッドに接続さ
れていることを特徴とする。
A second oscillation circuit in a semiconductor integrated circuit according to the present invention is an oscillation circuit in a semiconductor integrated circuit having a feedback resistor, in which a resistor circuit including a plurality of feedback resistors connected in series serves as an input pad in the semiconductor integrated circuit. It is characterized in that it is connected to the output pad via a switching circuit that is connected between the connection points of adjacent feedback resistors and is turned on and off by a control signal from an internal register.

【0013】この発明による第3の半導体集積回路にお
ける発振回路は、帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が外部からの制御信号によりオン、オフ制御される
スイッチング回路を介して出力パッドに接続されている
ことを特徴とする。
A third oscillation circuit in a semiconductor integrated circuit according to the present invention is an oscillation circuit in a semiconductor integrated circuit having a feedback resistor, in which a resistor circuit including a plurality of feedback resistors connected in series serves as an input pad in the semiconductor integrated circuit. It is characterized in that it is connected to the output pad via a switching circuit that is connected between the connection points of adjacent feedback resistors and is turned on and off by an external control signal.

【0014】[0014]

【作用】この発明による第1の半導体集積回路における
発振回路では、帰還抵抗の両端に接続された両スイッチ
ング回路を外部信号によってオンさせることにより、帰
還抵抗が回路に接続された状態となる。
In the oscillation circuit in the first semiconductor integrated circuit according to the present invention, both switching circuits connected to both ends of the feedback resistor are turned on by an external signal, so that the feedback resistor is connected to the circuit.

【0015】逆に、帰還抵抗の両端に接続された両スイ
ッチング回路を外部信号によってオフさせることにより
、帰還抵抗が回路から切り離された状態となる。
Conversely, by turning off both switching circuits connected to both ends of the feedback resistor using an external signal, the feedback resistor is separated from the circuit.

【0016】この発明による第2の半導体集積回路にお
ける発振回路では、隣り合う帰還抵抗の接続点と出力パ
ッドとの間に接続されたスイッチング回路を内部レジス
タからの制御信号によりオン、オフ制御することにより
、帰還回路の抵抗値が変化する。
In the oscillation circuit in the second semiconductor integrated circuit according to the present invention, the switching circuit connected between the connection point of adjacent feedback resistors and the output pad is controlled on and off by a control signal from an internal register. As a result, the resistance value of the feedback circuit changes.

【0017】この発明による第3の半導体集積回路にお
ける発振回路では、隣り合う帰還抵抗の接続点と出力パ
ッドとの間に接続されたスイッチング回路を外部からの
制御信号によりオン、オフ制御することにより、帰還回
路の抵抗値が変化する。
In the oscillation circuit in the third semiconductor integrated circuit according to the present invention, the switching circuit connected between the connection point of adjacent feedback resistors and the output pad is turned on and off by an external control signal. , the resistance value of the feedback circuit changes.

【0018】[0018]

【実施例】以下、図1〜図4を参照して、この発明の実
施例について説明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.

【0019】図1および図2は、この発明の第1実施例
を示している。
FIGS. 1 and 2 show a first embodiment of the invention.

【0020】図1は半導体集積回路内に形成された発振
回路を示している。
FIG. 1 shows an oscillation circuit formed within a semiconductor integrated circuit.

【0021】入力パッド1と出力パッド3との間に、イ
ンバータ6と帰還抵抗4とが並列に接続されている。イ
ンバータ6の出力がインバータ7を介して内部セルに入
力される。
An inverter 6 and a feedback resistor 4 are connected in parallel between the input pad 1 and the output pad 3. The output of inverter 6 is input to the internal cell via inverter 7.

【0022】帰還抵抗4としては、図2に示すように、
トランスミッションゲート40が用いられている。すな
わち、トランスミッションゲート40のPチャネル側に
GNDを、Nチャネル側にVccをそれぞれ接続し、ト
ランスミッションゲート40のオン抵抗を利用して、帰
還抵抗4を形成している。
As the feedback resistor 4, as shown in FIG.
A transmission gate 40 is used. That is, GND is connected to the P-channel side of the transmission gate 40, and Vcc is connected to the N-channel side, and the feedback resistor 4 is formed using the on-resistance of the transmission gate 40.

【0023】帰還抵抗4の両端には、スイッチング回路
5、5が設けられている。各スイッチング回路5、5と
してはトランスミッションゲートが用いられている。各
スイッチング回路5、5を構成するトランスミッション
ゲートのPチャネル側には入力パッド2に接続されたイ
ンバータ8の出力が入力される。各スイッチング回路5
、5を構成するトランスミッションゲートのNチャネル
側には、入力パッド2にインバータ8を介して接続され
たインバータ9の出力が入力される。
Switching circuits 5, 5 are provided at both ends of the feedback resistor 4. A transmission gate is used as each switching circuit 5, 5. The output of the inverter 8 connected to the input pad 2 is input to the P channel side of the transmission gate forming each switching circuit 5, 5. Each switching circuit 5
, 5, the output of an inverter 9 connected to the input pad 2 via an inverter 8 is input to the N-channel side of the transmission gates forming the transmission gates.

【0024】帰還抵抗4を使用する場合には、入力パッ
ド2にLレベルの信号を入力させる。すると、両スイッ
チング回路5、5がオンし、帰還抵抗4が入力パッド1
と出力パッド3との間に接続された状態となる。この際
、両スイッチング回路5、5の抵抗は、帰還抵抗4の抵
抗値より非常に小さいので、実質的に両スイッチング回
路5、5の抵抗値は無視される。
When using the feedback resistor 4, an L level signal is input to the input pad 2. Then, both switching circuits 5, 5 are turned on, and feedback resistor 4 is connected to input pad 1.
and the output pad 3. At this time, since the resistances of both switching circuits 5, 5 are much smaller than the resistance value of feedback resistor 4, the resistance values of both switching circuits 5, 5 are substantially ignored.

【0025】外付けの帰還抵抗(図示略)を使用する場
合には、入力パッド2にHレベルの信号を入力させる。 すると、両スイッチング回路5、5がオフとなり、帰還
抵抗4が入力パッド1と出力パッド3との間から切り離
された状態となる。
When using an external feedback resistor (not shown), an H level signal is input to input pad 2. Then, both switching circuits 5, 5 are turned off, and feedback resistor 4 is separated from input pad 1 and output pad 3.

【0026】この実施例によれば、1つの発振回路によ
って、内蔵された帰還抵抗と外付けされる帰還抵抗とを
選択的に使用することができる。
According to this embodiment, one oscillation circuit can selectively use a built-in feedback resistor and an external feedback resistor.

【0027】図3は、この発明の第2実施例を示し、半
導体集積回路内に形成された発振回路を示している。
FIG. 3 shows a second embodiment of the invention, showing an oscillation circuit formed within a semiconductor integrated circuit.

【0028】入力パッド1と出力パッド3との間に、2
つの帰還抵抗4aおよび4bからなる直列回路とインバ
ータ6とが並列に接続されている。インバータ6の出力
がインバータ7を介して内部セルに入力される。
Between input pad 1 and output pad 3, 2
A series circuit consisting of two feedback resistors 4a and 4b and an inverter 6 are connected in parallel. The output of inverter 6 is input to the internal cell via inverter 7.

【0029】帰還抵抗4aおよび4bとしては、図1の
帰還抵抗4と同様に、トランスミッションゲートが用い
られている。
As feedback resistors 4a and 4b, transmission gates are used like feedback resistor 4 in FIG.

【0030】帰還抵抗4aと4bとの接続点は、スイッ
チング回路5を介して出力パッド3に接続されている。 このスイッチング回路5としてはトランスミッションゲ
ートが用いられている。スイッチング回路5を構成する
トランスミッションゲートのPチャネル側には入力パッ
ド2に接続されたインバータ8の出力が入力される。ス
イッチング回路5を構成するトランスミッションゲート
のNチャネル側には、入力パッド2にインバータ8を介
して接続されたインバータ9の出力が入力される。スイ
ッチング回路5のオン抵抗は、帰還抵抗4aおよび4b
の抵抗値に対して無視できる程度に小さい。
A connection point between feedback resistors 4a and 4b is connected to output pad 3 via switching circuit 5. As this switching circuit 5, a transmission gate is used. The output of the inverter 8 connected to the input pad 2 is input to the P channel side of the transmission gate constituting the switching circuit 5 . The output of an inverter 9 connected to the input pad 2 via an inverter 8 is input to the N-channel side of the transmission gate constituting the switching circuit 5 . The on-resistance of the switching circuit 5 is determined by the feedback resistors 4a and 4b.
It is so small that it can be ignored compared to the resistance value of .

【0031】入力パッド2にLレベルの信号を入力させ
ると、スイッチング回路5がオンし、帰還抵抗4aが入
力パッド1と出力パッド3との間に接続された状態とな
る。この際、スイッチング回路5の抵抗は、帰還抵抗4
bの抵抗値より非常に小さいので、電流は帰還抵抗4a
およびスイッチング回路5からなる通路を流れ、実質的
に帰還抵抗の抵抗値は、帰還抵抗4aの抵抗値となる。
When an L level signal is input to the input pad 2, the switching circuit 5 is turned on, and the feedback resistor 4a is connected between the input pad 1 and the output pad 3. At this time, the resistance of the switching circuit 5 is the feedback resistance 4
Since the resistance value of b is much smaller than that of feedback resistor 4a, the current flows through feedback resistor 4a.
and the switching circuit 5, and the resistance value of the feedback resistor is substantially the same as the resistance value of the feedback resistor 4a.

【0032】入力パッド2にHレベルの信号を入力させ
ると、スイッチング回路5がオフとなり、帰還抵抗4a
と4bとの直列回路が帰還回路を構成し、帰還抵抗の抵
抗値は、帰還抵抗4aと4aとの和の抵抗値となる。
When an H level signal is input to the input pad 2, the switching circuit 5 is turned off and the feedback resistor 4a is turned off.
and 4b constitute a feedback circuit, and the resistance value of the feedback resistor is the sum of the resistance values of feedback resistors 4a and 4a.

【0033】上記第2実施例においては、スイッチング
回路5の制御信号は、入力パッド2、を介して外部から
入力されているが、これらの制御信号を内部レジスタか
ら送るようにしてもよい。
In the second embodiment, the control signals for the switching circuit 5 are input from the outside via the input pad 2, but these control signals may also be sent from an internal register.

【0034】この実施例によれば、帰還抵抗の抵抗値を
2段階に切り替えることができ、2種類の発振周波数の
信号を得ることができる。
According to this embodiment, the resistance value of the feedback resistor can be switched in two stages, and signals with two types of oscillation frequencies can be obtained.

【0035】図4は、この発明の第3実施例を示し、半
導体集積回路内に形成された発振回路を示している。
FIG. 4 shows a third embodiment of the present invention, and shows an oscillation circuit formed within a semiconductor integrated circuit.

【0036】入力パッド1と出力パッド3との間に、4
つの帰還抵抗4a、4b、4cおよび4dからなる直列
回路とインバータ6とが並列に接続されている。インバ
ータ6の出力がインバータ7を介して内部セルに入力さ
れる。
Between input pad 1 and output pad 3, 4
A series circuit consisting of three feedback resistors 4a, 4b, 4c and 4d and an inverter 6 are connected in parallel. The output of inverter 6 is input to the internal cell via inverter 7.

【0037】帰還抵抗4a〜4dとしては、図1の帰還
抵抗4と同様に、トランスミッションゲートが用いられ
ている。
As the feedback resistors 4a to 4d, transmission gates are used like the feedback resistor 4 in FIG. 1.

【0038】帰還抵抗4aと4bとの接続点は、スイッ
チング回路5aを介して出力パッド3に接続されている
。帰還抵抗4bと4cとの接続点は、スイッチング回路
5bを介して出力パッド3に接続されている。帰還抵抗
4cと4dとの接続点は、スイッチング回路5cを介し
て出力パッド3に接続されている。帰還抵抗4dと出力
パッド3との間には、スイッチング回路5dが設けられ
ている。これらのスイッチング回路5a〜5dとしては
トランスミッションゲートが用いられている。
A connection point between feedback resistors 4a and 4b is connected to output pad 3 via switching circuit 5a. A connection point between feedback resistors 4b and 4c is connected to output pad 3 via switching circuit 5b. A connection point between feedback resistors 4c and 4d is connected to output pad 3 via switching circuit 5c. A switching circuit 5d is provided between the feedback resistor 4d and the output pad 3. Transmission gates are used as these switching circuits 5a to 5d.

【0039】この発振回路には、スイッチング回路5a
〜5dを2つの入力パッド2aおよび2bから入力され
る外部信号によって制御するための論理回路20が設け
られている。この論理回路20は、2つのインバータ3
1および32、4つのAND回路41、42、43およ
び44ならびに4つのインバータ51、52、53およ
び54を備えている。
This oscillation circuit includes a switching circuit 5a.
5d is provided with a logic circuit 20 for controlling it by external signals inputted from two input pads 2a and 2b. This logic circuit 20 includes two inverters 3
1 and 32, four AND circuits 41, 42, 43 and 44, and four inverters 51, 52, 53 and 54.

【0040】入力パッド2aの入力信号はインバータ3
1に送られ、入力パッド2bの入力信号はインバータ3
2に送られる。AND回路41には、入力パッド2aの
入力信号と入力パッド2bの入力信号とが送られる。A
ND回路42には、インバータ31の出力と入力パッド
2bの入力信号とが送られる。AND回路43には、入
力パッド2aの入力信号とインバータ32の出力とが送
られる。AND回路44には、インバータ31の出力と
インバータ32の出力とが送られる。
The input signal of the input pad 2a is sent to the inverter 3.
1, and the input signal of input pad 2b is sent to inverter 3.
Sent to 2. An input signal from input pad 2a and an input signal from input pad 2b are sent to AND circuit 41. A
The output of the inverter 31 and the input signal of the input pad 2b are sent to the ND circuit 42. The input signal of the input pad 2a and the output of the inverter 32 are sent to the AND circuit 43. The output of the inverter 31 and the output of the inverter 32 are sent to the AND circuit 44 .

【0041】AND回路41の出力は、スイッチング回
路5dを構成するトランスミッションゲートのNチャネ
ルに送られるとともにインバータ51に送られる。AN
D回路42の出力は、スイッチング回路5cを構成する
トランスミッションゲートのNチャネルに送られるとと
もにインバータ52に送られる。AND回路43の出力
は、スイッチング回路5bを構成するトランスミッショ
ンゲートのNチャネルに送られるとともにインバータ5
3に送られる。AND回路44の出力は、スイッチング
回路5aを構成するトランスミッションゲートのNチャ
ネルに送られるとともにインバータ54に送られる。
The output of the AND circuit 41 is sent to the N channel of the transmission gate constituting the switching circuit 5d and also to the inverter 51. AN
The output of the D circuit 42 is sent to the N channel of the transmission gate that constitutes the switching circuit 5c, and is also sent to the inverter 52. The output of the AND circuit 43 is sent to the N channel of the transmission gate that constitutes the switching circuit 5b, and is also sent to the inverter 5.
Sent to 3. The output of the AND circuit 44 is sent to the N channel of the transmission gate that constitutes the switching circuit 5a, and is also sent to the inverter 54.

【0042】インバータ51の出力は、スイッチング回
路5dを構成するトランスミッションゲートのPチャネ
ルに送られる。インバータ52の出力は、スイッチング
回路5cを構成するトランスミッションゲートのPチャ
ネルに送られる。インバータ53の出力は、スイッチン
グ回路5bを構成するトランスミッションゲートのPチ
ャネルに送られる。インバータ54の出力は、スイッチ
ング回路5aを構成するトランスミッションゲートのP
チャネルに送られる。スイッチング回路5a〜5dのオ
ン抵抗は、帰還抵抗4a〜4dの抵抗値に対して無視で
きる程度に小さい。
The output of the inverter 51 is sent to the P channel of the transmission gate constituting the switching circuit 5d. The output of the inverter 52 is sent to the P channel of the transmission gate that constitutes the switching circuit 5c. The output of the inverter 53 is sent to the P channel of the transmission gate that constitutes the switching circuit 5b. The output of the inverter 54 is the P of the transmission gate constituting the switching circuit 5a.
sent to the channel. The on-resistances of the switching circuits 5a to 5d are so small that they can be ignored compared to the resistance values of the feedback resistors 4a to 4d.

【0043】入力パッド2aおよび2bにLレベルの信
号を入力させると、AND回路41、42および43の
出力がLレベルとなり、AND回路44の出力がHレベ
ルとなる。したがって、4つのスイッチング回路5a〜
5dのうち、スイッチング回路5aのみがオンとなる。 この結果、帰還回路の抵抗値は、帰還抵抗4aの抵抗値
となる。
When L level signals are input to input pads 2a and 2b, the outputs of AND circuits 41, 42 and 43 become L level, and the output of AND circuit 44 becomes H level. Therefore, the four switching circuits 5a~
Of the switching circuits 5d, only the switching circuit 5a is turned on. As a result, the resistance value of the feedback circuit becomes the resistance value of the feedback resistor 4a.

【0044】入力パッド2aにHレベルの信号を、入力
パッド2bにLレベルの信号を入力させると、AND回
路41、42および44の出力がLレベルとなり、AN
D回路43の出力がHレベルとなる。したがって、4つ
のスイッチング回路5a〜5dのうち、スイッチング回
路5bのみがオンとなる。この結果、帰還回路の抵抗値
は、帰還抵抗4aと4bとの抵抗値の和の抵抗値となる
When an H level signal is input to the input pad 2a and an L level signal is input to the input pad 2b, the outputs of the AND circuits 41, 42 and 44 become L level, and the AN
The output of the D circuit 43 becomes H level. Therefore, among the four switching circuits 5a to 5d, only the switching circuit 5b is turned on. As a result, the resistance value of the feedback circuit becomes the sum of the resistance values of the feedback resistors 4a and 4b.

【0045】入力パッド2aにLレベルの信号を、入力
パッド2bにHレベルの信号を入力させると、AND回
路41、43および44の出力がLレベルとなり、AN
D回路42の出力がHレベルとなる。したがって、4つ
のスイッチング回路5a〜5dのうち、スイッチング回
路5cのみがオンとなる。この結果、帰還回路の抵抗値
は、帰還抵抗4aと4bと4cとの抵抗値の和の抵抗値
となる。
When an L level signal is input to the input pad 2a and an H level signal is input to the input pad 2b, the outputs of the AND circuits 41, 43 and 44 become L level, and the AN
The output of the D circuit 42 becomes H level. Therefore, among the four switching circuits 5a to 5d, only the switching circuit 5c is turned on. As a result, the resistance value of the feedback circuit becomes the sum of the resistance values of the feedback resistors 4a, 4b, and 4c.

【0046】入力パッド2aおよび2bにHレベルの信
号を入力させると、AND回路42、43および44の
出力がLレベルとなり、AND回路41の出力がHレベ
ルとなる。したがって、4つのスイッチング回路5a〜
5dのうち、スイッチング回路5dのみがオンとなる。 この結果、帰還回路の抵抗値は、帰還抵抗4aと4bと
4cと4dの抵抗値の和の抵抗値となる。
When H level signals are input to input pads 2a and 2b, the outputs of AND circuits 42, 43 and 44 become L level, and the output of AND circuit 41 becomes H level. Therefore, the four switching circuits 5a~
Of the switching circuits 5d, only the switching circuit 5d is turned on. As a result, the resistance value of the feedback circuit becomes the sum of the resistance values of the feedback resistors 4a, 4b, 4c, and 4d.

【0047】上記第3実施例においては、スイッチング
回路5a〜5dの制御信号は、入力パッド2aおよび2
bを介して外部から入力されているが、これらの制御信
号を内部レジスタから送るようにしてもよい。
In the third embodiment, the control signals for the switching circuits 5a to 5d are transmitted to the input pads 2a and 2.
Although these control signals are input from the outside via the register b, it is also possible to send these control signals from an internal register.

【0048】この実施例によれば、帰還抵抗の抵抗値を
4段階に切り替えることができ、4種類の発振周波数の
信号を得ることができる。
According to this embodiment, the resistance value of the feedback resistor can be switched in four stages, and signals with four types of oscillation frequencies can be obtained.

【0049】[0049]

【発明の効果】この発明による第1の半導体集積回路に
おける発振回路によれば、帰還抵抗の両端に接続された
両スイッチング回路を制御することにより、内蔵された
帰還抵抗の回路への接続および回路からの切り離しを選
択的に行うことができる。したがって、1つの発振回路
によって、内蔵された帰還抵抗と外付けされる帰還抵抗
とを選択的に使用することが可能となる。
According to the oscillation circuit in the first semiconductor integrated circuit according to the present invention, by controlling both switching circuits connected to both ends of the feedback resistor, the built-in feedback resistor can be connected to the circuit and the circuit can be connected to the circuit. It is possible to selectively disconnect from the Therefore, with one oscillation circuit, it is possible to selectively use the built-in feedback resistor and the externally attached feedback resistor.

【0050】この発明による第2および第3の半導体集
積回路における発振回路によれば、帰還抵抗を半導体集
積回路に内蔵させた発振回路において、1つの発振回路
で帰還抵抗値を変えることができる。
According to the second and third oscillation circuits in semiconductor integrated circuits according to the present invention, in the oscillation circuits in which the feedback resistance is built into the semiconductor integrated circuit, the feedback resistance value can be changed with one oscillation circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の第1実施例を示し、発振回路を示す
電気回路図である。
FIG. 1 is an electric circuit diagram showing an oscillation circuit according to a first embodiment of the present invention.

【図2】帰還抵抗として用いられているトランスミッシ
ョンゲートを示す電気回路図である。
FIG. 2 is an electrical circuit diagram showing a transmission gate used as a feedback resistor.

【図3】この発明の第2実施例を示し、発振回路を示す
電気回路図である。
FIG. 3 is an electric circuit diagram showing a second embodiment of the invention and showing an oscillation circuit.

【図4】この発明の第3実施例を示し、発振回路を示す
電気回路図である。
FIG. 4 is an electric circuit diagram showing an oscillation circuit according to a third embodiment of the present invention.

【図5】従来の発振回路を示す電気回路図である。FIG. 5 is an electrical circuit diagram showing a conventional oscillation circuit.

【符号の説明】[Explanation of symbols]

4  帰還抵抗 4a  帰還抵抗 4b  帰還抵抗 4c  帰還抵抗 4d  帰還抵抗 5  スイッチング回路 5a  スイッチング回路 5b  スイッチング回路 5c  スイッチング回路 5d  スイッチング回路 6  インバータ 4 Feedback resistance 4a Feedback resistance 4b Feedback resistance 4c Feedback resistance 4d Feedback resistance 5 Switching circuit 5a Switching circuit 5b Switching circuit 5c Switching circuit 5d Switching circuit 6 Inverter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  帰還抵抗を有する半導体集積回路にお
ける発振回路において、帰還抵抗の両端に外部信号によ
りオン、オフ制御されるスイッチング回路がそれぞれ接
続されていることを特徴とする半導体集積回路における
発振回路。
1. An oscillation circuit in a semiconductor integrated circuit having a feedback resistor, characterized in that a switching circuit that is controlled to turn on and off by an external signal is connected to both ends of the feedback resistor, respectively. .
【請求項2】  帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が内部レジスタからの制御信号によりオン、オフ制
御されるスイッチング回路を介して出力パッドに接続さ
れていることを特徴とする半導体集積回路における発振
回路。
2. In an oscillation circuit in a semiconductor integrated circuit having a feedback resistor, a resistance circuit including a plurality of feedback resistors connected in series is connected between an input pad and an output pad in the semiconductor integrated circuit, and An oscillation circuit in a semiconductor integrated circuit, characterized in that a connection point of a resistor is connected to an output pad via a switching circuit that is controlled on and off by a control signal from an internal register.
【請求項3】  帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が外部からの制御信号によりオン、オフ制御される
スイッチング回路を介して出力パッドに接続されている
ことを特徴とする半導体集積回路における発振回路。
3. In an oscillation circuit in a semiconductor integrated circuit having a feedback resistor, a resistance circuit including a plurality of feedback resistors connected in series is connected between an input pad and an output pad in the semiconductor integrated circuit, An oscillation circuit in a semiconductor integrated circuit, characterized in that a connection point of a resistor is connected to an output pad via a switching circuit that is controlled on and off by an external control signal.
JP3084754A 1990-11-28 1991-03-25 Oscillation circuit in semiconductor integrated circuit Pending JPH04219011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3084754A JPH04219011A (en) 1990-11-28 1991-03-25 Oscillation circuit in semiconductor integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32661090 1990-11-28
JP2-326610 1990-11-28
JP3084754A JPH04219011A (en) 1990-11-28 1991-03-25 Oscillation circuit in semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH04219011A true JPH04219011A (en) 1992-08-10

Family

ID=26425743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3084754A Pending JPH04219011A (en) 1990-11-28 1991-03-25 Oscillation circuit in semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH04219011A (en)

Similar Documents

Publication Publication Date Title
US4806804A (en) Mosfet integrated delay line for digital signals
JP2781375B2 (en) Switch circuit for signal path selection
US5777505A (en) Low-power crosspoint switch
JPH0876976A (en) Xor circuit, inversion selector circuit and adding circuit using these circuits
US4910703A (en) Data processing unit having multiple-purpose port used as a resonator connection port in first mode and as a data i/o port in second mode
JPH04219011A (en) Oscillation circuit in semiconductor integrated circuit
JPH07254847A (en) Oscillation circuit and PLL circuit
JP2601223B2 (en) Simultaneous bidirectional input/output buffer
KR100350820B1 (en) Low voltage BiCMOS digital delay chain suitable for operation over a wide power range
JPS61274511A (en) Cmos type semiconductor integrated circuit
JP3676213B2 (en) Delay circuit and ring oscillator using the same
KR0155322B1 (en) Programmable Bidirectional Buffer with Inverter Function
US5331207A (en) Latch circuit with independent propagation delays
JPH0332114Y2 (en)
JPH0677731A (en) Oscillation control circuit and oscillation circuit
JP3293260B2 (en) Method of selecting external parts of semiconductor integrated circuit device with built-in oscillation capability control circuit
JPH0669727A (en) Oscillation circuit
KR20000068827A (en) Amplifier with controllable output current
JPH0329190A (en) Clock signal input circuit
JPH01319307A (en) Oscillating circuit
JPH04267607A (en) Drive circuit for oscillation
JPH07105710B2 (en) Logic circuit
JPH02296412A (en) Signal switching circuit
JPH05343956A (en) Voltage controlled oscillation circuit
JPH0567921A (en) Oscillator circuit