JPH04219011A - 半導体集積回路における発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体集積回路におけ
る発振回路に関する。

【０００２】

【従来の技術】図５は、従来の半導体集積回路における
発振回路を示している。

【０００３】入力パッド１０と出力パッド１１との間に
、インバータ１３と帰還抵抗１２とが並列に接続されて
いる。そして、インバータ１３の出力がインバータ１４
を介して内部セルに入力される。

【０００４】上述の帰還抵抗を外付けする発振回路を形
成する場合には、帰還抵抗１２が省かれる。

【０００５】

【発明が解決しようとする課題】この種の発振回路にお
いては、帰還抵抗が必要であるが、構成する回路の種類
によっては、帰還抵抗を半導体集積回路に内蔵させた発
振回路と、帰還抵抗を半導体集積回路に外付けする発振
回路とがある。

【０００６】しかし、図５に示す従来の発振回路では、
帰還抵抗を半導体集積回路に内蔵させた発振回路にその
まま帰還抵抗を外付けすることはできない。また、帰還
抵抗を半導体集積回路に外付けするように構成された発
振回路に帰還抵抗を内蔵させることは不可能である。し
たがって、選択的に両方の発振回路を使用することがあ
る半導体集積回路においては、２種類の発振回路を半導
体集積回路に形成しなければならない。

【０００７】また、帰還抵抗内蔵の発振回路を外付けの
帰還抵抗を用いる発振回路に変更する場合には、内蔵さ
れた帰還抵抗を外す必要があるため、帰還抵抗の配線部
分のメタル等をレーザ等を用いて切断しなければならな
い。

【０００８】また、発振回路の発振周波数が帰還抵抗の
抵抗値によって異なるので、帰還抵抗を半導体集積回路
に内蔵させた発振回路においては、複数の発振周波数の
信号を得るためには複数の発振回路を半導体集積回路に
形成しなければならない。

【０００９】この発明による第１の半導体集積回路にお
ける発振回路は、内蔵された帰還抵抗の回路への接続お
よび回路からの切り離しを選択的に行え、１つの発振回
路によって、内蔵された帰還抵抗と外付けされる帰還抵
抗とを選択することが可能となる発振回路を提供するこ
とを目的とする。

【００１０】この発明による第２および第３の半導体集
積回路における発振回路は、帰還抵抗を半導体集積回路
に内蔵させた発振回路において、１つの発振回路で、外
部信号により帰還抵抗値を変えることができる発振回路
を提供することを目的とする。

【００１１】

【課題を解決するための手段】この発明による第１の半
導体集積回路における発振回路は、帰還抵抗を有する半
導体集積回路における発振回路において、帰還抵抗の両
端に外部信号によりオン、オフ制御されるスイッチング
回路がそれぞれ接続されていることを特徴とする。

【００１２】この発明による第２の半導体集積回路にお
ける発振回路は、帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が内部レジスタからの制御信号によりオン、オフ制
御されるスイッチング回路を介して出力パッドに接続さ
れていることを特徴とする。

【００１３】この発明による第３の半導体集積回路にお
ける発振回路は、帰還抵抗を有する半導体集積回路にお
ける発振回路において、複数の帰還抵抗が直列接続され
てなる抵抗回路が半導体集積回路内において入力パッド
と出力パッドとの間に接続され、隣り合う帰還抵抗の接
続点が外部からの制御信号によりオン、オフ制御される
スイッチング回路を介して出力パッドに接続されている
ことを特徴とする。

【００１４】

【作用】この発明による第１の半導体集積回路における
発振回路では、帰還抵抗の両端に接続された両スイッチ
ング回路を外部信号によってオンさせることにより、帰
還抵抗が回路に接続された状態となる。

【００１５】逆に、帰還抵抗の両端に接続された両スイ
ッチング回路を外部信号によってオフさせることにより
、帰還抵抗が回路から切り離された状態となる。

【００１６】この発明による第２の半導体集積回路にお
ける発振回路では、隣り合う帰還抵抗の接続点と出力パ
ッドとの間に接続されたスイッチング回路を内部レジス
タからの制御信号によりオン、オフ制御することにより
、帰還回路の抵抗値が変化する。

【００１７】この発明による第３の半導体集積回路にお
ける発振回路では、隣り合う帰還抵抗の接続点と出力パ
ッドとの間に接続されたスイッチング回路を外部からの
制御信号によりオン、オフ制御することにより、帰還回
路の抵抗値が変化する。

【００１８】

【実施例】以下、図１〜図４を参照して、この発明の実
施例について説明する。

【００１９】図１および図２は、この発明の第１実施例
を示している。

【００２０】図１は半導体集積回路内に形成された発振
回路を示している。

【００２１】入力パッド１と出力パッド３との間に、イ
ンバータ６と帰還抵抗４とが並列に接続されている。イ
ンバータ６の出力がインバータ７を介して内部セルに入
力される。

【００２２】帰還抵抗４としては、図２に示すように、
トランスミッションゲート４０が用いられている。すな
わち、トランスミッションゲート４０のＰチャネル側に
ＧＮＤを、Ｎチャネル側にＶｃｃをそれぞれ接続し、ト
ランスミッションゲート４０のオン抵抗を利用して、帰
還抵抗４を形成している。

【００２３】帰還抵抗４の両端には、スイッチング回路
５、５が設けられている。各スイッチング回路５、５と
してはトランスミッションゲートが用いられている。各
スイッチング回路５、５を構成するトランスミッション
ゲートのＰチャネル側には入力パッド２に接続されたイ
ンバータ８の出力が入力される。各スイッチング回路５
、５を構成するトランスミッションゲートのＮチャネル
側には、入力パッド２にインバータ８を介して接続され
たインバータ９の出力が入力される。

【００２４】帰還抵抗４を使用する場合には、入力パッ
ド２にＬレベルの信号を入力させる。すると、両スイッ
チング回路５、５がオンし、帰還抵抗４が入力パッド１
と出力パッド３との間に接続された状態となる。この際
、両スイッチング回路５、５の抵抗は、帰還抵抗４の抵
抗値より非常に小さいので、実質的に両スイッチング回
路５、５の抵抗値は無視される。

【００２５】外付けの帰還抵抗（図示略）を使用する場
合には、入力パッド２にＨレベルの信号を入力させる。 すると、両スイッチング回路５、５がオフとなり、帰還
抵抗４が入力パッド１と出力パッド３との間から切り離
された状態となる。

【００２６】この実施例によれば、１つの発振回路によ
って、内蔵された帰還抵抗と外付けされる帰還抵抗とを
選択的に使用することができる。

【００２７】図３は、この発明の第２実施例を示し、半
導体集積回路内に形成された発振回路を示している。

【００２８】入力パッド１と出力パッド３との間に、２
つの帰還抵抗４ａおよび４ｂからなる直列回路とインバ
ータ６とが並列に接続されている。インバータ６の出力
がインバータ７を介して内部セルに入力される。

【００２９】帰還抵抗４ａおよび４ｂとしては、図１の
帰還抵抗４と同様に、トランスミッションゲートが用い
られている。

【００３０】帰還抵抗４ａと４ｂとの接続点は、スイッ
チング回路５を介して出力パッド３に接続されている。 このスイッチング回路５としてはトランスミッションゲ
ートが用いられている。スイッチング回路５を構成する
トランスミッションゲートのＰチャネル側には入力パッ
ド２に接続されたインバータ８の出力が入力される。ス
イッチング回路５を構成するトランスミッションゲート
のＮチャネル側には、入力パッド２にインバータ８を介
して接続されたインバータ９の出力が入力される。スイ
ッチング回路５のオン抵抗は、帰還抵抗４ａおよび４ｂ
の抵抗値に対して無視できる程度に小さい。

【００３１】入力パッド２にＬレベルの信号を入力させ
ると、スイッチング回路５がオンし、帰還抵抗４ａが入
力パッド１と出力パッド３との間に接続された状態とな
る。この際、スイッチング回路５の抵抗は、帰還抵抗４
ｂの抵抗値より非常に小さいので、電流は帰還抵抗４ａ
およびスイッチング回路５からなる通路を流れ、実質的
に帰還抵抗の抵抗値は、帰還抵抗４ａの抵抗値となる。

【００３２】入力パッド２にＨレベルの信号を入力させ
ると、スイッチング回路５がオフとなり、帰還抵抗４ａ
と４ｂとの直列回路が帰還回路を構成し、帰還抵抗の抵
抗値は、帰還抵抗４ａと４ａとの和の抵抗値となる。

【００３３】上記第２実施例においては、スイッチング
回路５の制御信号は、入力パッド２、を介して外部から
入力されているが、これらの制御信号を内部レジスタか
ら送るようにしてもよい。

【００３４】この実施例によれば、帰還抵抗の抵抗値を
２段階に切り替えることができ、２種類の発振周波数の
信号を得ることができる。

【００３５】図４は、この発明の第３実施例を示し、半
導体集積回路内に形成された発振回路を示している。

【００３６】入力パッド１と出力パッド３との間に、４
つの帰還抵抗４ａ、４ｂ、４ｃおよび４ｄからなる直列
回路とインバータ６とが並列に接続されている。インバ
ータ６の出力がインバータ７を介して内部セルに入力さ
れる。

【００３７】帰還抵抗４ａ〜４ｄとしては、図１の帰還
抵抗４と同様に、トランスミッションゲートが用いられ
ている。

【００３８】帰還抵抗４ａと４ｂとの接続点は、スイッ
チング回路５ａを介して出力パッド３に接続されている
。帰還抵抗４ｂと４ｃとの接続点は、スイッチング回路
５ｂを介して出力パッド３に接続されている。帰還抵抗
４ｃと４ｄとの接続点は、スイッチング回路５ｃを介し
て出力パッド３に接続されている。帰還抵抗４ｄと出力
パッド３との間には、スイッチング回路５ｄが設けられ
ている。これらのスイッチング回路５ａ〜５ｄとしては
トランスミッションゲートが用いられている。

【００３９】この発振回路には、スイッチング回路５ａ
〜５ｄを２つの入力パッド２ａおよび２ｂから入力され
る外部信号によって制御するための論理回路２０が設け
られている。この論理回路２０は、２つのインバータ３
１および３２、４つのＡＮＤ回路４１、４２、４３およ
び４４ならびに４つのインバータ５１、５２、５３およ
び５４を備えている。

【００４０】入力パッド２ａの入力信号はインバータ３
１に送られ、入力パッド２ｂの入力信号はインバータ３
２に送られる。ＡＮＤ回路４１には、入力パッド２ａの
入力信号と入力パッド２ｂの入力信号とが送られる。Ａ
ＮＤ回路４２には、インバータ３１の出力と入力パッド
２ｂの入力信号とが送られる。ＡＮＤ回路４３には、入
力パッド２ａの入力信号とインバータ３２の出力とが送
られる。ＡＮＤ回路４４には、インバータ３１の出力と
インバータ３２の出力とが送られる。

【００４１】ＡＮＤ回路４１の出力は、スイッチング回
路５ｄを構成するトランスミッションゲートのＮチャネ
ルに送られるとともにインバータ５１に送られる。ＡＮ
Ｄ回路４２の出力は、スイッチング回路５ｃを構成する
トランスミッションゲートのＮチャネルに送られるとと
もにインバータ５２に送られる。ＡＮＤ回路４３の出力
は、スイッチング回路５ｂを構成するトランスミッショ
ンゲートのＮチャネルに送られるとともにインバータ５
３に送られる。ＡＮＤ回路４４の出力は、スイッチング
回路５ａを構成するトランスミッションゲートのＮチャ
ネルに送られるとともにインバータ５４に送られる。

【００４２】インバータ５１の出力は、スイッチング回
路５ｄを構成するトランスミッションゲートのＰチャネ
ルに送られる。インバータ５２の出力は、スイッチング
回路５ｃを構成するトランスミッションゲートのＰチャ
ネルに送られる。インバータ５３の出力は、スイッチン
グ回路５ｂを構成するトランスミッションゲートのＰチ
ャネルに送られる。インバータ５４の出力は、スイッチ
ング回路５ａを構成するトランスミッションゲートのＰ
チャネルに送られる。スイッチング回路５ａ〜５ｄのオ
ン抵抗は、帰還抵抗４ａ〜４ｄの抵抗値に対して無視で
きる程度に小さい。

【００４３】入力パッド２ａおよび２ｂにＬレベルの信
号を入力させると、ＡＮＤ回路４１、４２および４３の
出力がＬレベルとなり、ＡＮＤ回路４４の出力がＨレベ
ルとなる。したがって、４つのスイッチング回路５ａ〜
５ｄのうち、スイッチング回路５ａのみがオンとなる。 この結果、帰還回路の抵抗値は、帰還抵抗４ａの抵抗値
となる。

【００４４】入力パッド２ａにＨレベルの信号を、入力
パッド２ｂにＬレベルの信号を入力させると、ＡＮＤ回
路４１、４２および４４の出力がＬレベルとなり、ＡＮ
Ｄ回路４３の出力がＨレベルとなる。したがって、４つ
のスイッチング回路５ａ〜５ｄのうち、スイッチング回
路５ｂのみがオンとなる。この結果、帰還回路の抵抗値
は、帰還抵抗４ａと４ｂとの抵抗値の和の抵抗値となる
。

【００４５】入力パッド２ａにＬレベルの信号を、入力
パッド２ｂにＨレベルの信号を入力させると、ＡＮＤ回
路４１、４３および４４の出力がＬレベルとなり、ＡＮ
Ｄ回路４２の出力がＨレベルとなる。したがって、４つ
のスイッチング回路５ａ〜５ｄのうち、スイッチング回
路５ｃのみがオンとなる。この結果、帰還回路の抵抗値
は、帰還抵抗４ａと４ｂと４ｃとの抵抗値の和の抵抗値
となる。

【００４６】入力パッド２ａおよび２ｂにＨレベルの信
号を入力させると、ＡＮＤ回路４２、４３および４４の
出力がＬレベルとなり、ＡＮＤ回路４１の出力がＨレベ
ルとなる。したがって、４つのスイッチング回路５ａ〜
５ｄのうち、スイッチング回路５ｄのみがオンとなる。 この結果、帰還回路の抵抗値は、帰還抵抗４ａと４ｂと
４ｃと４ｄの抵抗値の和の抵抗値となる。

【００４７】上記第３実施例においては、スイッチング
回路５ａ〜５ｄの制御信号は、入力パッド２ａおよび２
ｂを介して外部から入力されているが、これらの制御信
号を内部レジスタから送るようにしてもよい。

【００４８】この実施例によれば、帰還抵抗の抵抗値を
４段階に切り替えることができ、４種類の発振周波数の
信号を得ることができる。

【００４９】

【発明の効果】この発明による第１の半導体集積回路に
おける発振回路によれば、帰還抵抗の両端に接続された
両スイッチング回路を制御することにより、内蔵された
帰還抵抗の回路への接続および回路からの切り離しを選
択的に行うことができる。したがって、１つの発振回路
によって、内蔵された帰還抵抗と外付けされる帰還抵抗
とを選択的に使用することが可能となる。

【００５０】この発明による第２および第３の半導体集
積回路における発振回路によれば、帰還抵抗を半導体集
積回路に内蔵させた発振回路において、１つの発振回路
で帰還抵抗値を変えることができる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示し、発振回路を示す
電気回路図である。

【図２】帰還抵抗として用いられているトランスミッシ
ョンゲートを示す電気回路図である。

【図３】この発明の第２実施例を示し、発振回路を示す
電気回路図である。

【図４】この発明の第３実施例を示し、発振回路を示す
電気回路図である。

【図５】従来の発振回路を示す電気回路図である。

【符号の説明】

４　　帰還抵抗 ４ａ　　帰還抵抗 ４ｂ　　帰還抵抗 ４ｃ　　帰還抵抗 ４ｄ　　帰還抵抗 ５　　スイッチング回路 ５ａ　　スイッチング回路 ５ｂ　　スイッチング回路 ５ｃ　　スイッチング回路 ５ｄ　　スイッチング回路 ６　　インバータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　帰還抵抗を有する半導体集積回路にお
   ける発振回路において、帰還抵抗の両端に外部信号によ
   りオン、オフ制御されるスイッチング回路がそれぞれ接
   続されていることを特徴とする半導体集積回路における
   発振回路。
2. 【請求項２】　　帰還抵抗を有する半導体集積回路にお
   ける発振回路において、複数の帰還抵抗が直列接続され
   てなる抵抗回路が半導体集積回路内において入力パッド
   と出力パッドとの間に接続され、隣り合う帰還抵抗の接
   続点が内部レジスタからの制御信号によりオン、オフ制
   御されるスイッチング回路を介して出力パッドに接続さ
   れていることを特徴とする半導体集積回路における発振
   回路。
3. 【請求項３】　　帰還抵抗を有する半導体集積回路にお
   ける発振回路において、複数の帰還抵抗が直列接続され
   てなる抵抗回路が半導体集積回路内において入力パッド
   と出力パッドとの間に接続され、隣り合う帰還抵抗の接
   続点が外部からの制御信号によりオン、オフ制御される
   スイッチング回路を介して出力パッドに接続されている
   ことを特徴とする半導体集積回路における発振回路。