JPH0421939B2 - - Google Patents

Info

Publication number
JPH0421939B2
JPH0421939B2 JP58034745A JP3474583A JPH0421939B2 JP H0421939 B2 JPH0421939 B2 JP H0421939B2 JP 58034745 A JP58034745 A JP 58034745A JP 3474583 A JP3474583 A JP 3474583A JP H0421939 B2 JPH0421939 B2 JP H0421939B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
resistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58034745A
Other languages
Japanese (ja)
Other versions
JPS59160804A (en
Inventor
Shigeru Nakajima
Makoto Fukuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP58034745A priority Critical patent/JPS59160804A/en
Publication of JPS59160804A publication Critical patent/JPS59160804A/en
Publication of JPH0421939B2 publication Critical patent/JPH0421939B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明はテープレコーダのALC付録音増幅器
に係るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a recording amplifier with ALC for a tape recorder.

一般にテープレコーダにおいて、録音時にマイ
ク等から過大信号が入力されると録音信号が歪む
ので、録音信号にALCをかけるためのALC回路
を設けている。
Generally, in a tape recorder, if an excessive signal is input from a microphone or the like during recording, the recorded signal will be distorted, so an ALC circuit is provided to apply ALC to the recorded signal.

本発明は、直流的に直結された可変インピーダ
ンス素子を持つ低周波増幅回路と、この低周波増
幅回路の出力電圧を基準電圧と比較する比較回路
とを備え、上記比較回路の出力信号により上記可
変インピーダンス素子を制御するようにした
ALC付録音増幅回路において、低出力インピー
ダンスの電源を設けてこの電源の出力端子を抵抗
を介して上記比較回路の入力端子に接続すると共
に、上記低周波増幅回路の出力端子をコンデンサ
を介して上記比較回路の入力端子に接続すること
により、ALC動作時の周波数特性を可変にする
ことができ、変化に富んだ録音特性が得られるよ
うにすることを目的とするものある。
The present invention includes a low frequency amplification circuit having a variable impedance element directly connected in a direct current manner, and a comparison circuit that compares the output voltage of the low frequency amplification circuit with a reference voltage. Now controls the impedance element
In the recording amplifier circuit with ALC, a power supply with low output impedance is provided, and the output terminal of this power supply is connected to the input terminal of the comparison circuit through a resistor, and the output terminal of the low frequency amplifier circuit is connected through a capacitor to the input terminal of the comparison circuit. By connecting to the input terminal of the comparator circuit, the frequency characteristics during ALC operation can be made variable, and the purpose of this is to obtain a wide variety of recording characteristics.

以下、本発明に基づく一実施例を図面を用いて
詳細に説明する。
Hereinafter, one embodiment based on the present invention will be described in detail using the drawings.

第1図は、本発明をテープレコーダ用ALC付
録音増幅器の集積回路に適用した場合の回路図で
ある。
FIG. 1 is a circuit diagram when the present invention is applied to an integrated circuit of a recording amplifier with ALC for a tape recorder.

第1図のALC付録音増幅器は、可変インピー
ダンス素子Eが直流的に直結された初段入力回路
をもつ低周波増幅回路Aと、該低周波増幅回路A
の出力電圧を検波する比較回路Cと、該比較回路
Cの基準電圧源Bと、上記比較回路Cの入力側バ
イアス電圧源である低出力インピーダンス電源G
と、上記比較回路Cの出力信号を増幅し、可変イ
ンピーダンス素子Eを駆動する駆動回路Dと、電
源投入時における過渡音軽減回路Fより構成され
ている。
The recording amplifier with ALC shown in FIG.
a comparator circuit C that detects the output voltage of the comparator circuit C, a reference voltage source B of the comparator circuit C, and a low output impedance power supply G that is an input side bias voltage source of the comparator circuit C.
, a drive circuit D that amplifies the output signal of the comparison circuit C and drives the variable impedance element E, and a transient sound reduction circuit F when the power is turned on.

上記比較回路Cは、各々エミツタに少なくとも
1つ以上のダイオードD3,D4が直列に挿入され
た差動増幅器Q35,Q36により構成されている。
The comparison circuit C is constituted by differential amplifiers Q 35 and Q 36 each having at least one or more diodes D 3 and D 4 inserted in series at their emitters.

第1図において、3は電源端子、1は信号入力
用端子であり、信号源抵抗Rgを有するマイク等
の信号源SigよりカツプリングコンデンサC1を介
して信号が入力される。5は信号出力端子、RL
は次段の入力インピーダンスと等価な値をもつ負
荷抵抗であり、カツプリングコンデンサC4を介
して出力信号が取り出される。2は低周波増幅回
路Aの交流負帰還用端子、C2は直流分離用のコ
ンデンサ、RNFは低周波増幅回路A内の抵抗R11
と共に交流負帰還量を決定するための抵抗であ
り、低周波増幅回路Aの交流電圧利得を決定して
いる。
In FIG. 1, 3 is a power supply terminal, 1 is a signal input terminal, and a signal is input from a signal source Sig such as a microphone having a signal source resistance Rg via a coupling capacitor C1 . 5 is the signal output terminal, R L
is a load resistance with a value equivalent to the input impedance of the next stage, and the output signal is taken out via the coupling capacitor C4 . 2 is the AC negative feedback terminal of the low frequency amplifier circuit A, C 2 is the capacitor for DC separation, R NF is the resistor R 11 in the low frequency amplifier circuit A.
It is also a resistor for determining the amount of AC negative feedback, and determines the AC voltage gain of the low frequency amplifier circuit A.

4はリツプルフイルタ用端子であり、コンデン
サC3を接続して抵抗R12と共に電源端子3に印加
された電源電圧中のリツプル成分を除去するため
に設けられている。
Reference numeral 4 denotes a ripple filter terminal, which is provided to connect a capacitor C 3 and remove ripple components in the power supply voltage applied to the power supply terminal 3 together with a resistor R 12 .

8はALC信号を増幅して可変インピーダンス
素子Eを駆動するための駆動回路Dに設けられた
端子で、C8及びRTはALC信号を平滑すると共に、
ALCのアタツク、リカバリーの各々の時定数を
決定するためのコンデンサ及び抵抗である。6は
接地端子、7は比較回路Cの入力端子であり、信
号出力端子5との間に接続されたコンデンサC6
を介して低周波増幅回路Aの出力信号が入力され
るようになつている。
8 is a terminal provided in the drive circuit D for amplifying the ALC signal and driving the variable impedance element E, C8 and R T smooth the ALC signal, and
These are capacitors and resistors that determine the time constants of ALC attack and recovery. 6 is a ground terminal, 7 is an input terminal of the comparison circuit C, and a capacitor C 6 is connected between it and the signal output terminal 5.
The output signal of the low frequency amplifier circuit A is inputted through the low frequency amplifier circuit A.

以下、回路素子の接続及び電気的動作の説明を
行う。
The connections and electrical operations of the circuit elements will be explained below.

R1はALC動作時に可変インピーダンス素子E
を構成するトランジスタQ1,Q2と共に入力信号
を分割させるための抵抗であり、トランジスタ
Q1,Q2はALC動作時に入力信号が歪むのを軽減
させるために各々、コレクタ、エミツタを逆に接
続してある。
R1 is variable impedance element E during ALC operation
It is a resistor to divide the input signal together with the transistors Q 1 and Q 2 that make up the transistor.
The collectors and emitters of Q 1 and Q 2 are reversely connected to reduce input signal distortion during ALC operation.

R50はトランジスタQ3のベースバイアスを与え
るための抵抗であり、抵抗R1と共に減衰を少な
くするため高抵抗値(50KΩ程度)に設定してあ
る。
R50 is a resistor for providing a base bias of the transistor Q3 , and together with the resistor R1 , it is set to a high resistance value (about 50KΩ) to reduce attenuation.

トランジスタQ3,Q4はコンプリメンタリー差
動入力段を構成し、トランジスタQ3のコレクタ
は接地され、ベースは抵抗R1を介して入力端子
1に接続されていると共に、抵抗R50によりバイ
アスされており、入力信号が印加される。そのエ
ミツタはトランジスタQ4のエミツタに接続され
ている。トランジスタQ4のベースは帰還抵抗R11
を介して直流帰還されていると共に、交流帰還決
定用端子2に接続され、且つ出力直流バイアス設
定用トランジスタQ6のコレクタに接続されてい
る。
Transistors Q 3 and Q 4 constitute a complementary differential input stage, the collector of transistor Q 3 is grounded, the base is connected to input terminal 1 via resistor R 1 , and is biased by resistor R 50 . and an input signal is applied. Its emitter is connected to the emitter of transistor Q4 . The base of transistor Q 4 is the feedback resistor R 11
It is connected to the AC feedback determining terminal 2 and to the collector of the output DC bias setting transistor Q6 .

R11は帰還用の抵抗であり、交流負還用抵抗
RNFと共に低周波増幅回路Aの交流電圧利得を決
定すると共に、トランジスタQ6の吸い込み電流
により発生する電位降下でトランジスタQ4のベ
ースに直流帰還をほどこしている。
R11 is a feedback resistor, and is an AC negative feedback resistor.
Together with RNF , it determines the AC voltage gain of the low frequency amplifier circuit A, and also provides DC feedback to the base of the transistor Q4 using the potential drop generated by the sink current of the transistor Q6 .

ダイオード接続されたトランジスタQ10と、エ
ミツタに抵抗R2が接続されたトランジスタQ5
カレントミラー回路を構成し、ミラー比は抵抗
R2により決定されている。抵抗R2により決定さ
れたトランジスタQ5のコレクタ電流は、トラン
ジスタQ4,Q3で構成されたコンプリメンタリー
差動増幅回路に供給されると共に、トランジスタ
Q5のコレクタは上記コンプリメンタリー差動増
幅回路の能動負荷となつている。C7はトランジ
スタQ4のベース・コレクタ間に接続されたコン
デンサである。
The diode-connected transistor Q 10 and the transistor Q 5 whose emitter is connected to the resistor R 2 form a current mirror circuit, and the mirror ratio is the resistor.
Determined by R 2 . The collector current of transistor Q 5 determined by resistor R 2 is supplied to the complementary differential amplifier circuit composed of transistors Q 4 and Q 3 , and
The collector of Q5 serves as an active load for the complementary differential amplifier circuit. C7 is a capacitor connected between the base and collector of transistor Q4 .

トランジスタQ6,Q7,Q8,Q9、ダイオード
D1、抵抗R3,R4,R5は、低周波増幅回路Aの出
力端子5の直流電位V0が、電源電圧VCCに係わら
ずその中点の電位、すなわち1/2・VCCの電位に
なるよう設定するための電流源を構成している。
トランジスタQ9のベースは、上記電流源に電源
電圧のリツプル成分が混入するのを防止するた
め、抵抗R12、コンデンサC3で上記リツプル成分
を除去した後、抵抗R12を介してベースバイアス
されている。
Transistors Q 6 , Q 7 , Q 8 , Q 9 , diodes
D 1 , resistors R 3 , R 4 , and R 5 are connected so that the DC potential V 0 of the output terminal 5 of the low frequency amplifier circuit A is at the midpoint potential regardless of the power supply voltage V CC , that is, 1/2·V CC A current source is configured to set the potential to be .
In order to prevent the ripple component of the power supply voltage from entering the current source, the base of the transistor Q9 is biased through the resistor R12 after removing the ripple component with the resistor R12 and capacitor C3 . ing.

トランジスタQ7のコレクタにはダイオードD1
と抵抗R4が直列に接続されており、上記電流源
の電流を決定している。トランジスタQ9のベー
スとダイオードD1のカソード間には抵抗R13が接
続されている。トランジスタQ6,Q7のベースは
トランジスタQ8のエミツタに接続され、各々の
エミツタは同じ値の抵抗R3,R5を介して接地さ
れている。トランジスタQ6のコレクタはトラン
ジスタQ4のベースに接続されると共に、帰還抵
抗R11に接続されている。
In the collector of the transistor Q 7 there is a diode D 1
and a resistor R4 are connected in series to determine the current of the current source. A resistor R13 is connected between the base of the transistor Q9 and the cathode of the diode D1 . The bases of transistors Q 6 and Q 7 are connected to the emitter of transistor Q 8 , and each emitter is grounded via resistors R 3 and R 5 of the same value. The collector of transistor Q 6 is connected to the base of transistor Q 4 and also to feedback resistor R 11 .

一方、トランジスタQ7のコレクタはトランジ
スタQ8のベースに接続されると共に、抵抗R4
一端に接続されている。
On the other hand, the collector of transistor Q7 is connected to the base of transistor Q8 , and also to one end of resistor R4 .

今、上記の構成において、各トランジスタのベ
ース・エミツタ間の電圧VBEが一定で、各トラン
ジスタの電流増幅率βが非常に大きいとして、
各々のベース電流を無視すると、抵抗R4に流れ
る電流は、電源電圧VCCからトランジスタQ9
VBEと、ダイオードD1の順方向電圧(D1がトラン
ジスタをダイオード接続したものとするとVBE
と、トランジスタQ8,Q7のVBEを差し引いた電圧
を抵抗R4で割つたものである。ここで、抵抗R5
に発生する電圧はVCC(VBE)に比較して無視でき
るものとすると、(VCC−4VBE)/R4が抵抗R4
流れるバイアス電流となる。このバイアス電流よ
り、出力端子5の直流電位V0は次式で表わされ
る。
Now, in the above configuration, assuming that the voltage V BE between the base and emitter of each transistor is constant and the current amplification factor β of each transistor is very large,
Neglecting their respective base currents, the current flowing through resistor R4 is from the supply voltage V CC to transistor Q9's current.
V BE and the forward voltage of diode D 1 (V BE if D 1 is a diode-connected transistor)
and the voltage obtained by subtracting the V BE of transistors Q 8 and Q 7 divided by the resistor R 4 . Here, resistance R 5
Assuming that the voltage generated at is negligible compared to V CC (V BE ), the bias current flowing through resistor R 4 is (V CC −4V BE )/R 4 . Based on this bias current, the DC potential V 0 of the output terminal 5 is expressed by the following equation.

V0={(VCC−4VBE)/R4} ×R11+2VBE ……(1) ここで、R4≒2R11となるよう設定すると、 V0≒1/2VCC−2VBE≒1/2VCC ……(2) となり、電源電圧VCCに係りなく常に出力直流電
位V0は電源電圧の中点電圧となる。
V 0 = {(V CC −4V BE )/R 4 } ×R 11 +2V BE ……(1) Here, if we set R 4 ≒2R 11 , then V 0 ≒1/2V CC −2V BE ≒ 1/2V CC ...(2) Therefore, the output DC potential V 0 is always the midpoint voltage of the power supply voltage, regardless of the power supply voltage V CC .

次に、トランジスタQ8のエミツタに接続され
ている抵抗R6でそのコレクタ電流が決定される。
抵抗R6の両端間の電圧は、電源電圧に係わらず
ほぼVBEに保持されるので、そのコレクタ電流も
一定となり、トランジスタQ10,Q5、抵抗R2でカ
レントミラーされるので、トランジスタQ4,Q3
で構成されるコンプリメンタリー差動増幅回路に
供給される電流も一定となり、トランジスタQ3
のベース電流と抵抗R50で生じるベース電圧も、
電源電圧に係わらず一定となる。
Next, the resistor R 6 connected to the emitter of the transistor Q 8 determines its collector current.
Since the voltage across resistor R 6 is maintained at approximately V BE regardless of the power supply voltage, its collector current is also constant, and the current is mirrored by transistors Q 10 , Q 5 and resistor R 2 , so transistor Q 4 , Q3
The current supplied to the complementary differential amplifier circuit consisting of transistor Q 3 is also constant.
The base voltage resulting from the base current and resistance R 50 is also
It remains constant regardless of the power supply voltage.

端子1に印加された入力信号は、トランジスタ
Q3,Q4で構成されるコンプリメンタリー差動増
幅回路でトランジスタQ5を負荷として増幅され、
トランジスタQ11のベースに印加される。トラン
ジスタQ11のコレクタは電源端子3に接続され、
エミツタはその電流源となる定電流源トランジス
タQ12のコレクタに接続されている。トランジス
タQ12のエミツタは、抵抗R7を介して接地されて
いる。信号はトランジスタQ11のエミツタに出力
され、トランジスタQ13のベースに印加される。
トランジスタQ13、ダイオードD2、抵抗R8,R9
反転増幅器を構成する。トランジスタQ13のコレ
クタに接続されている抵抗R9によつてそのエミ
ツタ電流が決定され、抵抗R8,R9により利得が
決定されている。
The input signal applied to terminal 1 is the transistor
Amplified by a complementary differential amplifier circuit consisting of Q 3 and Q 4 with transistor Q 5 as the load,
Applied to the base of transistor Q11 . The collector of transistor Q 11 is connected to power supply terminal 3,
The emitter is connected to the collector of a constant current source transistor Q12 which serves as its current source. The emitter of transistor Q12 is grounded via resistor R7 . The signal is output to the emitter of transistor Q11 and applied to the base of transistor Q13 .
Transistor Q 13 , diode D 2 , and resistors R 8 and R 9 constitute an inverting amplifier. The emitter current is determined by the resistor R9 connected to the collector of the transistor Q13 , and the gain is determined by the resistors R8 and R9 .

出力信号はトランジスタQ14のベースに印加さ
れ、トランジスタQ17、ダイオードQ16,Q15を負
荷としてそのコレクタに出力される。トランジス
タQ17はトランジスタQ10と共にカレントミラー
回路を構成しており、ダイオードQ15,Q16、ト
ランジスタQ14をバイアスしている。トランジス
タQ17のコレクタはトランジスタQ14の能動負荷
となる。C5はトランジスタQ17のベース・コレク
タ間に接続されたコンデンサである。トランジス
タQ14のコレクタは、PNP形トランジスタQ18
NPN形トランジスタQ20を図のように組合せた複
合トランジスタの一方のトランジスタQ18のベー
スに接続されている。トランジスタQ17のコレク
タはトランジスタQ19のベースに接続され、各々
トランジスタQ14により増幅された信号が印加さ
れ、トランジスタQ19のエミツタ及びトランジス
タQ18のエミツタとトランジスタQ20のコレクタ
との接続点から抵抗R51を介して出力端子5に出
力され、負荷抵抗RLに交流出力信号として取り
出される。C10はトランジスタQ14のベース・コレ
クタ間に接続された位相補償用のコンデンサであ
る。
The output signal is applied to the base of transistor Q 14 and output to its collector with transistor Q 17 and diodes Q 16 and Q 15 as loads. Transistor Q 17 constitutes a current mirror circuit together with transistor Q 10 , and biases diodes Q 15 and Q 16 and transistor Q 14 . The collector of transistor Q17 becomes the active load of transistor Q14 . C5 is a capacitor connected between the base and collector of transistor Q17 . The collector of transistor Q 14 is connected to PNP transistor Q 18
It is connected to the base of one transistor Q18 of a composite transistor in which an NPN transistor Q20 is combined as shown. The collector of the transistor Q 17 is connected to the base of the transistor Q 19 , to which a signal amplified by the transistor Q 14 is applied, and from the connection point between the emitter of the transistor Q 19 , the emitter of the transistor Q 18 , and the collector of the transistor Q 20 . It is output to the output terminal 5 via the resistor R51 , and taken out as an AC output signal to the load resistor R L. C10 is a phase compensation capacitor connected between the base and collector of transistor Q14 .

上記出力信号は、ALC回路の比較回路Cを構
成する差動増幅器Q36,Q35の内、トランジスタ
Q35のベースにコンデンサC6を介して入力され
る。トランジスタQ35,Q36の各々のエミツタは、
各々ダイオードD3,D4を介しそのカソード側を
共通として、電流源であるトランジスタQ33のコ
レクタに接続されている。トランジスタQ33
Q32、抵抗R18,R17はカレントミラー回路を構成
しており、トランジスタQ30のコレクタからダイ
オード接続されたトランジスタQ32に供給され
る。トランジスタQ35のベースは、基準電圧源B
の基準電圧出力トランジスタQ31のエミツタに接
続されている。トランジスタQ36のコレクタは、
電源端子3に接続されている。一方、トランジス
タQ35のコレクタは、負荷抵抗R19を介して電源
端子3に接続されている。
The above output signal is output from the transistors of the differential amplifiers Q 36 and Q 35 configuring the comparison circuit C of the ALC circuit.
Input via capacitor C6 to the base of Q35 . The emitters of each of transistors Q 35 and Q 36 are
Each of them is connected to the collector of a transistor Q 33 , which is a current source, through diodes D 3 and D 4 with their cathodes in common. Transistor Q 33 ,
Q 32 and resistors R 18 and R 17 constitute a current mirror circuit, which is supplied from the collector of transistor Q 30 to diode-connected transistor Q 32 . The base of transistor Q 35 is connected to reference voltage source B
is connected to the emitter of the reference voltage output transistor Q31 . The collector of transistor Q 36 is
It is connected to power supply terminal 3. On the other hand, the collector of transistor Q35 is connected to power supply terminal 3 via load resistor R19 .

今、上記のように各々エミツタにダイオード
D3,D4を直列に挿入した差動増幅器Q35,Q36
ベース電圧を各々V1、V2とし、定電流用トラン
ジスタQ33のコレクタ電流をIoとすると、トラン
ジスタQ35のコレクタ電流Icは Ic=Io/{1+expq/2KT(V1−V2)} ……(3) となる。他方、今、差動増幅器のエミツタにダイ
オードD4,D3がなく、直接各々共通接続されて
トランジスタQ33のコレクタに接続されていると
すると、 Ic=I o/{1+expq/KT(V1−V2)} ……(4) となる。
Now, add a diode to each emitter as shown above.
If the base voltages of differential amplifiers Q 35 and Q 36 in which D 3 and D 4 are inserted in series are V 1 and V 2 respectively, and the collector current of constant current transistor Q 33 is Io, then the collector current of transistor Q 35 is Ic is Ic=Io/{1+expq/2KT(V 1 −V 2 )}...(3). On the other hand, if we assume that there are no diodes D 4 and D 3 at the emitters of the differential amplifier, and that they are directly connected in common and connected to the collector of the transistor Q 33 , then Ic=Io/{1+expq/KT(V 1 −V 2 )} ...(4).

従つて、(V1−V2)に対するIcの変化即ちトラ
ンジスタQ35のコレクタ電流の変化が、ダイオー
ドD3,D4を挿入することによりゆるくなる。
Therefore, the change in Ic with respect to (V 1 -V 2 ), that is, the change in the collector current of transistor Q 35 , is made gentler by inserting the diodes D 3 and D 4 .

基準電圧源Bは、基本的にトランジスタQ21
Q23,Q22,Q21、抵抗R13,R14より構成されてい
る。
The reference voltage source B is basically a transistor Q 21 ,
It consists of Q 23 , Q 22 , Q 21 and resistors R 13 and R 14 .

トランジスタQ31のベースは上記抵抗R13,R14
の接続点に接続され、エミツタは定電流源用トラ
ンジスタQ29のコレクタに接続されており、トラ
ンジスタQ31のエミツタ電流を供給している。こ
のトランジスタQ31のエミツタ電位が基準電圧と
して取り出され、トランジスタQ36のベースに印
加される。
The base of transistor Q 31 is connected to the above resistors R 13 and R 14
The emitter is connected to the collector of the constant current source transistor Q29 , and supplies the emitter current of the transistor Q31 . The emitter potential of transistor Q31 is extracted as a reference voltage and applied to the base of transistor Q36 .

トランジスタQ22,Q23,Q26,Q27,Q25,Q24
Q28、抵抗R15,R16は定電流源を構成しており、
抵抗R15,R16でその電流値が決定される。抵抗
R15で決定された電流はトランジスタQ24,Q25
カレントミラーされ、トランジスタQ25のコレク
タからトランジスタQ26のコレクタ及びトランジ
スタQ27のベースに供給され、トランジスタQ26
のベース・エミツタ間電圧と抵抗R16で決定され
た電流は、トランジスタQ28,Q29,Q30でカレン
トミラーされる。
Transistors Q 22 , Q 23 , Q 26 , Q 27 , Q 25 , Q 24 ,
Q 28 , resistors R 15 and R 16 constitute a constant current source,
The current value is determined by resistors R 15 and R 16 . resistance
The current determined by R 15 is current mirrored by transistors Q 24 and Q 25 , and is supplied from the collector of transistor Q 25 to the collector of transistor Q 26 and the base of transistor Q 27 .
The base-emitter voltage and the current determined by the resistor R 16 are current mirrored by the transistors Q 28 , Q 29 , and Q 30 .

以上のように電流源を2段縦続接続しているの
は、定電流値の電源電圧依存性を微小にするため
である。これは比較回路Cを構成するトランジス
タQ36に供給する電流を安定化させ、電源電圧の
変動によるALC動作の基準である前記Icの変動
をも少なくする。
The reason for cascade-connecting the current sources in two stages as described above is to minimize the dependence of the constant current value on the power supply voltage. This stabilizes the current supplied to the transistor Q36 constituting the comparator circuit C, and also reduces fluctuations in Ic, which is a reference for ALC operation, due to fluctuations in the power supply voltage.

今、トランジスタQ35のベース電位がトランジ
スタQ36のベース電位よりも高くなると、トラン
ジスタQ35のコレクタ電流が増加し、負荷抵抗
R19にALC制御信号が取り出される。そして、ト
ランジスタQ35のベース電圧が規定のレベルに達
したときに駆動回路Dを構成するトランジスタ
Q39のベース・エミツタ間にバイアスがかかるよ
うに抵抗R19の値を設定しておくと、可変インピ
ーダンス素子Eを駆動するための駆動回路Dを構
成するトランジスタQ39に電流が流れ、コンデン
サC8で平滑されると共に、駆動回路Dを構成す
るトランジスタQ40のベース電流を与える。トラ
ンジスタQ40がオンすると、抵抗R52を介して可
変インピーダンス素子Eを構成するトランジスタ
Q1,Q2のベースを駆動し、その飽和抵抗を変化
させて、抵抗R1と共に入力信号を分圧させる。
なお、駆動回路Dをを構成するR29は、トランジ
スタQ39のエミツタに接続された抵抗である。
Now, when the base potential of transistor Q 35 becomes higher than the base potential of transistor Q 36 , the collector current of transistor Q 35 increases and the load resistance
An ALC control signal is taken out at R19 . Then, when the base voltage of transistor Q35 reaches a specified level, the transistor constituting drive circuit D
If the value of resistor R19 is set so that a bias is applied between the base and emitter of Q39 , current flows through transistor Q39 that constitutes drive circuit D for driving variable impedance element E, and capacitor C 8 and provides the base current of the transistor Q40 that constitutes the drive circuit D. When the transistor Q 40 is turned on, the transistor forming the variable impedance element E via the resistor R 52
Drives the bases of Q 1 and Q 2 to change their saturation resistances and divide the input signal together with resistor R 1 .
Note that R29 constituting the drive circuit D is a resistor connected to the emitter of the transistor Q39 .

比較回路Cの入力側バイアス電圧源Gは、トラ
ンジスタQ50,Q51,Q52,Q53,Q54,Q55,Q56
Q57および抵抗R53,R54,R55,R56より構成され
ておりトランジスタQ56とQ57の各エミツタの共
通接続点が出力端子となる低出力インピーダンス
電源を形成している。上記出力端子は、比較回路
Cの入力端子7に抵抗R58を介して接続されてい
る。
The input side bias voltage source G of the comparator circuit C includes transistors Q 50 , Q 51 , Q 52 , Q 53 , Q 54 , Q 55 , Q 56 ,
It is composed of Q 57 and resistors R 53 , R 54 , R 55 , and R 56 , forming a low output impedance power supply whose output terminal is the common connection point of each emitter of transistors Q 56 and Q 57 . The output terminal is connected to the input terminal 7 of the comparator circuit C via a resistor R58 .

電源投入時の過渡音を改善するために接続した
過渡音軽減回路Fを構成するトランジスタQs4
ベースは端子4に専接続され、コレクタは電源端
子3に接続され、エミツタは抵抗R25を介してダ
イオード接続されたトランジスタQs5のコレクタ
とベースに接続される共に、トランジスタQs6
ベースに接続されている。トランジスタQs5
Qs6のエミツタは接地されている。トランジスタ
Qs6のコレクタは抵抗R24を介して電源端子3に
接続されると共に、トランジスタQs7のベースに
接続されている。トランジスタQs7のエミツタは
接地され、トランジスタQs7のコレクタは抵抗
R23を介してトランジスタQs1,Qs2のベースに接
続されている。トランジスタQs1のエミツタは直
接に、またトランジスタQs2のエミツタは抵抗
R10を介して電源端子3に接続されている。トラ
ンジスタQs1のコレクタはトランジスタQs10のベ
ースに接続され、トランジスタQs10のエミツタは
端子2に、そのコレクタは抵抗R57を介して電源
端子3にそれぞれ接続されている。トランジスタ
Qs2のコレクタはトランジスタQs3のベースに接
続され、トランジスタQs3のエミツタは接地に、
またコレクタは出力トランジスタQ19のベースに
それぞれ接続されている。
The base of transistor Qs 4 , which constitutes the transient noise reduction circuit F connected to improve the transient noise at power-on, is connected exclusively to terminal 4, the collector is connected to power supply terminal 3, and the emitter is connected through resistor R 25 . It is connected to the collector and base of a diode-connected transistor Qs 5 , and also to the base of a transistor Qs 6 . Transistor Qs 5 ,
The emitter of Qs 6 is grounded. transistor
The collector of Qs 6 is connected to the power supply terminal 3 via a resistor R 24 and also to the base of the transistor Qs 7 . The emitter of transistor Qs 7 is grounded and the collector of transistor Qs 7 is resistor
It is connected to the bases of transistors Qs 1 and Qs 2 via R 23 . The emitter of transistor Qs 1 is connected directly, and the emitter of transistor Qs 2 is connected to a resistor.
It is connected to the power supply terminal 3 via R10 . The collector of the transistor Qs 1 is connected to the base of the transistor Qs 10 , the emitter of the transistor Qs 10 is connected to the terminal 2, and its collector is connected to the power supply terminal 3 via the resistor R 57 . transistor
The collector of Qs 2 is connected to the base of transistor Qs 3 , the emitter of transistor Qs 3 is connected to ground,
The collectors are also connected to the bases of the output transistors Q19 , respectively.

今、この過渡音軽減回路Fがない状態で電源が
投入された場合を考えると、端子2を正常バイア
ス2VBEになるには負帰還抵抗R11とコンデンサC2
の時定数となり、出力バイアスは数秒間電源電圧
に近い値となり、正常出力バイアスにならない。
しかるに、この回路Fが接続された場合は、電源
が投入されてほぼ2VBE(Qs4,Qs5のダイオード順
方向電圧)の間トランジスタQs7にベース電流が
供給され、トランジスタQs1,Qs10は端子2を負
帰還抵抗R11と無関係に2端子電圧の2VBEになる
ように充電し、トランジスタQs2,Qs3はその間、
出力に異常音が発生しないように出力トランジス
タQ19のベース電流を吸収し、出力バイアスをほ
ぼ接地電位になるようにする。
Now, if we consider the case where the power is turned on without this transient noise reduction circuit F, negative feedback resistor R 11 and capacitor C 2 are required to make terminal 2 a normal bias 2V BE .
The time constant becomes , and the output bias remains close to the power supply voltage for several seconds, and does not become a normal output bias.
However, when this circuit F is connected, the base current is supplied to the transistor Qs 7 for approximately 2V BE (diode forward voltage of Qs 4 and Qs 5 ) after the power is turned on, and the base current is supplied to the transistors Qs 1 and Qs 10. charges terminal 2 to the 2-terminal voltage of 2V BE regardless of the negative feedback resistor R 11 , and the transistors Qs 2 and Qs 3
Absorb the base current of the output transistor Q19 to prevent abnormal noise from occurring in the output, and set the output bias to approximately the ground potential.

端子4がトランジスタQs4,Qs5を導通させる
電圧になるとトランジスタQs6が導通し、トラン
ジスタQs7のベースに電流を供給しなくなるの
で、端子2の充電、出力トランジスタQ19のベー
ス短絡動作は解除され、正常増幅動作になる。な
お、この充電時間は、端子4に接続されるコンデ
ンサC3により制御される。
When terminal 4 reaches a voltage that makes transistors Qs 4 and Qs 5 conductive, transistor Qs 6 becomes conductive and no longer supplies current to the base of transistor Qs 7 , so charging of terminal 2 and base shorting operation of output transistor Q 19 are canceled. and normal amplification operation will occur. Note that this charging time is controlled by the capacitor C3 connected to the terminal 4.

以上のような構成において、低周波増幅回路A
の出力直流電位すなわち出力端子5の直流電位
Voは、R4=2R11となるように設定すると、前述
の(2)式のように1/2VCCとなる。
In the above configuration, the low frequency amplifier circuit A
output DC potential, that is, the DC potential of output terminal 5
When Vo is set so that R 4 =2R 11 , it becomes 1/2V CC as shown in equation (2) above.

一方、基準電圧源Bの出力直流電圧VBは次式
で表わされる。
On the other hand, the output DC voltage V B of the reference voltage source B is expressed by the following equation.

VB=(VCC−3VBE)×R14/R13+R14+3VBE ……(5) ここで、 R13=R14となるように設定すると、 VB=1/2VCC+3/2VBE ……(6) となる。 V B = (V CC −3V BE ) × R 14 / R 13 + R 14 + 3V BE ……(5) Here, when setting R 13 = R 14 , V B = 1/2V CC + 3/2V BE ……(6) becomes.

また、低出力インピーダンス電源Gの出力電流
電圧VGは次式で表わされる。
Further, the output current voltage V G of the low output impedance power supply G is expressed by the following equation.

VG=(VCC−2VBE)×R54/R53+R54+VBE ……(7) ここで、 R53=R54となるように設定すると、 VG=1/2VCC ……(8) となる。 V G = (V CC −2V BE ) × R 54 / R 53 + R 54 + V BE ……(7) Here, if we set R 53 = R 54 , V G = 1/2V CC ……( 8) becomes.

従つて、Vo、VBおよびVGの関係は、電源電圧
VCCが変動した場合も常に一定に保たれる。
Therefore, the relationship between Vo, V B and V G is
It always remains constant even if V CC fluctuates.

このような条件のもとに出力端子5と入力端子
7が直接接続された場合のALC動作開始電圧VS
すなわち比較回路Cのしきい値は次式で表わされ
る。
ALC operation start voltage V S when output terminal 5 and input terminal 7 are directly connected under these conditions
That is, the threshold value of comparison circuit C is expressed by the following equation.

VS=VB−VG/√2=3/2√2VBE ……(9) 比較回路Cを構成するトランジスタQ35のベー
ス電圧は常に基準電圧VBよりも2/3VBE分だけ電 圧が低く、上記(9)式のしきい値を越えない限りト
ランジスタQ35のコレクタには電流が流れないた
め、負荷抵抗R19を介してトランジスタQ39を駆
動しないので、駆動回路Dは動作しない。従つ
て、可変インピーダンス素子Eはカツトオフの状
態となり、トランジスタQ1,Q2のコレクタ・エ
ミツタ間のインピーダンスは非常に大きくなるの
で、抵抗R1との入力信号の分圧は行なわれず、
低周波増幅回路Aの利得分だけ増幅された信号が
負荷抵抗RLに取り出される。
V S = V B − V G /√2=3/2√2V BE ……(9) The base voltage of the transistor Q35 that constitutes the comparator circuit C is always 2/3V BE higher than the reference voltage VB . is low and no current flows to the collector of transistor Q35 unless it exceeds the threshold value in equation (9) above, so transistor Q39 is not driven through load resistor R19 , so drive circuit D does not operate. . Therefore, the variable impedance element E is in a cut-off state, and the impedance between the collectors and emitters of the transistors Q 1 and Q 2 becomes very large, so the input signal is not divided into voltages with the resistor R 1 .
A signal amplified by the gain of the low frequency amplifier circuit A is taken out to the load resistor R L.

一方、低周波増幅回路Aの出力信号電圧が上記
(9)式で求めたしきい値を越えると、トランジスタ
Q35のコレクタに電流が流れる。この電流により
抵抗R19に電圧降下が発生してトランジスタQ39
Q40が導通し、可変インピーダンス素子Eである
トランジスタQ1,Q2のコレクタ・エミツタ間の
飽和抵抗を下げると共に、入力信号を抵抗R1
分圧することにより、端子5に出力される信号レ
ベルを下げてALC動作に入る。
On the other hand, the output signal voltage of low frequency amplifier circuit A is
When the threshold value determined by equation (9) is exceeded, the transistor
Current flows through the collector of Q 35 . This current causes a voltage drop across resistor R 19 and transistor Q 39 ,
Q 40 becomes conductive, lowering the saturation resistance between the collectors and emitters of transistors Q 1 and Q 2 , which are variable impedance elements E, and dividing the input signal with resistor R 1 , thereby increasing the signal level output to terminal 5. lowers and enters ALC operation.

このように出力端子5と入力端子7を直接接続
した場合は、低周波増幅回路Aの出力信号電圧の
大きさに応じてALCの動作が行なわれる。
When the output terminal 5 and the input terminal 7 are directly connected in this way, the ALC operation is performed depending on the magnitude of the output signal voltage of the low frequency amplifier circuit A.

この場合のALC動作時の周波数特性は、低周
波増幅回路Aに周波数特性がない限り、第2図の
イのように平担な特性となる。
In this case, the frequency characteristic during ALC operation will be a flat characteristic as shown in A of FIG. 2 unless the low frequency amplifier circuit A has a frequency characteristic.

しかるに第1図の実施例の場合は、出力端子5
と入力端子7を直接接続しないでコンデンサC6
を介して接続しているので、ALC動作時の周波
数特性を変化させて録音特性に自由度をもたせる
ことができる。
However, in the case of the embodiment shown in FIG.
Do not connect input terminal 7 directly to capacitor C 6 .
Since it is connected via a , it is possible to change the frequency characteristics during ALC operation and give flexibility to the recording characteristics.

すなわち、コンデンサC6が接続されているの
で、抵抗R58との間で比較回路Cに入力される信
号が分圧されることになる。
That is, since the capacitor C6 is connected, the signal input to the comparator circuit C is voltage-divided between it and the resistor R58 .

これは、周波数によつて比較回路Cへ入力され
る信号電圧が変ることを示しており、この実施例
の場合は、低周波になればなる程比較回路Cのし
きい値を越える信号が小さくなつてALCの動作
開始が遅くなり、低周波増幅回路Aの出力電圧は
大きくなるので、第2図のロのような特性が得ら
れる。
This shows that the signal voltage input to the comparator circuit C changes depending on the frequency, and in the case of this example, the lower the frequency, the smaller the signal that exceeds the threshold of the comparator circuit C. As a result, the start of operation of the ALC is delayed, and the output voltage of the low frequency amplifier circuit A becomes large, so that a characteristic as shown in FIG. 2 (b) is obtained.

この場合の周波数変曲点fωは次式で表わされ
る。
The frequency inflection point fω in this case is expressed by the following equation.

fω=1/2πC6R5 ……(10) 従つて、 低出力インピーダンス電源Gの出力端子と入力
端子7間に接続された抵抗R58と、出力端子5と
入力端子7間に接続されたコンデンサC6の大き
きさを変更することにより、ALC動作時の周波
数特性を自由に変化させることができる。
fω=1/2πC 6 R 5 ...(10) Therefore, the resistor R 58 connected between the output terminal and input terminal 7 of the low output impedance power supply G, and the resistor R 58 connected between the output terminal 5 and input terminal 7 By changing the size of capacitor C6 , the frequency characteristics during ALC operation can be changed freely.

なお、高域でALCの動作を遅くしたい場合は、
出力端子5と入力端子7との間に抵抗を接続し、
入力端子7と接地間にコンデンサを接続して、所
望の特性を得ることも可能である。
In addition, if you want to slow down the ALC operation in high frequencies,
Connect a resistor between output terminal 5 and input terminal 7,
It is also possible to obtain desired characteristics by connecting a capacitor between the input terminal 7 and ground.

また、ステレオテープレコーダ用として使用す
る場合は、低周波増幅回路A、比較回路C、駆動
回路Dおよび可変インピーダンス素子Eをそれぞ
れ2回路で構成すればよい。この場合でも半導体
集積回路で構成すれば、2回路間のばらつきは十
分少なくできる。
Moreover, when used for a stereo tape recorder, the low frequency amplifier circuit A, the comparator circuit C, the drive circuit D, and the variable impedance element E may each be configured with two circuits. Even in this case, if the semiconductor integrated circuit is used, variations between the two circuits can be sufficiently reduced.

以上、ALC付録音増幅器として説明を行なつ
てきたが、第3図のように端子8にスイツチSを
設け、録音、再生スイツチとして使用することも
できる。即ち、スイツチSが開放のときは以上の
説明のように録音増幅器として使用し、スイツチ
Sを閉じたときは再生増幅器として使用すること
ができる。
Although the above description has been given as a recording amplifier with ALC, it is also possible to provide a switch S at the terminal 8 as shown in FIG. 3 and use it as a recording/playback switch. That is, when the switch S is open, it can be used as a recording amplifier as described above, and when the switch S is closed, it can be used as a reproducing amplifier.

再生時つまりスイツチSを閉じたときには、ト
ランジスタQ40のベースが接地されるため、駆動
回路Dの動作が停止し、可変インピーダンス素子
Eを駆動しないので、いかなる出力信号レベル、
即ちいかなる入力信号レベルにおいてもトランジ
スタQ1,Q2のエミツタ・コレクタ間は開放状態
となり、入力信号は分圧されることなくなり、出
力信号は低周波増幅回路Aの利得分だけ増幅され
て端子5より出力される。
During playback, that is, when the switch S is closed, the base of the transistor Q40 is grounded, so the operation of the drive circuit D is stopped and the variable impedance element E is not driven. Therefore, any output signal level,
That is, at any input signal level, the emitters and collectors of transistors Q 1 and Q 2 are open, the input signal is not voltage divided, and the output signal is amplified by the gain of low frequency amplifier circuit A and sent to terminal 5. It is output from

録音時つまりスイツチSが開放の時には、前記
のようにALC動作が可能となる。
During recording, that is, when switch S is open, ALC operation is possible as described above.

以上述べたように、本発明の録音増幅回路は、
直流的に直結された可変インピーダンス素子を持
つ低周波増幅回路と、この低周波増幅回路の出力
電圧を基準電圧と比較する比較回路とを備え、上
記比較回路の出力信号により上記可変インピーダ
ンス素子を制御して、上記低周波増幅回路の出力
レベルを制御するようにした録音増幅回路におい
て、低出力インピーダンスの電源を設けてこの電
源の出力端子を抵抗を介して上記比較回路の入力
端子に接続すると共に、一方の電極が上記低周波
増幅回路の出力端子に接続され、他方の電極が上
記比較回路の入力端子に接続されるコンデンサを
設けたものとしたので、ALC動作時の周波数特
性を変えて録音特性を自由に選択でき、特に、上
記低周波増幅回路に入力される信号が低い周波数
である時に上記低周波増幅回路の出力電圧が大き
くとれ、低い周波数を強調した出力が得られると
いう効果がある。また、特に半導体集積回路で構
成する際には、外付けのコンデンサ1個で所望の
周波数特性が得られるので、極めて有利である。
As described above, the recording amplification circuit of the present invention
A low frequency amplifier circuit having a variable impedance element directly connected in a direct current manner, and a comparison circuit that compares the output voltage of the low frequency amplifier circuit with a reference voltage, and controlling the variable impedance element by the output signal of the comparison circuit. In the recording amplification circuit which controls the output level of the low frequency amplification circuit, a low output impedance power supply is provided, and the output terminal of this power supply is connected to the input terminal of the comparison circuit through a resistor. A capacitor was installed, one electrode of which was connected to the output terminal of the above-mentioned low-frequency amplifier circuit, and the other electrode connected to the input terminal of the above-mentioned comparison circuit, so that the frequency characteristics during ALC operation could be changed to record. Characteristics can be freely selected, and in particular, when the signal input to the low frequency amplifier circuit has a low frequency, the output voltage of the low frequency amplifier circuit can be increased, and an output that emphasizes the low frequency can be obtained. . In addition, especially when constructed using a semiconductor integrated circuit, desired frequency characteristics can be obtained with a single external capacitor, which is extremely advantageous.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す電気的結線
図、第2図はALC動作時の周波数特性を示す特
性図、第3図は本発明の他の実施例を示す要部電
気的結線図である。 図において、Aは低周波増幅回路、Bは基準電
圧源、Cは比較回路、Dは駆動回路、Eは可変イ
ンピーダンス素子、Gは低出力インピーダンス電
源、C6はコンデンサ、R58は抵抗である。
Fig. 1 is an electrical wiring diagram showing one embodiment of the present invention, Fig. 2 is a characteristic diagram showing frequency characteristics during ALC operation, and Fig. 3 is an electrical wiring diagram of main parts showing another embodiment of the invention. It is a diagram. In the figure, A is a low frequency amplifier circuit, B is a reference voltage source, C is a comparison circuit, D is a drive circuit, E is a variable impedance element, G is a low output impedance power supply, C6 is a capacitor, and R58 is a resistor. .

Claims (1)

【特許請求の範囲】[Claims] 1 直流的に直結された可変インピーダンス素子
をもつ低周波増幅回路と、この低周波増幅回路の
出力電圧と基準電圧とを比較して検波する比較回
路と、この比較回路に与える基準電圧を出力する
基準電圧源と、上記比較回路の出力信号により上
記可変インピーダンス素子を制御して、上記低周
波増幅回路の出力レベルを制御する駆動回路と、
低出力インピーダンスの電源とを備え、一方の電
極が上記低周波増幅回路の出力端子に接続される
とともに他方の電極が上記比較回路の入力端子に
接続されるコンデンサを設け、かつ、上記比較回
路の入力端子と上記低出力インピーダンス電源の
出力端子との間に抵抗を接続したことを特徴とす
る録音増幅回路。
1. A low-frequency amplification circuit with a variable impedance element directly connected in a direct current manner, a comparison circuit that compares and detects the output voltage of this low-frequency amplification circuit with a reference voltage, and outputs a reference voltage to be applied to this comparison circuit. a drive circuit that controls the output level of the low frequency amplifier circuit by controlling the variable impedance element using a reference voltage source and an output signal of the comparison circuit;
a capacitor having one electrode connected to the output terminal of the low frequency amplifier circuit and the other electrode connected to the input terminal of the comparison circuit; A recording amplifier circuit characterized in that a resistor is connected between an input terminal and an output terminal of the low output impedance power supply.
JP58034745A 1983-03-03 1983-03-03 Sound recording amplifier circuit Granted JPS59160804A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58034745A JPS59160804A (en) 1983-03-03 1983-03-03 Sound recording amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58034745A JPS59160804A (en) 1983-03-03 1983-03-03 Sound recording amplifier circuit

Publications (2)

Publication Number Publication Date
JPS59160804A JPS59160804A (en) 1984-09-11
JPH0421939B2 true JPH0421939B2 (en) 1992-04-14

Family

ID=12422857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58034745A Granted JPS59160804A (en) 1983-03-03 1983-03-03 Sound recording amplifier circuit

Country Status (1)

Country Link
JP (1) JPS59160804A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827368Y2 (en) * 1980-04-03 1983-06-14 松下電器産業株式会社 signal processing device

Also Published As

Publication number Publication date
JPS59160804A (en) 1984-09-11

Similar Documents

Publication Publication Date Title
US5940235A (en) Reproducing circuit for a magnetic head incorporating the voltage-to-current and an exponent current amplifier
JPH0421940B2 (en)
JPH0161247B2 (en)
JPH11203611A5 (en)
KR100239602B1 (en) Voice signal recorder
US5764105A (en) Push-pull output circuit method
JPH0226809B2 (en)
JPH0226808B2 (en)
JPH0161248B2 (en)
JPH0810975Y2 (en) Low frequency amplifier
JPS59160804A (en) Sound recording amplifier circuit
JPS646583Y2 (en)
JP2793071B2 (en) Pop noise prevention circuit
JPS6115619Y2 (en)
JPH0426245B2 (en)
JPH0161249B2 (en)
JPH01268302A (en) Amplifier circuit
JP3157461B2 (en) Smoothing circuit
JPH0136723B2 (en)
JPS6042644B2 (en) power amplifier
JPS6232523B2 (en)
JPH0216047B2 (en)
JPS6252489B2 (en)
JPS62281605A (en) Voice output amplifier circuit
JPH0516686B2 (en)