JPH0422059B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、デジタル信号処理装置に、更に詳
しくはデジタル信号の心抜き（コアリング）装置
に関するものである。 〔発明の背景〕 電気信号は、所要の情報信号部分と不所望な雑
音信号部分とを不可避的に含んでいる。信号対雑
音比（SNR）という語は、この情報信号部分と
雑音信号部分との相対的な強度を表わすために広
く用いられている。電子装置の動作は信号対雑音
比が増大するにつれて一般に改善される。雑音信
号の影響を弱めてSNRを増大させるために使わ
れる一つの技法は心抜き（coring）回路である。 普通の心抜き回路は、信号の中心値を取除く、
すなわち、入力信号が或る所定の値の範囲よりも
外側にある場合のみ出力信号を発生する。この出
力信号を発生しない値の範囲は、零（０）または
ベースライン信号値に跨つていて通常はこのベー
スライン信号値を中心として対称的になつてい
る。更に、通常の心抜き装置では上記所定の値の
範囲は固定的なものである。 その結果として、普通の心抜き回路は、事実上
情報信号が存在しない場合に低レベル雑音信号の
みを除去するのに有効である。換言すれば、ベー
スライン・レベル周辺の雑音信号は心抜き除去さ
れるが、情報信号に重畳している雑音信号はその
情報信号と共に通過してしまう。更に、普通の心
抜き回路の所定の心抜き範囲は簡単に変えること
ができないからレベルの変動する雑音信号に対応
できない。 〔発明の概要〕 この発明は、上記したような在来装置における
制限を解消した適応型（アダプテイブ）デジタル
信号心抜き装置であつて、第１と第２のデジタル
信号によつて決められた或る値の範囲からの入力
信号の偏移を表わすデジタル信号を発生するため
の比較装置を持つている。またこの偏移を表わす
（表示という）デジタル信号に従つて上記値の範
囲を変化させる装置を具えている。 この発明の原理によるデジタル信号心抜き装置
を説明する。２つのデジタル基準信号がそれらの
各信号源から比較手段に供給される。比較手段
は、これら両基準信号を入力信号源からのデジタ
ル入力信号と比較して、この両デジタル基準信号
によつて決められた或るデジタル値の範囲と上記
入力デジタル信号との間の差の程度を表示するデ
ジタル信号を発生する。上記デジタル値の範囲の
境界がこの表示デジタル信号に従つて変更手段に
よつて改変される。また、表示デジタル信号から
出力心抜き済デジタル信号を発生する手段も設け
られている。 〔詳細な説明〕 以下、図面を参照して詳細に説明する。 第１図において、適応型デジタル信号心抜き装
置１０の入力１２に、一連の並列ビツトデジタル
語から成るデジタルデータ入力信号が供給され
る。心抜き装置１０は上記と同様な並列デジタル
語の列よりなる心抜き済データ出力信号CSを出
力１４に送り出す。 各図において、幅の広い矢印は、並列ビツトデ
ジタル信号用の、たとえばデジタル・テレビジヨ
ン信号処理系における輝度情報と色情報との両値
を表わす８ビツトデジタル語のような信号用の、
通路を表わしている。１本の線で表わした矢印
は、単一のデジタルビツト、直列ビツトデジタル
語またはたとえば制御信号またはクロツク信号と
いうような連続信号を通過させる通路を表わして
いる。 ８ビツトの上限デジタル比較器２０は、その両
入力に、入力１２からのデジタル信号と上側閾値
デジタル信号UTSを受入れる。閾値信号UTSは
心抜きされるべきデジタル値範囲の上側の境界を
定めるものである。上限比較器２０は、入力デジ
タル信号が信号UTSを超えると、すなわち入力
デジタル信号値がUTSよりも大で心抜き値範囲
外にあるとき、この入力デジタル信号と閾値信号
UTSとの間の差を表示する値を持つ８ビツトの
上側デジタル差信号UDSを発生する。この状態
以外のときはこの差信号の値は０である。 ８ビツトの下限デジタル比較器２２は、その両
入力に、入力１２からのデジタル信号と心抜きさ
れるべき値の範囲の下側の境界を決定する下側閾
値デジタル信号LTSを受入れる。下限比較器２
２は、入力デジタル信号が比較器２０における場
合と反対の向きにLTSを超えると、すなわち入
力デジタル信号値がLTSより小さくて心抜き値
の範囲の外側にあるとき、この入力デジタル信号
と閾値信号LTSの差を表わす値を持つた８ビツ
トの下側デジタル差信号LDSを発生する。上記
以外の場合、この差信号LDSの値は０である。 両方の差信号UDSとLDSは、８ビツト加算器
２４で合成されて８ビツトのデジタル信号RDS
を発生するが、その値は、心抜きによつて除去さ
れるべき値の範囲からの入力デジタル信号のずれ
の程度とそのずれの向きを表わしている。すなわ
ち、表示信号RDSの値は、閾値信号UTSとLTS
で決められる両境界をもつ値の範囲内に入力信号
値が入つていれば、０であり、またたとえば、入
力信号値が閾値UTSよりも大であればRDSは正
の値の差を示し入力信号値が閾値LTSより低け
れば負の値の差を示すことになる。 クロツク信号源３４からのクロツク信号CLK
は入力デジタル信号のデジタル語が受入れらえる
率（周波数）に同期して発生する。デジタル・テ
レビジヨン装置では、このクロツク信号源３４は
サンプリング・クロツク信号源であつて、アナロ
グ−デジタル変換器に入力アナログビデオ信号を
カラー副搬送波周波数の３倍または４倍の率でデ
ジタル語列に変換する作用をさせるものである。
８ビツト加算器３０は、その各入力から受入れた
表示デジタル信号RDSと８ビツトバツフア中に
蓄積されていたデジタル語とを組合せてその和を
作り、これを８ビツトバツフア・レジスタ３２の
入力に供給する。信号源３４からのクロツク信号
CLKに応じてこの和信号はバツフア３２にそれ
まで入つていた信号に代つて蓄積される。こうし
て、入力信号の各ジデタル語ごとにバツフア３２
の内容は更新されて、デジタル比較器２０と２２
による比較結果を表わすものとなる。 バツフア３２に蓄積された内容は心抜きされた
デジタル出力信号CSとして出力１４に供給され
る。バツフア３２の蓄積内容は更に前述した両閾
値信号UTSとLTSの発生にも使用される。 閾値基準信号源４０は、基準値制御器４２から
供給される制御信号に応じて上側基準信号URと
下側基準信号LRを発生する。制御器４２は、サ
ムホイールスイツチのような手動入力装置でよい
が、心抜き範囲の両境界値設定する作用をする。
或いは、制御器４２は、受信したテレビジヨン信
号に含まれる雑音信号のレベルの表示に応じて心
抜き範囲を決定する装置を含むものでも良い。適
当な表示は、たとえば、TV受像機の同調装置の
RFAGCレベルから、心抜きされた信号CSの平均
値から、或いはまた心抜きされた信号CSのピー
ク−ピーク振幅から、発生させることが出来る。 基準信号源４０は、それぞれ基準信号URと
LRとして供給されるデジタル語を蓄積した２つ
のメモリ・レジスタで構成されている。URと
LRの値は基準値制御器４２からこのメモリ・レ
ジスタ中に入力される。URとLR信号の長さは、
それぞれ８ビツトまでに設定できるが、８ビツ
ト・デジタル・テレビジヨン信号処理装置では通
常上記よりも短かい。基準信号URとLRはベー
スライン（たとえば０）信号値に対する心抜き範
囲の上側および下側の境界値を定める。 上側基準信号URは、８ビツト加算器４４によ
つて、バツフア３２中に蓄積されていたデジタル
値と組合わされて上側閾値信号UTSを生成する。
下側基準信号LRは、バツフア３２中に蓄積され
ていたデジタル値と８ビツト加算器４６で組合わ
されて下側閾値信号LTSを発生する。ベースラ
イン信号値が零（０）の場合には、URの正のデ
ジタル値でLRは負のデジタル値である。両基準
信号URとLR間の差が心抜き範囲の大きさ（幅）
を決める。 URとLRは心抜きされた信号の大きさを表わ
しているバツフア３２の蓄積内容に加算されるか
ら、閾値信号UTSとLTSは、心抜きされた信号
の大きさで変えられたベースライン値に対する
URとLRにより設定された心抜き範囲の大きさ
を表わす。その結果として、デジタル比較器２０
と２２、加算器２４と３０およびバツフア３２に
より行なわれる心抜き作用は、単に固定ベースラ
インの周囲だけでなくデジタル入力信号の値の全
範囲にわたる心抜き範囲（UTS−LTS）よりも
小さなデジタル入力信号の変動を除去する。従つ
て、心抜き装置１０は入力デジタル信号値に応じ
て心抜き範囲のベースラインを変化させるよう
な、適応形である。 上述した心抜き作用は、例示的な直列デジタル
入力信号語に応じて生成される種々のデジタル信
号の値を示す、下記の表に例示されている。こ
の表において、２進語はそれに対応する10進数で
たとえば“0110”は“６”として示してある。表
の例で心抜き基準値は、UR＝＋２、LR＝−
１である。種々のデジタル信号は、第１図中の参
照符号に対応する文字の組合せによつて、たとえ
ば、CSはあるクロツク・サイクル中のバツフア
３２の蓄積内容を示すものして、表示されてい
る。更にCS′は或るクロツク・サイクルの終りに
生成され次のクロツク・サイクルまで続くCSの
更新された値を表わすものとして用いられてい
る。

【表】

【表】 第２ａ図は表の値に対応するデジタル入力信
号100を示す。入力信号100は、値＋２と−１の間
で交番する雑音信号（別々には図示せず）が重畳
される所望の信号102（破線で示す）を含んでい
る。バツフア３２の出力に生ずる対応心抜き済デ
ジタル出力信号CSは第２ｂ図に心抜きされた信
号104として示されている。 第１図の比較器２０，２２，２４に代り得る比
較器の別の例が第３図に示されている。心抜き器
１０の入力１２に受入れた８ビツト・デジタル入
力信号から減算器５０により上側閾値信号UTS
が差引かれる。８ビツトの差信号54は８個の
ANDゲート５６のそれぞれの第１入力に並列に
供給され、一方８個のANDゲード５６の第２入
力のすべてにサインビツト５２が反転して入力さ
れる。デジタル入力信号の値が上側閾値信号の値
よりも大きければその差は正で（符号ビツト＝
“０”、反転された符号ビツト＝“１”）、８個の
ANDゲート５６は差信号UDSを８個のORゲー
ト２４′に通過させる。そうでない場合には値
“０”の信号が送られる。 同様に、減算器６０は入力信号から閾値信号
LTSを差引いて、得られた差信号64を８個のゲ
ート６６の各第１入力に並列に供給する。これら
８個のゲート６６のすべての第２入力には符号ビ
ツト６２が印加される。デジタル入力信号の値が
下側閾値信号の値よりも小さければ、その差は負
（符号ビツト＝“１”）で８個のANDゲート６６は
その差信号LDSを８個のORゲート２４′に通さ
れる。そうでないときは値“０”の信号が通され
る。 如何なる比較時にも差信号UDSとLDSのうち
の一つだけしか発生しないから、加算器２４の代
りに第３図に示される８個のORゲート２４′を
使用しても良い。各ORゲートはその両入力の
各々にUDSとLDSの対応する重み付けされたビ
ツトを受入れ、どちらの差があるかのビツトを再
生して８個のORゲート２４′の出力に表示差信
号RDSのビツトを発生する。ORゲート２４′の
一方または両方の入力における値“０”の信号は
その出力に何の影響も及ぼさない。 第４図は心抜き装置１０の一変形であつて、上
記の様な比較時の減算法によつて行なわれる減少
に抗するように大きさの増大する心抜き済信号を
発生するように働くものである。上側および下側
の差信号UDSとLDSは、それぞれ零基準信号源
８０によつて発生したベースライン（０）信号レ
ベルと比較される。クロツキング・サイクルに差
信号UDSが発生すると、デジタル比較器８２は
フリツプフロツプ８８のＪ入力に真の論理レベル
を印加して、信号源３４からのクロツク信号
CLKに応じてそのＱ出力をセツトする。マルチ
プレクサMUX８６はセツト状態にあるこのＱ出
力に応動して上側閾値信号UTSをゲートしてそ
の出力に次のクロツキングに対して心抜きされ復
生された出力デジタル信号CS″を発生させる。 この様に、心抜きされ再生された信号CS″は、
その時存在した心抜き範囲の値から最後に離れた
入力デジタル信号の向きに応じてマルチプレクサ
MUX８６により選ばれる、UTSとLTSのうち
の一方である。バツフア３２の出力はこの変形例
においては出力として使用されない。加算器４４
と４６は、心抜き基準信号URとLRをバツフア
３２の蓄積内容に加算して閾値信号UTSとLTS
をそれぞれ発生することに注意されたい。その結
果、第４図の装置によつて生じた心抜きされ再生
された信号CS″は、第１図の装置により端子１４
に生ずる心抜きされた信号に対しURとLRの値
だけ増大されたものととなる。 たとえば、第２ａ図に示された入力信号100に
応じて、第４図に示す変形例装置を含む心抜き器
１０は第２ｂ図に示す（破線）心抜きされ再生さ
れた信号106を発生する。表には、この心抜き
され再生された信号106を発生するためMUX８
６によつて選択された閾値信号UTSとLTSのサ
ンプルを明示するためにアンダラインを付けて対
応表示してある。 上記した実施例の変形は、何れも特許請求の範
囲に記載されたこの発明の範囲に含まれるもので
ある。たとえば、心抜き範囲がベースライン値を
中心として対称的になつていれば、基準信号UR
とLRは相等しい値を持つから両者を信号源４０
内の１個のメモリ・レジスタで発生させることが
できる。その場合に、加算器４６は恒久的に負性
のビツトを受入れ、或いは信号CSから信号LRを
減算するのに加算器４６の代りに減算器を使用す
ることもできる。 ８ビツト（256レベル）装置では、範囲の中間
値近くにベースライン・レベルをおけば申分な
い。たとえば、ベースライン値が127、心抜き範
囲の上側および下側境界をそれぞれ129と125とす
ることができる。以上説明した信号処理技法は８
ビツトの量子化装置以外の装置を使用しても実施
可能であることは当然である。

【図面の簡単な説明】

第１図はこの発明の実施例を含んだ装置の構成
を示す図、第２ａ図および第２ｂ図は第１図に示
す装置の構成および動作の理解の助けとなる一例
信号波形を示す図、第３図と第４図は第１図の装
置の変形例を示す図である。 １０……心抜き装置、１２……入力、１４……
出力、２０，２２，２４……比較手段を構成する
上限比較器、下限比較器および加算器、３０，３
２，３４……出力デジタル信号発生手段を構成す
る加算器、バツフアおよびクロツク信号源、４
０，４２……第１と第２デジタル信号（URと
LR）の源を構成する閾値基準信号源および基準
値制御器、４４，４６……変化手段を構成する加
算器。

Claims (1)

【特許請求の範囲】
1. １ デジタル入力信号の信号源と、或るデジタル
   値範囲の未変更境界を決定する値を有する第１と
   第２のデジタル信号の信号源と、上記デジタル値
   の範囲からの入力デジタル信号の偏移の程度を表
   わす表示デジタル信号を発生する比較手段と、上
   記表示デジタル信号に応じて上記デジタル値の範
   囲の境界を変化させる変更手段と、上記表示デジ
   タル信号に応じて出力デジタル信号を発生する手
   段と、を具備して成るデジタル信号の心抜き装
   置。