JPH07297715A - Ａ／ｄ変換ノイズ抑制回路 - Google Patents
Ａ／ｄ変換ノイズ抑制回路Info
- Publication number
- JPH07297715A JPH07297715A JP8671194A JP8671194A JPH07297715A JP H07297715 A JPH07297715 A JP H07297715A JP 8671194 A JP8671194 A JP 8671194A JP 8671194 A JP8671194 A JP 8671194A JP H07297715 A JPH07297715 A JP H07297715A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- digital signal
- value
- conversion
- noise suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換後のディジタル信号から変換前の
アナログ信号に重畳しているノイズを検出し、これを抑
制する。 【構成】 アナログ信号をディジタル信号に変換するＡ
／Ｄ変換手段２と、Ａ／Ｄ変換手段２で変換されたディ
ジタル信号を制御する制御手段３とから構成され、制御
手段３には、Ａ／Ｄ変換手段２からのディジタル信号が
加えられＡ／Ｄ変換手段２で変換される前のアナログ信
号に重畳しているノイズをＡ／Ｄ変換手段２で変換され
た後のディジタル信号から検出するノイズ検出部５と、
ノイズを検出した時にはノイズ検出部５からのディジタ
ル信号をホールドしてこれを出力側に出し、Ａ／Ｄ変換
手段２からのディジタル信号を出力側に出さないように
する制御部６とを備えている。
アナログ信号に重畳しているノイズを検出し、これを抑
制する。 【構成】 アナログ信号をディジタル信号に変換するＡ
／Ｄ変換手段２と、Ａ／Ｄ変換手段２で変換されたディ
ジタル信号を制御する制御手段３とから構成され、制御
手段３には、Ａ／Ｄ変換手段２からのディジタル信号が
加えられＡ／Ｄ変換手段２で変換される前のアナログ信
号に重畳しているノイズをＡ／Ｄ変換手段２で変換され
た後のディジタル信号から検出するノイズ検出部５と、
ノイズを検出した時にはノイズ検出部５からのディジタ
ル信号をホールドしてこれを出力側に出し、Ａ／Ｄ変換
手段２からのディジタル信号を出力側に出さないように
する制御部６とを備えている。
Description
【０００１】
【産業上の利用分野】この発明は主としてテレビジョン
受像機、ビデオ機器等において使用されるＡ／Ｄ変換ノ
イズ抑制回路に関するものである。
受像機、ビデオ機器等において使用されるＡ／Ｄ変換ノ
イズ抑制回路に関するものである。
【０００２】
【従来の技術】近年、テレビジョン受像機、ビデオ機器
等の映像機器においては、ディジタル化が進み、その内
部にディジタル信号処理部分を有しているものが数多く
見受けられる。その際、アナログ信号をディジタル信号
に変換するＡ／Ｄコンバータは必須不可欠のものであ
り、Ａ／Ｄコンバータの精度が後のディジタル信号処理
に影響してくる。しかしいくらＡ／Ｄコンバータの精度
がよくても、変換前のアナログ信号にノイズが混入して
いるとＡ／Ｄ変換は正確に行われず、その後のディジタ
ル信号処理過程においてもノイズの影響を受けてしま
う。そのため従来はＡ／Ｄコンバータの入力にフィルタ
回路を入れるなどしてノイズ除去を行うようにしてい
る。
等の映像機器においては、ディジタル化が進み、その内
部にディジタル信号処理部分を有しているものが数多く
見受けられる。その際、アナログ信号をディジタル信号
に変換するＡ／Ｄコンバータは必須不可欠のものであ
り、Ａ／Ｄコンバータの精度が後のディジタル信号処理
に影響してくる。しかしいくらＡ／Ｄコンバータの精度
がよくても、変換前のアナログ信号にノイズが混入して
いるとＡ／Ｄ変換は正確に行われず、その後のディジタ
ル信号処理過程においてもノイズの影響を受けてしま
う。そのため従来はＡ／Ｄコンバータの入力にフィルタ
回路を入れるなどしてノイズ除去を行うようにしてい
る。
【０００３】図６は従来のＡ／Ｄ変換の際のノイズ除去
回路の一例で、直流電圧のＡ／Ｄ変換を行う場合のノイ
ズ除去回路である。図から明らかなようにこれは簡単な
ＣＲのローパスフィルタであり、Ｒ＝１０ＫΩ、Ｃ＝
０．１μＦとした場合のカットオフ周波数ｆｃを計算し
てみると、 ｆｃ＝１／２πＲＣ≒１６０Ｈｚ となり、周波数特性は図７のようになる。このように従
来の技術では、Ａ／Ｄ変換前のアナログ信号をフィルタ
回路に通し、不要な周波数成分を取り除くことによって
ノイズ除去を行っている。
回路の一例で、直流電圧のＡ／Ｄ変換を行う場合のノイ
ズ除去回路である。図から明らかなようにこれは簡単な
ＣＲのローパスフィルタであり、Ｒ＝１０ＫΩ、Ｃ＝
０．１μＦとした場合のカットオフ周波数ｆｃを計算し
てみると、 ｆｃ＝１／２πＲＣ≒１６０Ｈｚ となり、周波数特性は図７のようになる。このように従
来の技術では、Ａ／Ｄ変換前のアナログ信号をフィルタ
回路に通し、不要な周波数成分を取り除くことによって
ノイズ除去を行っている。
【０００４】
【発明が解決しようとする課題】ところで従来のＡ／Ｄ
変換の際のノイズ除去回路では、図６の例で直流成分以
外の不要な高調波成分を完全に除去しきれないように、
ノイズ全てを取り除くことは困難であり、除去しきれな
かったノイズが、Ａ／Ｄコンバータに入力されるアナロ
グ信号に重畳され、それがＡ／Ｄ変換されるため、後の
ディジタル信号処理過程においてノイズの影響を受ける
という問題点があった。
変換の際のノイズ除去回路では、図６の例で直流成分以
外の不要な高調波成分を完全に除去しきれないように、
ノイズ全てを取り除くことは困難であり、除去しきれな
かったノイズが、Ａ／Ｄコンバータに入力されるアナロ
グ信号に重畳され、それがＡ／Ｄ変換されるため、後の
ディジタル信号処理過程においてノイズの影響を受ける
という問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、従来の技術では除去しきれなか
ったノイズを検出し、それを抑制することができるＡ／
Ｄ変換ノイズ抑制回路を提供するものである。
ためになされたもので、従来の技術では除去しきれなか
ったノイズを検出し、それを抑制することができるＡ／
Ｄ変換ノイズ抑制回路を提供するものである。
【０００６】
【課題を解決するための手段】この発明に係るＡ／Ｄ変
換ノイズ抑制回路は、アナログ信号をディジタル信号に
変換するＡ／Ｄ変換手段、このＡ／Ｄ変換手段で変換さ
れたディジタル信号からＡ／Ｄ変換手段で変換される前
のアナログ信号に重畳されているノイズを検出するノイ
ズ検出部、このノイズ検出部がノイズを検出した時、ノ
イズ検出部からのディジタル信号をホールドしてこれを
出力すると共に、上記Ａ／Ｄ変換手段からのディジタル
信号を出力しないようにする制御部を備えたものであ
る。
換ノイズ抑制回路は、アナログ信号をディジタル信号に
変換するＡ／Ｄ変換手段、このＡ／Ｄ変換手段で変換さ
れたディジタル信号からＡ／Ｄ変換手段で変換される前
のアナログ信号に重畳されているノイズを検出するノイ
ズ検出部、このノイズ検出部がノイズを検出した時、ノ
イズ検出部からのディジタル信号をホールドしてこれを
出力すると共に、上記Ａ／Ｄ変換手段からのディジタル
信号を出力しないようにする制御部を備えたものであ
る。
【０００７】また、ノイズ検出部は、ディジタル信号デ
ータの現在の値と１サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して｜１｜ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と１サンプル期間前の値との差をリアルタイムで
計算し、その値が｜２｜ステップ以上となったときノイ
ズではないと判定して、制御部のノイズ抑制状態を解く
ようにしたものである。
ータの現在の値と１サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して｜１｜ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と１サンプル期間前の値との差をリアルタイムで
計算し、その値が｜２｜ステップ以上となったときノイ
ズではないと判定して、制御部のノイズ抑制状態を解く
ようにしたものである。
【０００８】また、ノイズ検出部は、ディジタル信号デ
ータの現在の値と１サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して｜１｜ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と１サンプル期間前の値との差をリアルタイムで
計算し、その値が２回連続して＋１ステップとなった場
合、または２回連続して−１ステップとなった場合（い
ずれも間に０を含んでもよい）、ノイズではないと判定
して制御部のノイズ抑制状態を解くようにしたものであ
る。
ータの現在の値と１サンプル期間前の値との差をリアル
タイムで計算し、その値が所定回数連続して｜１｜ステ
ップ以内となったときノイズを検出したと判定して、制
御部をノイズ抑制状態とし、ディジタル信号データの現
在の値と１サンプル期間前の値との差をリアルタイムで
計算し、その値が２回連続して＋１ステップとなった場
合、または２回連続して−１ステップとなった場合（い
ずれも間に０を含んでもよい）、ノイズではないと判定
して制御部のノイズ抑制状態を解くようにしたものであ
る。
【０００９】
【作用】この発明における制御手段は、そのノイズ検出
部でノイズを検出したときノイズ抑制状態に入る。ノイ
ズ抑制状態では、その時ノイズ検出部から送られてくる
ディジタル信号データを制御部でホールドして出力側へ
出力すると同時に、Ａ／Ｄ変換手段からのディジタル信
号データが出力側へ出ないようにしてノイズを抑制す
る。ノイズの検出がなくなればノイズ抑制状態を解除す
る。
部でノイズを検出したときノイズ抑制状態に入る。ノイ
ズ抑制状態では、その時ノイズ検出部から送られてくる
ディジタル信号データを制御部でホールドして出力側へ
出力すると同時に、Ａ／Ｄ変換手段からのディジタル信
号データが出力側へ出ないようにしてノイズを抑制す
る。ノイズの検出がなくなればノイズ抑制状態を解除す
る。
【００１０】
実施例１．以下この発明の一実施例を図について説明す
る。図１はこの発明に係るＡ／Ｄ変換ノイズ抑制回路の
構成を示すブロック図である。図において、１はアナロ
グフィルタ、２はＡ／Ｄコンバータ、３は制御素子であ
る。制御素子３は、入力バッファ４、ノイズ検出部５、
制御部６、出力バッファ７から構成されている。
る。図１はこの発明に係るＡ／Ｄ変換ノイズ抑制回路の
構成を示すブロック図である。図において、１はアナロ
グフィルタ、２はＡ／Ｄコンバータ、３は制御素子であ
る。制御素子３は、入力バッファ４、ノイズ検出部５、
制御部６、出力バッファ７から構成されている。
【００１１】次にその動作を説明する。ノイズが重畳さ
れているアナログ信号がアナログフィルタ１に入力され
ると、ここでノイズの殆どが除去される。ノイズが殆ど
除去されたアナログ信号はＡ／Ｄコンバータ２に入力さ
れ、ディジタル信号に変換される。このディジタル信号
は制御素子３の入力バッファ４、ノイズ検出部５に入力
され、制御素子３は初期状態からノイズ検出状態に入
る。ノイズ検出部５でノイズが検出されない場合、入力
バッファ４から出力バッファ７へディジタル信号が送ら
れ、出力バッファ７から次段の回路へディジタル信号が
出力される。
れているアナログ信号がアナログフィルタ１に入力され
ると、ここでノイズの殆どが除去される。ノイズが殆ど
除去されたアナログ信号はＡ／Ｄコンバータ２に入力さ
れ、ディジタル信号に変換される。このディジタル信号
は制御素子３の入力バッファ４、ノイズ検出部５に入力
され、制御素子３は初期状態からノイズ検出状態に入
る。ノイズ検出部５でノイズが検出されない場合、入力
バッファ４から出力バッファ７へディジタル信号が送ら
れ、出力バッファ７から次段の回路へディジタル信号が
出力される。
【００１２】ノイズ検出部５でノイズが検出された場
合、ノイズ検出部５から制御部６へディジタル信号が入
力される。制御部６では、ノイズ検出部５からのディジ
タル信号入力があった場合、ディジタル信号をホールド
して出力バッファ７にはこのホールドしたディジタル信
号を出力し、制御部６から入力バッファ４に制御信号を
出力して入力バッファ４から出力バッファ７へディジタ
ル信号が出力されないようにする。このようにして制御
素子３がノイズ抑制状態に入り、ノイズが検出されなく
なるまでこの状態を維持する。
合、ノイズ検出部５から制御部６へディジタル信号が入
力される。制御部６では、ノイズ検出部５からのディジ
タル信号入力があった場合、ディジタル信号をホールド
して出力バッファ７にはこのホールドしたディジタル信
号を出力し、制御部６から入力バッファ４に制御信号を
出力して入力バッファ４から出力バッファ７へディジタ
ル信号が出力されないようにする。このようにして制御
素子３がノイズ抑制状態に入り、ノイズが検出されなく
なるまでこの状態を維持する。
【００１３】本実施例の動作をさらに詳しく説明する。
本例では、アナログ信号は直流電圧、Ａ／Ｄコンバータ
２の分解能は８ビットで２５６ステップとし、アナログ
フィルタ１で｜２｜ステップ以上のノイズは取り除かれ
ているものとする。図２はＡ／Ｄコンバータ２のディジ
タル信号出力がノイズによってどのような影響を受ける
かを示したものであり、ノイズの影響を受けると、アナ
ログ信号の直流電圧が変化していないにもかかわらず、
Ａ／Ｄコンバータ２の出力はノイズに相当するｘステッ
プとｘ＋１ステップの２値で変化してしまう。
本例では、アナログ信号は直流電圧、Ａ／Ｄコンバータ
２の分解能は８ビットで２５６ステップとし、アナログ
フィルタ１で｜２｜ステップ以上のノイズは取り除かれ
ているものとする。図２はＡ／Ｄコンバータ２のディジ
タル信号出力がノイズによってどのような影響を受ける
かを示したものであり、ノイズの影響を受けると、アナ
ログ信号の直流電圧が変化していないにもかかわらず、
Ａ／Ｄコンバータ２の出力はノイズに相当するｘステッ
プとｘ＋１ステップの２値で変化してしまう。
【００１４】そこで、このようなノイズをいかにして検
出するかが本発明の一番のポイントとなる。図３は図２
のような場合のノイズの検出方法を０〜まで変化する
カウンタの状態遷移図で表したものである。本実施例で
は上記のようなノイズパターンが４サンプル連続した場
合ノイズを検出するものとし、Ａ／Ｄコンバータ２のデ
ィジタル信号出力の現在の値ｘtと１サンプル期間前の
値ｘt-1との差をとり、その差が、 ０、｜１｜の場合・・・カウンタ値は一つ進む。 ｜２｜以上の場合・・・カウンタ値は０に戻りリセット
される。 カウンタ値がに達するとノイズが検出され、ノイズ検
出部５から制御部６に、カウンタ値がになった時点で
のディジタル信号が出力され、制御部６でディジタル信
号がホールドされ、ノイズが検出されなくなるまで制御
部６から出力バッファ７にホールド値Ｘが出力される。
出するかが本発明の一番のポイントとなる。図３は図２
のような場合のノイズの検出方法を０〜まで変化する
カウンタの状態遷移図で表したものである。本実施例で
は上記のようなノイズパターンが４サンプル連続した場
合ノイズを検出するものとし、Ａ／Ｄコンバータ２のデ
ィジタル信号出力の現在の値ｘtと１サンプル期間前の
値ｘt-1との差をとり、その差が、 ０、｜１｜の場合・・・カウンタ値は一つ進む。 ｜２｜以上の場合・・・カウンタ値は０に戻りリセット
される。 カウンタ値がに達するとノイズが検出され、ノイズ検
出部５から制御部６に、カウンタ値がになった時点で
のディジタル信号が出力され、制御部６でディジタル信
号がホールドされ、ノイズが検出されなくなるまで制御
部６から出力バッファ７にホールド値Ｘが出力される。
【００１５】実施例２．ところが実施例１のノイズ検出
方法では、例えばＡ／Ｄコンバータの出力が１、２、
３、４、５・・・と１ステップずつ上がっていく場合に
も、ノイズ検出部５はこれをノイズとして検出してしま
う。本実施例はこのような誤動作を防ぐために＋、−の
符号ビットをノイズ検出部５に設ける。
方法では、例えばＡ／Ｄコンバータの出力が１、２、
３、４、５・・・と１ステップずつ上がっていく場合に
も、ノイズ検出部５はこれをノイズとして検出してしま
う。本実施例はこのような誤動作を防ぐために＋、−の
符号ビットをノイズ検出部５に設ける。
【００１６】図４は＋、−の符号ビットの状態遷移図で
あり、図で＋、−の符号ビットは、 の３つの状態をとり、Ａ／Ｄコンバータ２の出力の現在
の値ｘtと１サンプル期間前の値ｘt-1との差をとり、そ
の差が、 ０の場合・・・・・・・前の状態を維持 ｜２｜以上の場合・・・Ａ 前の状態がＡで、 ＋１の場合・・・・・・Ｂ −１の場合・・・・・・Ｃ 前の状態がＢで、 ＋１の場合・・・・・・Ａ −１の場合・・・・・・Ｃ 前の状態がＣで、 ＋１の場合・・・・・・Ｂ −１の場合・・・・・・Ａ という状態変化をする。
あり、図で＋、−の符号ビットは、 の３つの状態をとり、Ａ／Ｄコンバータ２の出力の現在
の値ｘtと１サンプル期間前の値ｘt-1との差をとり、そ
の差が、 ０の場合・・・・・・・前の状態を維持 ｜２｜以上の場合・・・Ａ 前の状態がＡで、 ＋１の場合・・・・・・Ｂ −１の場合・・・・・・Ｃ 前の状態がＢで、 ＋１の場合・・・・・・Ａ −１の場合・・・・・・Ｃ 前の状態がＣで、 ＋１の場合・・・・・・Ｂ −１の場合・・・・・・Ａ という状態変化をする。
【００１７】ＢからＡ、及びＣからＡへ状態が変化した
場合、図３のカウンタ値を０に戻し、リセットをかけて
やれば、Ａ／Ｄコンバータ２の出力が１ステップずつ上
がったり下がったりするような場合でもノイズ検出部５
はこれをノイズとして検出せず、誤動作を防ぐことがで
きる。
場合、図３のカウンタ値を０に戻し、リセットをかけて
やれば、Ａ／Ｄコンバータ２の出力が１ステップずつ上
がったり下がったりするような場合でもノイズ検出部５
はこれをノイズとして検出せず、誤動作を防ぐことがで
きる。
【００１８】以上の本実施例のノイズ抑制アルゴリズム
をフローチャートで表すと図５のようになる。図中、Ｃ
はカウンタ値を示し、＋、−の符号ビットはＩＮＣ（イ
ンクリメント）動作で０→１、１→０という変化をする
ものとする。このフローチャートを簡単に説明すると、
Ａ／Ｄ変換後のディジタル信号が制御素子３に入力され
ると、制御素子３が初期状態からノイズ検出状態に入
り、Ａ／Ｄ変換後のディジタル信号データの現在の値ｘ
tと１サンプル期間前の値ｘt-1との差をリアルタイムで
計算して、その値が４回連続で｜１｜ステップ以内とな
った場合（即ちカウンタ値Ｃが４になった場合）ノイズ
を検出したとして出力がＸにホールドされ、ノイズ抑制
状態に入る。ノイズ検出状態及びノイズ抑制状態におい
て、ｘt−ｘt-1の値が｜２｜以上になったり、＋１また
は−１が２回続いた場合（いずれも０をはさんでよ
い）、初期状態に戻るようになっている。以上のように
して、Ａ／Ｄ変換前のアナログ信号に重畳している｜２
｜ステップ未満のノイズが抑制される。
をフローチャートで表すと図５のようになる。図中、Ｃ
はカウンタ値を示し、＋、−の符号ビットはＩＮＣ（イ
ンクリメント）動作で０→１、１→０という変化をする
ものとする。このフローチャートを簡単に説明すると、
Ａ／Ｄ変換後のディジタル信号が制御素子３に入力され
ると、制御素子３が初期状態からノイズ検出状態に入
り、Ａ／Ｄ変換後のディジタル信号データの現在の値ｘ
tと１サンプル期間前の値ｘt-1との差をリアルタイムで
計算して、その値が４回連続で｜１｜ステップ以内とな
った場合（即ちカウンタ値Ｃが４になった場合）ノイズ
を検出したとして出力がＸにホールドされ、ノイズ抑制
状態に入る。ノイズ検出状態及びノイズ抑制状態におい
て、ｘt−ｘt-1の値が｜２｜以上になったり、＋１また
は−１が２回続いた場合（いずれも０をはさんでよ
い）、初期状態に戻るようになっている。以上のように
して、Ａ／Ｄ変換前のアナログ信号に重畳している｜２
｜ステップ未満のノイズが抑制される。
【００１９】
【発明の効果】以上のようにこの発明によれば、Ａ／Ｄ
変換のノイズ除去において、従来通りＡ／Ｄ変換前のア
ナログ信号のノイズを除去するのに加えて、Ａ／Ｄ変換
後のディジタル信号においてもノイズ除去を行うことが
できるので、ノイズの影響が少ない精度の高いＡ／Ｄ変
換を行える効果がある。
変換のノイズ除去において、従来通りＡ／Ｄ変換前のア
ナログ信号のノイズを除去するのに加えて、Ａ／Ｄ変換
後のディジタル信号においてもノイズ除去を行うことが
できるので、ノイズの影響が少ない精度の高いＡ／Ｄ変
換を行える効果がある。
【図１】この発明の実施例１の構成を示すブロック図で
ある。
ある。
【図２】Ａ／Ｄ変換におけるノイズの影響を説明する図
である。
である。
【図３】実施例１の制御素子のノイズ抑制アルゴリズム
を示すカウンタの状態遷移図である。
を示すカウンタの状態遷移図である。
【図４】この発明の実施例２における制御素子のノイズ
抑制アルゴリズムを示す符号ビットの状態遷移図であ
る。
抑制アルゴリズムを示す符号ビットの状態遷移図であ
る。
【図５】実施例２の制御素子のノイズ抑制アルゴリズム
を示すフローチャートである。
を示すフローチャートである。
【図６】従来のＡ／Ｄ変換の際のノイズ除去回路を示す
図である。
図である。
【図７】図６の回路の周波数特性を示す図である。
１ アナログフィルタ ２ Ａ／Ｄコンバータ ３ 制御素子 ４ 入力バッファ ５ ノイズ検出部 ６ 制御部 ７ 出力バッファ
Claims (3)
- 【請求項１】 アナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段、このＡ／Ｄ変換手段で変換されたデ
ィジタル信号からＡ／Ｄ変換手段で変換される前のアナ
ログ信号に重畳されているノイズを検出するノイズ検出
部、このノイズ検出部がノイズを検出した時、上記ノイ
ズ検出部からのディジタル信号をホールドしてこれを出
力すると共に、上記Ａ／Ｄ変換手段からのディジタル信
号を出力しないようにする制御部を備えていることを特
徴とするＡ／Ｄ変換ノイズ抑制回路。 - 【請求項２】 ノイズ検出部は、ディジタル信号データ
の現在の値と１サンプル期間前の値との差をリアルタイ
ムで計算し、その値が所定回数連続して｜１｜ステップ
以内となったときノイズを検出したと判定して、制御部
をノイズ抑制状態とし、ディジタル信号データの現在の
値と１サンプル期間前の値との差をリアルタイムで計算
し、その値が｜２｜ステップ以上となったときノイズで
はないと判定して、上記制御部のノイズ抑制状態を解く
ようにしたことを特徴とする請求項１記載のＡ／Ｄ変換
ノイズ抑制回路。 - 【請求項３】 ノイズ検出部は、ディジタル信号データ
の現在の値と１サンプル期間前の値との差をリアルタイ
ムで計算し、その値が所定回数連続して｜１｜ステップ
以内となったときノイズを検出したと判定して、制御部
をノイズ抑制状態とし、ディジタル信号データの現在の
値と１サンプル期間前の値との差をリアルタイムで計算
し、その値が２回連続して＋１ステップとなった場合、
または２回連続して−１ステップとなった場合（いずれ
も間に０を含んでもよい）、ノイズではないと判定して
上記制御部のノイズ抑制状態を解くようにしたことを特
徴とする請求項１記載のＡ／Ｄ変換ノイズ抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8671194A JPH07297715A (ja) | 1994-04-25 | 1994-04-25 | Ａ／ｄ変換ノイズ抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8671194A JPH07297715A (ja) | 1994-04-25 | 1994-04-25 | Ａ／ｄ変換ノイズ抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297715A true JPH07297715A (ja) | 1995-11-10 |
Family
ID=13894498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8671194A Pending JPH07297715A (ja) | 1994-04-25 | 1994-04-25 | Ａ／ｄ変換ノイズ抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
-
1994
- 1994-04-25 JP JP8671194A patent/JPH07297715A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
| US7930174B2 (en) | 2004-05-19 | 2011-04-19 | Trident Microsystems (Far East), Ltd. | Device and method for noise suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863294B2 (ja) | ノイズ低減信号処理回路および映像表示装置 | |
| US4682230A (en) | Adaptive median filter system | |
| EP0310032A2 (en) | Motion detection circuit | |
| EP0396746B1 (en) | Picture receiver controller | |
| US7327399B2 (en) | Method and a circuit for deriving a synchronisation signal from a video signal | |
| EP1821417B1 (en) | Method for classifying a signal | |
| JPH0653779A (ja) | 交流信号中の直流信号抽出方法および同直流信号の除去方法 | |
| US5485222A (en) | Method of determining the noise component in a video signal | |
| JPH0422059B2 (ja) | ||
| JPH07297715A (ja) | Ａ／ｄ変換ノイズ抑制回路 | |
| US5832003A (en) | Video error/distortion checker | |
| JP2798562B2 (ja) | 信号補正回路 | |
| JPH0225314B2 (ja) | ||
| JPH06101666B2 (ja) | 適応型雑音除去装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP2947994B2 (ja) | ２値化フィルタ装置 | |
| JPH05315893A (ja) | ディジタルフィルタ装置 | |
| JP2602342B2 (ja) | スイッチングノイズ除去装置 | |
| JPH09232980A (ja) | ノイズ除去装置およびその除去方法 | |
| JP3410149B2 (ja) | 色信号トランジェント改善装置 | |
| JPH07229931A (ja) | インパルス検出回路 | |
| JPH10276346A (ja) | 映像信号処理装置 | |
| JP3068034B2 (ja) | 周波数検出装置 | |
| JPH10288611A (ja) | クロマトグラフ | |
| JPH0846824A (ja) | 映像信号処理装置 |