JPH08170911A - 半導体チップの計測方法及び研削方法 - Google Patents
半導体チップの計測方法及び研削方法Info
- Publication number
- JPH08170911A JPH08170911A JP33361994A JP33361994A JPH08170911A JP H08170911 A JPH08170911 A JP H08170911A JP 33361994 A JP33361994 A JP 33361994A JP 33361994 A JP33361994 A JP 33361994A JP H08170911 A JPH08170911 A JP H08170911A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- grinding
- value
- chuck mechanism
- measurements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
(57)【要約】
【目的】より超高精度の平坦精度、鏡面精度、及び、極
薄化、均一化された半導体チップを提供すると共に、昨
今要求されている半導体チップの精度向上の要望に対応
できる計測方法及び研削方法を提供する目的である。 【構成】半導体チップと、半導体チップを吸着又は貼着
させるチャック機構と、半導体チップを研削する研削用
砥石と、熱膨張の影響を受けない周辺部位へ独立して配
設した二点式インプロセスゲージとから成るものであ
る。
薄化、均一化された半導体チップを提供すると共に、昨
今要求されている半導体チップの精度向上の要望に対応
できる計測方法及び研削方法を提供する目的である。 【構成】半導体チップと、半導体チップを吸着又は貼着
させるチャック機構と、半導体チップを研削する研削用
砥石と、熱膨張の影響を受けない周辺部位へ独立して配
設した二点式インプロセスゲージとから成るものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣの製造工程におい
て半導体チップを平面研削盤等のチャック機構の面上に
吸着又は貼着させて、研削用砥石によって研削される最
終仕上工程での計測方法及び研削方法に関するものであ
る。
て半導体チップを平面研削盤等のチャック機構の面上に
吸着又は貼着させて、研削用砥石によって研削される最
終仕上工程での計測方法及び研削方法に関するものであ
る。
【０００２】
【従来技術】本発明に係るこの種の半導体チップは、コ
ンピュータ等の電子関連機器、所謂ＯＡ機器等の集積回
路（ＩＣ回路）に使用され、その開発は日々進歩してお
り、更により高度な応用技術の開発に鎬を削っている現
状にあり、この為、半導体チップはより超高精度の平坦
精度と鏡面精度、及び、均一化と極薄化とが求められて
きている。
ンピュータ等の電子関連機器、所謂ＯＡ機器等の集積回
路（ＩＣ回路）に使用され、その開発は日々進歩してお
り、更により高度な応用技術の開発に鎬を削っている現
状にあり、この為、半導体チップはより超高精度の平坦
精度と鏡面精度、及び、均一化と極薄化とが求められて
きている。
【０００３】周知の如く、シリコン結晶体である半導体
ウエハの表面へ数回の製造工程を加えて、導電性の金属
による例えばアルミ蒸着させて写真蝕刻法によってアル
ミ等の所要な金属配線やトランジスターや抵抗等の回路
素子を１０００個以上も含んだＩＣ回路を７０ｍｍφの
半導体ウエハの中に数百個も製造することができ、然
も、写真蝕刻の技術によって、精密なネガを作成するこ
とによって、無限に複製することが可能であり、該半導
体ウエハをスライスして多数のＩＣ回路が搭載された半
導体チップを形成しているものである。
ウエハの表面へ数回の製造工程を加えて、導電性の金属
による例えばアルミ蒸着させて写真蝕刻法によってアル
ミ等の所要な金属配線やトランジスターや抵抗等の回路
素子を１０００個以上も含んだＩＣ回路を７０ｍｍφの
半導体ウエハの中に数百個も製造することができ、然
も、写真蝕刻の技術によって、精密なネガを作成するこ
とによって、無限に複製することが可能であり、該半導
体ウエハをスライスして多数のＩＣ回路が搭載された半
導体チップを形成しているものである。
【０００４】更に、極薄化と均一化を図るために半導体
チップの余剰部分を研削加工しているが、従来の最終仕
上工程での計測方法及び研削方法は、研削加工中の半導
体チップの厚みを計測しながら研削加工しているもので
あるが、研削砥石側の移動する量で計測するか、測定用
の基準面を適宜位置に設定し半導体チップの研削加工面
を計測ゲージで計測すると共に、該基準面と半導体チッ
プの研削加工面の計測点との計測値差を求めていた。
チップの余剰部分を研削加工しているが、従来の最終仕
上工程での計測方法及び研削方法は、研削加工中の半導
体チップの厚みを計測しながら研削加工しているもので
あるが、研削砥石側の移動する量で計測するか、測定用
の基準面を適宜位置に設定し半導体チップの研削加工面
を計測ゲージで計測すると共に、該基準面と半導体チッ
プの研削加工面の計測点との計測値差を求めていた。
【０００５】
【発明が解決しようとする課題】つまり、従来の方法で
従来レベルの品質の半導体チップであれば問題は無かっ
たものの、昨今要求されるような超高精度の平坦精度と
鏡面精度、及び、均一化、極薄化される半導体チップで
は対処できなく成ってきており課題と成っている。
従来レベルの品質の半導体チップであれば問題は無かっ
たものの、昨今要求されるような超高精度の平坦精度と
鏡面精度、及び、均一化、極薄化される半導体チップで
は対処できなく成ってきており課題と成っている。
【０００６】又、従来の研削砥石の移動量で計測する方
法では研削砥石の研削中の摩耗量が誤差の要因と成り、
更に、基準面を適宜な位置に設けて計測する方法では、
その基準面を半導体チップの裏面やチャック機構の上面
に設定することは不可能であり、そのために近傍のロー
タリーテーブル或いはスピンドル軸の胴周等のカバーへ
直接又は間接的に設けられているが、半導体チップを研
削加工する際の摩擦熱によって正確な計測値に狂いを生
じる要因と成り、夫々課題を有していた。
法では研削砥石の研削中の摩耗量が誤差の要因と成り、
更に、基準面を適宜な位置に設けて計測する方法では、
その基準面を半導体チップの裏面やチャック機構の上面
に設定することは不可能であり、そのために近傍のロー
タリーテーブル或いはスピンドル軸の胴周等のカバーへ
直接又は間接的に設けられているが、半導体チップを研
削加工する際の摩擦熱によって正確な計測値に狂いを生
じる要因と成り、夫々課題を有していた。
【０００７】その為に、研削加工を終えた半導体チップ
をチャック機構の面上から取り外して直に計測をしてお
り、再度、研削加工の必要性が生じる場合には再びチャ
ック機構に吸着又は貼着させることと成り、手間暇係る
作業と成っており、加えて、最終仕上工程まで計測をす
ると計測ゲージが当接した当接痕が残留して平坦精度、
鏡面精度に影響与えていた。
をチャック機構の面上から取り外して直に計測をしてお
り、再度、研削加工の必要性が生じる場合には再びチャ
ック機構に吸着又は貼着させることと成り、手間暇係る
作業と成っており、加えて、最終仕上工程まで計測をす
ると計測ゲージが当接した当接痕が残留して平坦精度、
鏡面精度に影響与えていた。
【０００８】本発明は上記の事由に着目して、鋭意研鑚
の結果、より超高精度の平坦精度、鏡面精度、及び、極
薄化、均一化された半導体チップを提供するものであっ
て、これ等の課題を解決すると共に、昨今要求されてい
る半導体チップの精度向上の要望に対応できる計測方法
及び研削方法に創達し、これを提供する目的である。
の結果、より超高精度の平坦精度、鏡面精度、及び、極
薄化、均一化された半導体チップを提供するものであっ
て、これ等の課題を解決すると共に、昨今要求されてい
る半導体チップの精度向上の要望に対応できる計測方法
及び研削方法に創達し、これを提供する目的である。
【０００９】
【発明の構成】本発明を実施する平面自動研削盤の構成
は、半導体チップと、半導体チップを吸着又は貼着させ
るチャック機構と、半導体チップを研削する研削用砥石
と、熱膨張の影響を受けない周辺部位へ独立して配設し
た二点式インプロセスゲージとから成るものである。
は、半導体チップと、半導体チップを吸着又は貼着させ
るチャック機構と、半導体チップを研削する研削用砥石
と、熱膨張の影響を受けない周辺部位へ独立して配設し
た二点式インプロセスゲージとから成るものである。
【００１０】
【発明の作用】本発明は、チャック機構の面上に半導体
チップを吸着した状態で、半導体チップの現在加工面と
チャック機構の面上とを夫々二点式インプロセスゲージ
を用いて計測して半導体チップの現在加工中計測値を算
出する工程と、現在加工中計測値と半導体チップの最終
仕上設定値との差によって残り削り代値を算出する工程
と、残り削り代値から５ミクロン乃至１５ミクロンの任
意の一定量を設定した一定量設定値を除き研削する工程
と、一定量設定値は計測しないで自動研削する工程とを
含むものである。
チップを吸着した状態で、半導体チップの現在加工面と
チャック機構の面上とを夫々二点式インプロセスゲージ
を用いて計測して半導体チップの現在加工中計測値を算
出する工程と、現在加工中計測値と半導体チップの最終
仕上設定値との差によって残り削り代値を算出する工程
と、残り削り代値から５ミクロン乃至１５ミクロンの任
意の一定量を設定した一定量設定値を除き研削する工程
と、一定量設定値は計測しないで自動研削する工程とを
含むものである。
【００１１】
【実施例】本発明の自動平面研削盤における半導体チッ
プの計測方法及び研削方法を以下実施例の図面によって
説明する。
プの計測方法及び研削方法を以下実施例の図面によって
説明する。
【００１２】図１は本発明の実施例の説明のための計測
中の概要側面図であり、図２は図１の計測中の概要平面
図であり、図３は二点式インプロセスゲージの斜視図で
あり、図４は本発明の計測値を表す説明図である。
中の概要側面図であり、図２は図１の計測中の概要平面
図であり、図３は二点式インプロセスゲージの斜視図で
あり、図４は本発明の計測値を表す説明図である。
【００１３】本発明は、ＩＣの製造工程において半導体
チップＷを平面研削盤等のチャック機構１の面上１ａに
吸着又は貼着させて、研削用砥石によって研削される最
終仕上工程での計測方法及び研削方法に関するものであ
り、半導体チップＷと、該半導体チップＷを吸着又は貼
着させるチャック機構１と、前記半導体チップＷを研削
する研削用砥石と、熱膨張の影響を受けない周辺部位へ
独立して配設した二点式インプロセスゲージ２とを用い
た最終仕上工程での計測方法及び研削方法であって、前
記チャック機構１の面上１ａに半導体チップＷを吸着又
は貼着した状態で、該半導体チップＷの現在加工面Ｗａ
とチャック機構１の面上１ａとを夫々二点式インプロセ
スゲージ２を用いて半導体チップＷの現在加工面計測値
Ａとチャック機構面上計測値Ｂとを計測して現在加工中
計測値Ｃを算出する工程と、現在加工中計測値Ｃと半導
体チップＷの最終仕上設定値Ｄとの差によって残り削り
代値Ｅを算出する工程と、該残り削り代値Ｅから５ミク
ロン乃至１５ミクロンの任意の一定量Ｆを設定した一定
量設定値Ｆを除いた余剰部分研削値Ｇを算出する工程
と、余剰部分研削値Ｇを研削する工程と、前記一定量設
定値Ｆは計測しないで研削砥石側の送り量で自動研削す
る工程とを含むものである。
チップＷを平面研削盤等のチャック機構１の面上１ａに
吸着又は貼着させて、研削用砥石によって研削される最
終仕上工程での計測方法及び研削方法に関するものであ
り、半導体チップＷと、該半導体チップＷを吸着又は貼
着させるチャック機構１と、前記半導体チップＷを研削
する研削用砥石と、熱膨張の影響を受けない周辺部位へ
独立して配設した二点式インプロセスゲージ２とを用い
た最終仕上工程での計測方法及び研削方法であって、前
記チャック機構１の面上１ａに半導体チップＷを吸着又
は貼着した状態で、該半導体チップＷの現在加工面Ｗａ
とチャック機構１の面上１ａとを夫々二点式インプロセ
スゲージ２を用いて半導体チップＷの現在加工面計測値
Ａとチャック機構面上計測値Ｂとを計測して現在加工中
計測値Ｃを算出する工程と、現在加工中計測値Ｃと半導
体チップＷの最終仕上設定値Ｄとの差によって残り削り
代値Ｅを算出する工程と、該残り削り代値Ｅから５ミク
ロン乃至１５ミクロンの任意の一定量Ｆを設定した一定
量設定値Ｆを除いた余剰部分研削値Ｇを算出する工程
と、余剰部分研削値Ｇを研削する工程と、前記一定量設
定値Ｆは計測しないで研削砥石側の送り量で自動研削す
る工程とを含むものである。
【００１４】即ち、一般的なＩＣの製造方法は、先ず、
シリコン結晶体の半導体ウエハの表面へ一様に酸化膜を
形成して、その上から特殊な感光膜を塗り、所要の埋込
層のトランジスター、抵抗、ダイオード、又は、コンデ
ンサ等の形状配置の図形の像を撮ったマスクを形成し
て、このマスクを用いて感光膜に対して露光焼付け、現
像、その後に化学腐食を行なって所要部分の酸化膜を除
去するものである。
シリコン結晶体の半導体ウエハの表面へ一様に酸化膜を
形成して、その上から特殊な感光膜を塗り、所要の埋込
層のトランジスター、抵抗、ダイオード、又は、コンデ
ンサ等の形状配置の図形の像を撮ったマスクを形成し
て、このマスクを用いて感光膜に対して露光焼付け、現
像、その後に化学腐食を行なって所要部分の酸化膜を除
去するものである。
【００１５】次に、前記半導体ウエハを拡散炉に入れ不
純物を浸透拡散させて所要の埋込層を形成して、エピタ
キシャル成長法によってエピタキシャル結晶層の形成、
気相の化学反応によるシリコンの析出を利用して単結晶
層を形成させ、前記エピタキシャル結晶層の表面を酸化
させ、写真蝕刻により、所要部分だけ酸化膜を残して所
要の機能部分を形成し、この様な工程を数回繰返して、
所要機能部分から端子部を露出させて、全面にアルミ蒸
着させて、写真蝕刻法によって必要な部分を残して蝕刻
し配線及び配線端子を形成して、一枚の半導体ウエハに
多数のＩＣ回路を形成し、夫々のＩＣ回路をスライスし
て切り離して、夫々ＩＣ回路が搭載された半導体チップ
と成るものである。
純物を浸透拡散させて所要の埋込層を形成して、エピタ
キシャル成長法によってエピタキシャル結晶層の形成、
気相の化学反応によるシリコンの析出を利用して単結晶
層を形成させ、前記エピタキシャル結晶層の表面を酸化
させ、写真蝕刻により、所要部分だけ酸化膜を残して所
要の機能部分を形成し、この様な工程を数回繰返して、
所要機能部分から端子部を露出させて、全面にアルミ蒸
着させて、写真蝕刻法によって必要な部分を残して蝕刻
し配線及び配線端子を形成して、一枚の半導体ウエハに
多数のＩＣ回路を形成し、夫々のＩＣ回路をスライスし
て切り離して、夫々ＩＣ回路が搭載された半導体チップ
と成るものである。
【００１６】そして、この種の半導体チップＷを研削加
工する一般的な自動研削盤は、中央へ間欠的に回転停止
を繰り返すロータリーテーブルを配し、該ロータリーテ
ーブルの上面へは等間隔に且つ複数組のチャック機構１
が配設され、該チャック機構１の上方に配したスピンド
ル軸が逆方向に回転しながら自動降下し、該スピンドル
軸（図示しない）の下端に取着した研削砥石（図示しな
い）で切り込んで研削加工するものであり、チャック機
構１の面上Ｂには同心位置に複数の半導体チップＷが確
りと吸着又は貼着されものである。
工する一般的な自動研削盤は、中央へ間欠的に回転停止
を繰り返すロータリーテーブルを配し、該ロータリーテ
ーブルの上面へは等間隔に且つ複数組のチャック機構１
が配設され、該チャック機構１の上方に配したスピンド
ル軸が逆方向に回転しながら自動降下し、該スピンドル
軸（図示しない）の下端に取着した研削砥石（図示しな
い）で切り込んで研削加工するものであり、チャック機
構１の面上Ｂには同心位置に複数の半導体チップＷが確
りと吸着又は貼着されものである。
【００１７】前記二点式インプロセスゲージ２を支持す
る基扞２ａはスピンドル軸及びチャック機構１等の周辺
器機の摩擦熱による熱膨張の影響を受けない周辺部位、
例えば、平面自動研削盤の基盤から立設させるものであ
り、該基扞２ａの上端辺へは略Ｃ字状のゲージ本体２ｂ
を水平に固着させ、該ゲージ本体２ｂの平行する両端か
ら夫々の先端ゲージ保持部２ｃ．２ｃを延設し、該先端
ゲージ保持部２ｃ．２ｃの先端辺へゲージ杆２ｄ．２ｄ
を設け、該ゲージ杆２ｄ．２ｄを貫通させてゲージ２
ｅ．２ｅを夫々上下方向に調節自在に設けたものであ
り、加えて、該ゲージ２ｅ．２ｅを進退させる調整装置
２ｆ．２ｆをゲージ杆２ｄ．２ｄと先端ゲージ保持部２
ｃ．２ｃとに介設したものである。
る基扞２ａはスピンドル軸及びチャック機構１等の周辺
器機の摩擦熱による熱膨張の影響を受けない周辺部位、
例えば、平面自動研削盤の基盤から立設させるものであ
り、該基扞２ａの上端辺へは略Ｃ字状のゲージ本体２ｂ
を水平に固着させ、該ゲージ本体２ｂの平行する両端か
ら夫々の先端ゲージ保持部２ｃ．２ｃを延設し、該先端
ゲージ保持部２ｃ．２ｃの先端辺へゲージ杆２ｄ．２ｄ
を設け、該ゲージ杆２ｄ．２ｄを貫通させてゲージ２
ｅ．２ｅを夫々上下方向に調節自在に設けたものであ
り、加えて、該ゲージ２ｅ．２ｅを進退させる調整装置
２ｆ．２ｆをゲージ杆２ｄ．２ｄと先端ゲージ保持部２
ｃ．２ｃとに介設したものである。
【００１８】そして、研削加工後の半導体チップＷの厚
みを計測するためにチャック機構１で確りと吸着又は貼
着された状態で半導体チップＷの現在加工面Ｗａとチャ
ック機構１の面上１ａとを夫々二点式インプロセスゲー
ジ２で半導体チップＷの現在加工面計測値Ａとチャック
機構面上計測値Ｂとを計測して現在加工中計測値Ｃを算
出するものであり、つまり、現在加工面計測値Ａとチャ
ック機構面上計測値Ｂの差が半導体チップの現在加工中
計測値Ｃと成るものである。
みを計測するためにチャック機構１で確りと吸着又は貼
着された状態で半導体チップＷの現在加工面Ｗａとチャ
ック機構１の面上１ａとを夫々二点式インプロセスゲー
ジ２で半導体チップＷの現在加工面計測値Ａとチャック
機構面上計測値Ｂとを計測して現在加工中計測値Ｃを算
出するものであり、つまり、現在加工面計測値Ａとチャ
ック機構面上計測値Ｂの差が半導体チップの現在加工中
計測値Ｃと成るものである。
【００１９】次いで、現在加工中計測値Ｃと半導体チッ
プＷの最終仕上設定値Ｄとの差によって残り削り代値Ｅ
を算出するものであり、次に、該残り削り代値Ｅから５
ミクロン乃至１５ミクロンの任意の一定量を設定した一
定量設定値Ｆを除いた余剰部分研削値Ｇを算出して、該
余剰部分研削値Ｇを研削加工するものであり、そして、
一定量設定値Ｆは計測しないで研削砥石側の送り量によ
って自動研削するものであるが、研削砥石側の送り量に
よって自動研削しても殆ど誤差は発生しなく、仮に誤差
が出ても一定量設定値Ｆは５ミクロン乃至１５ミクロン
からの誤差であり、無視できる昨今でも許容できる範囲
の誤差しか発生しないものである。
プＷの最終仕上設定値Ｄとの差によって残り削り代値Ｅ
を算出するものであり、次に、該残り削り代値Ｅから５
ミクロン乃至１５ミクロンの任意の一定量を設定した一
定量設定値Ｆを除いた余剰部分研削値Ｇを算出して、該
余剰部分研削値Ｇを研削加工するものであり、そして、
一定量設定値Ｆは計測しないで研削砥石側の送り量によ
って自動研削するものであるが、研削砥石側の送り量に
よって自動研削しても殆ど誤差は発生しなく、仮に誤差
が出ても一定量設定値Ｆは５ミクロン乃至１５ミクロン
からの誤差であり、無視できる昨今でも許容できる範囲
の誤差しか発生しないものである。
【００２０】
【発明の効果】本発明は昨今要求される超高精度の平坦
精度、鏡面精度、及び、均一化、極薄化された半導体チ
ップを得るために、チャック機構の面上に半導体チップ
を吸着又は貼着した状態で、半導体チップの現在加工面
とチャック機構の面上とを二点式インプロセスゲージで
計測することにより周辺器機の熱膨張の影響を受けるこ
となく計測を可能とし、且つ、一定量設定値は計測しな
いで研削砥石側の送り量で自動研削することにより、ゲ
ージの当接痕を残留させることなく、その貢献性は計り
知れないものがあり、極めて有意義な効果を奏するもの
である。
精度、鏡面精度、及び、均一化、極薄化された半導体チ
ップを得るために、チャック機構の面上に半導体チップ
を吸着又は貼着した状態で、半導体チップの現在加工面
とチャック機構の面上とを二点式インプロセスゲージで
計測することにより周辺器機の熱膨張の影響を受けるこ
となく計測を可能とし、且つ、一定量設定値は計測しな
いで研削砥石側の送り量で自動研削することにより、ゲ
ージの当接痕を残留させることなく、その貢献性は計り
知れないものがあり、極めて有意義な効果を奏するもの
である。
【図１】図１は本発明の実施例の説明のための計測中の
概要側面図である。
概要側面図である。
【図２】図２は図１の計測中の概要平面図である。
【図３】図３は二点式インプロセスゲージの斜視図であ
る。
る。
【図４】図４は本発明の計測値を表す説明図である。
Ｗ 半導体チップ Ｗａ 現在加工面 １ チャック機構 １ａ 面上 ２ 二点式インプロセスゲージ ２ａ 基扞 ２ｂ ゲージ本体 ２ｃ 先端ゲージ保持部 ２ｄ ゲージ杆 ２ｆ 調整装置 Ａ 現在加工面計測値 Ｂ チャック機構面上計測値 Ｃ 現在加工中計測値 Ｄ 最終仕上設定値 Ｅ 残り削り代値 Ｆ 一定量設定値 Ｇ 余剰部分研削値
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 Ｍ
Claims (1)
- 【請求項１】半導体チップと、該半導体チップを吸着又
は貼着させるチャック機構と、前記半導体チップを研削
する研削用砥石と、熱膨張の影響を受けない周辺部位へ
独立して配設した二点式インプロセスゲージとを用いた
最終仕上工程での計測方法及び研削方法であって、前記
チャック機構の面上に半導体チップを吸着又は貼着した
状態で、該半導体チップの現在加工面とチャック機構の
面上とを夫々二点式インプロセスゲージを用いて半導体
チップの現在加工面計測値とチャック機構面上計測値と
を計測して現在加工中計測値を算出する工程と、現在加
工中計測値と半導体チップの最終仕上設定値との差によ
って残り削り代値を算出する工程と、該残り削り代値か
ら５ミクロン乃至１５ミクロンの任意の一定量を設定し
た一定量設定値を除いた余剰部分研削値を算出する工程
と、余剰部分研削値を研削する工程と、前記一定量設定
値は計測しないで研削砥石側の送り量で自動研削する工
程とを含むことを特徴とする半導体チップの計測方法及
び研削方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33361994A JPH08170911A (ja) | 1994-12-16 | 1994-12-16 | 半導体チップの計測方法及び研削方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33361994A JPH08170911A (ja) | 1994-12-16 | 1994-12-16 | 半導体チップの計測方法及び研削方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08170911A true JPH08170911A (ja) | 1996-07-02 |
Family
ID=18268083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33361994A Pending JPH08170911A (ja) | 1994-12-16 | 1994-12-16 | 半導体チップの計測方法及び研削方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08170911A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007222986A (ja) * | 2006-02-23 | 2007-09-06 | Disco Abrasive Syst Ltd | 研削装置 |
| JP2008263096A (ja) * | 2007-04-13 | 2008-10-30 | Disco Abrasive Syst Ltd | デバイスの研削方法 |
-
1994
- 1994-12-16 JP JP33361994A patent/JPH08170911A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007222986A (ja) * | 2006-02-23 | 2007-09-06 | Disco Abrasive Syst Ltd | 研削装置 |
| JP2008263096A (ja) * | 2007-04-13 | 2008-10-30 | Disco Abrasive Syst Ltd | デバイスの研削方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6975960B2 (en) | Method for evaluating wafer configuration, wafer, and wafer sorting method | |
| KR100303396B1 (ko) | 반도체장치제조용웨이퍼그라인딩장치 | |
| US5250116A (en) | Resist film coating apparatus | |
| JPH05335411A (ja) | ペレットの製造方法 | |
| US6042976A (en) | Method of calibrating WEE exposure tool | |
| US10847398B2 (en) | Chuck table correction method and cutting apparatus | |
| JP2000260738A (ja) | 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法 | |
| US6536964B1 (en) | Substrate processing system and substrate processing method | |
| US20030031890A1 (en) | Angular substrates | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| JPH08170912A (ja) | 半導体ウエハの計測方法及び研削方法 | |
| US6170165B1 (en) | Method and apparatus for measuring a gap | |
| JPH0738381B2 (ja) | ウエーハ研磨装置 | |
| JPS6259457B2 (ja) | ||
| JPH08339982A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2001168072A (ja) | 半導体基板ウエハの研磨方法及び研磨装置 | |
| JPS62241329A (ja) | 縮小投影型露光装置 | |
| JP2000033563A (ja) | 研磨代の管理方法およびこれを用いたウエーハの製造方法 | |
| JPH0338835Y2 (ja) | ||
| JP2025099460A (ja) | 両面研磨装置用キャリアプレートの製造方法、ワークの両面研磨方法、及び両面研磨装置用キャリアプレート | |
| JP2941317B2 (ja) | 定寸研磨加工方法 | |
| JPH08197397A (ja) | ワークの研削方法 | |
| Gise | Temperature and chemical vapor deposition (CVD) film effects on wafer flatness | |
| JPH0422154A (ja) | ダイシング装置 | |
| JP7654328B2 (ja) | 目盛り付きプレート、及び研削装置 |