JPH0422166A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同一半導体基板上に、バイポーラトランジ
スタおよびＭＯＳトランジスタを形成した複合型ＬＳＩ
構造の半導体装置の製造方法に関するものである。

〔従来の技術］ 近年、バイポーラトランジスタと、相補形ＭＯＳトラン
ジスタ（Ｎチャンネル型ＭＯＳトランジスタとＰチャン
不ル型ＭＯＳトランジスタとからなるＣＭＯＳトランジ
スタ）とを一体形成したＢｉ−ＣＭＯＳ構造の半導体装
置の提案が数多く見られる。

従来のＢｉ−ＣＭＯＳ構造の半導体装置の製造方法を第
２図に基づいて説明する。

第２図は従来の半導体装置の構造を示す断面図である。

第２図に示すように、Ｐ型のシリコン基板２０上に、Ｎ
°型埋込層４３．Ｐ”型埋込層４４．Ｎ型エピタキシャ
ル層４５．Ｐ型ウェル層４６および素子分離酸化層４７
を形成した後、バイポーラトランジスタ形成領域ＸのＮ
型エピタキシャル層４５に、ボロン（Ｂ）をイオン注入
することにより、Ｐ゛゛ベース拡散層４８が形成される
。その後、表面を酸化することにより酸化Ｗ！Ｊ、４９
が形成される。

この酸化［４９は、ＭＯＳトランジスタ形成領域Ｙにお
いては、ゲート酸化膜４９゛となる。

次にバイポーラトランジスタ形成領域Ｘの酸化膜４９を
エツチングすることにより、エミッタ拡散窓５０が形成
される。この際、全面をデイツプ（浸漬）エッチするこ
とにより、エミッタ拡散窓５０上の自然酸化膜（図示せ
ず）が除去される。

そして全面にポリシリコン膜（図示せず）が堆積された
後、バイポーラトランジスタ形成領域Ｘのエミッタ拡散
窓５０上にヒ素をイオン注入し、熱処理をすることによ
り、Ｎ゛゛エミッタ拡散層５１が形成される。

次にポリシリコン膜をエツチングすることにより、バイ
ポーラトランジスタ形成領域Ｘにエミッタ電極５２が形
成され、ＭＯ３Ｌランジスタ形成顯域Ｙにゲート電極５
３が形成される。

次にＭＯＳトランジスタ形成領域Ｙにおいて、ゲート電
極５３をマスクとした不純物のイオン注入によりＰチャ
ンネル型ＭＯＳトランジスタのソースおよびドレインと
なるＰ゛゛散層５４と、Ｎチャンネル型ＭＯＳトランジ
スタのソースおよびドレインとなるＮ゛゛散層５５が形
成された後、全面に絶縁膜５６が形成される。

その後、バイポーラトランジスタ形成領域Ｘにおいて、
絶縁膜５６をエツチングすることにより、エミッタコン
タクト窓５７．ベースコンタクト窓５８が形成され、ま
たＭＯＳトランジスタ形成領域Ｙにおいて、Ｎチャンネ
ル型ＭＯＳトランジスタのソース・ドレインコンタクト
窓５９およびＰチャンフル型ＭＯＳトランジスタのソー
ス・トレインコンタクト窓６０が形成される。

〔発明が解決しようとする課題］ しかしながら、このように製造された従来の半導体装置
は、以下に示す問題点を有する。

（１）バイポーラトランジスタ形成領域Ｘのエミッタ拡
散窓５０を形成する工程が、ゲート酸化膜４９°を形成
した後、ゲート電極５３となるポリシリコン膜を全面に
形成する前に行われるため、ＭＯＳトランジスタ形成領
域Ｙのゲート酸化膜４９′に悪影響を与える。

（２）バイポーラトランジスタ形成領域Ｘのエミッタ拡
散窓５０を形成した後、エミッタ拡散窓５゜上の自然酸
化膜（図示せず）を除去するために、全面をデイツプ（
浸／Ｉ　）エッチする工程が必要となる。したがって、
例えば膜厚１０ｎｍのゲート酸化膜４９′を形成した場
合、このディノプエノチによりゲート酸化膜４９゛の膜
厚を減少させたり、ゲート酸化ｗＩ４９’にピンホール
を発生させたりする。その結果、バイポーラトランジス
タおよびＭＯＳトランジスタの特性が変化したり、特性
不良となる。

（３）近年、ゲート電極の幅は微細化されており、０．
８〔μｍ］程度となっている。

したがって、Ｍ’Ｏ３トランジスタ形成領域ＹにＮ゛型
型数散層５４よびＰ゛型型数散層５５形成する工程にお
いて、ゲート電極５３のみをマスクとした不純物のイオ
ン注入により、Ｎ゛型型数散層５４よびＰ゛゛拡散７１
５５を形成すると、このＮ゛型型数散層５４よびＰ゛型
型数散層５５横方向に広がってしまい、微細なゲート電
極５３とオーバラップする。その結果、ＭＯＳトランジ
スタの特性が劣化する。

（４）バイポーラトランジスタ形成領域ＸのＰ゛゛ベー
ス拡散層４８は、Ｎ型エピタキシャル層４５に直接ボロ
ンをイオン注入して形成されるため、イオン注入の限界
以上に、厚みおよび幅の小さいＰ゛型ヘベー拡散層４８
を形成することができない。またＰ゛型ヘベー拡散層４
８上にベースコンタクト窓５８を形成するため、ベース
コンタクト抵抗が高くなり、ベース抵抗が高くなる。

この発明の目的は、上記問題点に鑑み、高密度化および
高速化を実現できる半導体装置の製造方法を提供するこ
とである。

〔課題を解決するための手段〕

この発明の半導体装置の製造方法は、第１導電型の半導
体基板上のＭＯＳトランジスタ形成領域およびバイポー
ラトランジスタ形成領域に酸化膜を形成する工程と、Ｍ
ＯＳトランジスタ形成領域に形成した酸化膜からなるゲ
ート酸化膜上に、第１の半導体薄膜からなるゲート電極
を形成する工程と、全面に所望の膜厚を有する堆積被膜
を形成する工程と、バイポーラトランジスタ形成領域の
堆積被膜および酸化膜をエツチングすること乙こよりエ
ミッタ拡散窓を形成する工程と、全面ムこ第２の半導体
薄膜を形成する工程と、エミ、り拡散窓上に形成した第
２の半導体薄膜に不純物をイオン注入し、熱拡散させる
ことにより、第１導電型の活性ベース拡散層を形成する
工程と、エミッタ拡散窓上に形成した第２の半導体薄膜
に不純物をイオン注入し、熱拡散させることにより、第
２導電型のエミッタ拡散層を形成する工程と、第２の半
導体薄膜をエツチングすることによりエミッタ拡散窓上
にエミッタ電極を形成する工程と、堆積被膜を異方性の
ドライエツチングでエツチングすることによりゲート電
極の側面に堆積被膜からなる側壁スペーサを形成する工
程と、ＭＯ３Ｉ−ランジスタ形成頭誠に、ソースおよび
ドレインとなる第１導電型および第２導電型の拡散層を
形成し、バイポーラトランジスタ形成領域に、第り導電
型の外部ベース拡散層を形成する工程とを含む。

［作用］ この発明の構成によれば、以下に示す作用を得ることが
できる。

（１）バイポーラトランジスタ形成領域において、エミ
ッタ拡散窓の直下に第１導電型の活性ベース拡散層およ
び第２導電型のエミッタ拡散層を形成する際、エミッタ
拡散窓上に形成した第２の半導体薄膜に不純物をイオン
注入し、熱拡散させることにより第１導電型の活性ベー
ス拡散層および第２導電型のエミッタ拡散層を形成する
ため、これらエミッタ拡散層および活性ベース拡散層を
制御性良く形成することができ、幅および厚みの小さな
エミッタ拡散層および活性ベース拡散層を形成すること
ができる。

（２）ＭＯＳトランジスタ形成領域のゲート電極の側壁
に堆積被膜からなる側壁スペーサを形成し、このゲート
電極および側壁スペーサをマスクとした不純物のイオン
注入によりソースおよびドレインとなる第１導電型およ
び第２導電型の拡散層を形成するため、微細なゲート電
極を形成した場合でも、拡散層がゲート電極にオーバラ
ップすることなく、ＭＯ３Ｉ−ランジスタの特性の劣化
が生しることない。

（３）バイポーラトランジスタ形成領域Ｓこエミッタ拡
散窓を形成した後、自然酸化膜等を除去するために、全
面をディノプエノチしても、ＭＯＳトランジスタ形成領
域は、堆積被膜により保護されているため、ゲート酸化
膜の膜厚が減少したり、ゲート酸化膜にピンホールが発
生することなく、ＭＯＳトランジスタの特性が劣化する
ことがない。

（４）ゲート酸化膜を形成し、このゲート酸化膜上にゲ
ート電極となる第１の半導体薄膜を形成し、さらに堆積
被膜を形成した後に、エミッタ拡散窓を形成するため、
従来のようにエミッタ拡散窓を形成する際に生したゲー
ト酸化膜への悪影響をなくすことができる。

（５）バイポーラトランジスタ形成領域における活性ベ
ース拡散層、エミンタ拡散層およびエミ・２夕電極を形
成する際、ＭＯＳトランジスタ形成領域の表面は、堆積
被膜により保護されているため、ＭＯＳトランジスタ形
成領域が悪影響を受けることがない。

Ｃ実施例〕 この発明の一実施例を第１図（ａ）〜げ）に基づいて説
明する。

第１図（ａ）〜（ｆ）はこの発明の一実施例の半導体装
置の製造方法を示す工程順断面図である。

第１図（ａ）に示すように、Ｎ゛゛埋込層２１およびＰ
゛゛埋込層２２を形成したＰ型のシリコン基板上２０に
、所望の厚みを有するエピタキシャル層を形成した後、
このエピタキシャル層中に、Ｎ型ウェル層２３およびＰ
型ウェル層２４を形成する。そして、素子分離酸化膜２
５およびＮ゛゛コレクタウオール拡散層２６を形成した
後、酸化膜２７を形成する。ＭＯＳトランジスタ形成領
域Ｙの酸化膜２７は、ゲート酸化膜２７′となる。

そして、このゲート酸化膜２７“上に、第１の半導体薄
膜となるポリシリコン膜（図示せず）を形成し、エツチ
ングすることにより、ゲート電極となるポリシリコン膜
パターン２８．２９を形成する。

この際、ポリシリコン膜パターン２８．２９として、例
えばドープトポリシリコン膜を用いたり、ノンドープト
ポリシリコン膜に不純物を注入し、熱拡散することによ
り、ゲート電極であるポリシリコン膜パターン２８．２
９を低抵抗化することができる。

次″に第１図（ｂ）に示すように、ＬＰ−ＣＶＤ法によ
り、全面に堆積被膜となるシリコン酸化膜３０を膜厚約
２５０ｎｍ堆積した後、バイポーラトランジスタ形成領
域Ｘのシリコン酸化膜３０および酸化ＷＸ２７をエツチ
ングすることにより、エミッタ拡散窓３１を形成する。

この際、ＭＯＳ　トランジスタ形成領域Ｘは、シリコン
酸化膜３０で保護されているため、ゲート酸化膜２７°
が悪影響を受けることがなく、さらにエミッタ拡散窓３
１上の自然酸化膜（図示せず）を除去するために全面を
ディノプエノチしても、ゲート酸化膜２７°は、ピンボ
ールの発生および膜厚の減少等の悪影響を受けることが
ない。

次に第１図（Ｃ）に示すように、全面に第２の半導体薄
膜となるポリシリコン膜３２を形成した後、バイポーラ
トランジスタ形成領域Ｘのエミッタ拡散窓３１上のポリ
シリコン膜３２中にボロンをイオン注入し、熱拡散させ
ることにより、Ｐ−復活性ベース拡散層３３を形成し、
さらにヒ素をイオン注入し、熱拡散させることにより、
Ｎ゛゛エミッタ拡散層３４を形成する。

このように、ポリシリコン膜３２に不純物をイオン注入
し、熱拡散させることにより、幅および厚みの小さなＰ
−復活性ベース拡散層３３およびＮ゛型エミンタ拡散層
３４を形成することができる。

次に第１図（均に示すように、バイポーラトランジスタ
形成領域Ｘのポリシリコン膜３２を配線形状にエツチン
グすることにより、エミッタ電極となるＮ゛゛ポリシリ
コン膜パターン３２Ａを形成し、さらに異方性のドライ
エツチングにより、酸化膜２７およびシリコン酸化膜３
０を順次工、チングする。この際、バイポーラトランジ
スタ形成領域ＸのＮ型ウェル層２３の表面を露出させ、
またＭＯＳトランジスタ形成領域Ｙのゲート電極となる
ポリシリコン膜パターン２８．２９の側面には、シリコ
ン酸化膜３０を残置させ、側壁スペーサ３０’を形成す
る。またハイポ、−ラトランジスタ形成領域Ｘのエミッ
タ電極となるポリシリコン膜パターン３２Ａにもシリコ
ン酸化膜３０を残置させる。

次に第１図（ｅ）に示すように、ＭＯＳトランジスタ形
成領域Ｙのポリシリコン膜パターン２９および側壁スペ
ーサ３０゛をマスクとして、ヒ素をイオン注入すること
により、Ｎチャンネル型ＭＯＳトランジスタのソースお
よびドレインとなるＮ゛型型数散層３５形成する。その
後、ポリソリコン膜パターン２８および側壁スペーサ３
０°をマスクとして、ボロンをイオン注入することによ
り、Ｐチャンネル型ＭＯ３トランジスタのソースおよび
ドレインとなるＰ゛型型数散層３６形成すると同時に、
バイポーラトランジスタ形成領域Ｘのポリシリコン膜パ
ターン３２Ａをマスクとしたイオン注入により、Ｐ°型
外部ヘベー拡散層３７を形成する。すなわち、Ｐ゛型型
数散層３６よびＰ゛外部ヘベー拡散層３７は同時に、か
つセルファラインで形成することができる。したがって
、工程を簡略化することができ、バイポーラトランジス
タの特性を向上させることができる。

またゲート電極２８．２９と側壁スペーサ３０とをマス
クとした不純物のイオン注入により、Ｎ゛型型数散層３
５よびＰ゛型型数散層３６形成するため、ゲート電極２
８．２９が微細な場合でも、Ｎ°型型数散層３５よびＰ
゛型型数散層３６広がり、ゲート電極２８．２９にオー
バラップすることがない。

なおこの際、バイポーラトランジスタ形成領域Ｘの素子
分離酸化膜２５間に、Ｐ゛型型数散層３８形成しても良
い。

次に第１図（ｆ）に示すように、全面に窒化シリンコン
膜（Ｓ　ｉｘ　Ｎ４）３９を形成し、さらに二の窒化シ
リンコン膜（ＳｉｓＮ４）３９上に、保護膜としてＢＰ
ＳＧ膜４０膜形０した後、熱処理することにより、表面
を平坦化する。

その後、バイポーラトランジスタ形成領域χおよびＭＯ
Ｓトランジスタ形成領域Ｙに、各々コンタクト窓４１を
形成した後、各金属配線パターン４２を形成する。

〔発明の効果〕

この発明の半導体装置の製造方法によれば、以下に示す
効果を得ることができ、高密度化および動作の高速度化
を実現できる半導体装置を得ることができる。

（１）バイポーラトランジスタ形成領域において、エミ
ッタ拡散窓の直下に第１導電型の活性ベース拡散層およ
び第２導電型のエミッタ拡散層を形成する際、エミッタ
拡散窓上に形成した第２の半導体薄膜に不純物をイオン
注入し、熱拡散させることにより第１導電型の活性ベー
ス拡散層および第２導電型のエミッタ拡散層を形成する
ため、これらエミッタ拡散層および活性拡散ベース層を
制御性良く形成することができ、幅および厚みの小さな
エミッタ拡散層および活性ベース拡散層を形成すること
ができる。

（２）ＭＯ３Ｉ−ランジスタ形成領域のゲート電極の側
壁に堆積被膜からなる側壁スペーサを形成し、このゲー
ト電極および側壁スペーサをマスクとした不純物のイオ
ン注入によりソースおよびドレインとなる第１導電型お
よび第２導電型の拡散層を形成するため、微細なゲート
電極を形成した場合でも、拡散層がゲート電極にオーバ
ラップすることなく、ＭＯ５４ランジスタの特性の劣化
が生しることない。

（３）　　バイポーラトランジスタ形成領域にエミッタ
拡散窓を形成した後、自然酸化膜等を除去するために、
全面をディップエンチしても、ＭＯＳトランジスタ形成
領域は、堆積被膜により保護されているため、ゲート酸
化膜の膜厚が減少したり、ゲート酸化膜にピンホールが
発生することなく、ＭＯＳトランジスタの特性が劣化す
ることがない。

さらにこの発明の半導体装置の製造方法によれば、以下
に示す効果も得ることができる。

（１）ゲート酸化膜を形成し、このゲート酸化膜上にゲ
ート電極となる第１の半導体薄膜を形成し、さらに堆積
被膜を形成した後に、エミッタ拡散窓を形成するため、
従来のようにエミッタ拡散窓を形成する際に生したゲー
ト酸化膜への悪影響をなくすことができる。

（２）バイポーラトランジスタ形成領域における活性ベ
ース拡散層、エミッタ拡散層およびエミッタ電極を形成
する際、Ｍ、Ｏ５トランジスタ形成領域の表面は、堆積
被膜により保護されているため、ＭＯＳトランジスタ形
成領域が悪影響を受けることがない。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）はこの発明の一実施例の半導体装
置の製造方法を示す工程順断面図、第２図は従来の半導
体装置の製造方法を示す断面図である。 Ｘ・・・バイポーラトランジスタ形成領域、Ｙ・・・Ｍ
ＯＳトランジスタ形成領域、２０・・・シリコン基板（
半導体基Ｆｉ、）、２８．２９・・・ポリンリコン膜パ
ターン（ゲート電極）、３０・・・シリコン酸化膜（堆
積被膜）、３０’　・・・側壁スペーサ、３１・・・エ
ミッタ拡散窓、３２・・・ポリシリコン膜（第２の半導
体薄膜）、３２Ａ・・・Ｎ゛゛ポリシリコン膜パターン
（エミッタ電極）、３３・・・Ｐ−型活性ベース拡散層
（第１導電型の活性ベース拡散層）、３４・・・Ｎ゛゛
エミッタ拡散層（第２導電型のエミッタ拡散層）、３５
・・・Ｎ゛型型数散層第２導電型の拡散層）、３６・・
・Ｐ゛型型数散層第１導電型の拡散層）、３７・・・Ｐ
゛外部ベース拡散層

Claims (1)

1. 【特許請求の範囲】 　第１導電型の半導体基板上のＭＯＳトランジスタ形成
   領域およびバイポーラトランジスタ形成領域に酸化膜を
   形成する工程と、 前記ＭＯＳトランジスタ形成領域に形成した酸化膜から
   なるゲート酸化膜上に、第１の半導体薄膜からなるゲー
   ト電極を形成する工程と、 全面に所望の膜厚を有する堆積被膜を形成する工程と、 前記バイポーラトランジスタ形成領域の前記堆積被膜お
   よび前記酸化膜をエッチングすることによりエミッタ拡
   散窓を形成する工程と、 全面に第２の半導体薄膜を形成する工程と、前記エミッ
   タ拡散窓上に形成した第２の半導体薄膜に不純物をイオ
   ン注入し、熱拡散させることにより、第１導電型の活性
   ベース拡散層を形成する工程と、 前記エミッタ拡散窓上に形成した前記第２の半導体薄膜
   に不純物をイオン注入し、熱拡散させることにより、第
   ２導電型のエミッタ拡散層を形成する工程と、 前記第２の半導体薄膜をエッチングすることにより前記
   エミッタ拡散窓上にエミッタ電極を形成する工程と、 前記堆積被膜を異方性のドライエッチングでエッチング
   することにより前記ゲート電極の側面に前記堆積被膜か
   らなる側壁スペーサを形成する工程と、 前記ＭＯＳトランジスタ形成領域に、ソースおよびドレ
   インとなる第１導電型および第２導電型の拡散層を形成
   し、前記バイポーラトランジスタ形成領域に、第１導電
   型の外部ベース拡散層を形成する工程とを含む半導体装
   置の製造方法。