JPH04221834A - ダブルヘテロバイポーラトランジスタ - Google Patents
ダブルヘテロバイポーラトランジスタInfo
- Publication number
- JPH04221834A JPH04221834A JP2412777A JP41277790A JPH04221834A JP H04221834 A JPH04221834 A JP H04221834A JP 2412777 A JP2412777 A JP 2412777A JP 41277790 A JP41277790 A JP 41277790A JP H04221834 A JPH04221834 A JP H04221834A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- ingaas
- collector layer
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高速動作に適したＩＩ
Ｉ−Ｖ族化合物半導体を用いたダブルヘテロバイポーラ
トランジスタ（以下、ＤＨＢＴと称する）の構造に関す
るものである。
Ｉ−Ｖ族化合物半導体を用いたダブルヘテロバイポーラ
トランジスタ（以下、ＤＨＢＴと称する）の構造に関す
るものである。
【０００２】
【従来の技術】Ｎ−ｐ−Ｎ型ＤＨＢＴでは、ベース／コ
レクタ間のヘテロ接合部分での伝導帯不連続により生じ
る三角バリアが存在する。この三角バリアは、電子がベ
ースからコレクタへ走行するのを妨げ、電流利得を減少
させる。従って、特性の良いＤＨＢＴを作製するには、
この三角バリアを消滅させる，あるいはこの三角バリア
の影響を少なくすることが必要である。
レクタ間のヘテロ接合部分での伝導帯不連続により生じ
る三角バリアが存在する。この三角バリアは、電子がベ
ースからコレクタへ走行するのを妨げ、電流利得を減少
させる。従って、特性の良いＤＨＢＴを作製するには、
この三角バリアを消滅させる，あるいはこの三角バリア
の影響を少なくすることが必要である。
【０００３】上記三角バリアの影響を少なくするために
、従来より以下のような方法があった。その１つは、図
５に示したように、ｐ＋−ＩｎＧａＡｓベース層４とＮ
−ＩｎＰコレクタ層７の間に、ｎ−ＩｎｘＧａ１−ｘＡ
ｓｙＰ１−ｙのグレーディング層（徐々に組成を変化さ
せた層）１０を挿入したＤＨＢＴ構造がある。この場合
のバンドダイヤフラムを図６に示し、同図中矢印２０は
電子（ｅ）の進行方向を示している。図６の点線はグレ
ーディング層１０のない場合であり、三角バリア２１が
形成されている。これに対して、図６の実線で示したよ
うに、グレーディング層１０を挿入して、バンドギャッ
プを徐々に変化させることにより、三角バリア２１を消
滅させることができる。なお、これについては例えば文
献１（Ｒ．Ｎ．Ｎｏｔｔｅｎｂｕｒｇ， Ｊ．Ｃ．Ｂｉ
ｓｃｈｏｆｆ， Ｍ．Ｂ．Ｐａｎｉｓｈ ａｎｄ Ｈ．
Ｔｅｍｐｋｉｎ ： ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅ Ｌｅｔｔ． ＥＤＬ−８ ２８２ （１９
８７））がある。
、従来より以下のような方法があった。その１つは、図
５に示したように、ｐ＋−ＩｎＧａＡｓベース層４とＮ
−ＩｎＰコレクタ層７の間に、ｎ−ＩｎｘＧａ１−ｘＡ
ｓｙＰ１−ｙのグレーディング層（徐々に組成を変化さ
せた層）１０を挿入したＤＨＢＴ構造がある。この場合
のバンドダイヤフラムを図６に示し、同図中矢印２０は
電子（ｅ）の進行方向を示している。図６の点線はグレ
ーディング層１０のない場合であり、三角バリア２１が
形成されている。これに対して、図６の実線で示したよ
うに、グレーディング層１０を挿入して、バンドギャッ
プを徐々に変化させることにより、三角バリア２１を消
滅させることができる。なお、これについては例えば文
献１（Ｒ．Ｎ．Ｎｏｔｔｅｎｂｕｒｇ， Ｊ．Ｃ．Ｂｉ
ｓｃｈｏｆｆ， Ｍ．Ｂ．Ｐａｎｉｓｈ ａｎｄ Ｈ．
Ｔｅｍｐｋｉｎ ： ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅ Ｌｅｔｔ． ＥＤＬ−８ ２８２ （１９
８７））がある。
【０００４】もう１つは、図７に示したように、Ｐ＋−
ＩｎＧａＡｓベース層４とアンドープＩｎＰコレクタ層
７界面のコレクタ側の三角バリア２１に、３００ 程
度の厚さの薄いＮ−ＩｎＰドーピング層１１を例えば濃
度にして１×１０１７ｃｍ−３程度で形成する方法があ
り、これは、例えば文献２（Ｏ．Ｓｕｇｉｕｒａ， Ａ
．Ｇ．Ｄｅｎｔａｉ， Ｃ．Ｈ．Ｊｏｙｎｅｒ， Ｓ．
Ｃｈａｎｄｒａｓｅｋｈａｒ ａｎｄ Ｊ．Ｃ．Ｃａｍ
ｐｂｅｌｌ ： ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅ Ｌｅｔｔ． ＥＤＬ−９ ２５３ （１９８８
））、あるいは文献３（Ｐ．Ｓｐｅｉｅｒ， Ｕ．Ｋｏ
ｅｒｎｅｒ， Ａ．Ｎｏｗｉｔｚｋｉ， Ｆ．Ｇｒｏｔ
ｊａｈｎ， Ｆ．Ｊ．Ｔｅｇｕｄｅ ａｎｄ Ｋ．Ｗｕ
ｎｓｔｅｌ ： Ｊ．Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ９
３ （１９８８） ８８５）がある。この場合のバンド
ダイヤグラムを示したのが図８である。図８はｎ−Ｉｎ
Ｐドーピング層１１を挿入した場合としない場合を比較
して示したものであり、同図（ｂ）に示したように、ド
ーピング層１１を形成した場合には、ドーピング層１１
を形成しないものに比べて（同図（ａ）参照）、ベース
層４とコレクタ層７間に生じた三角バリア２１が薄くな
る。このため、電子のトンネル確率が増加するので、電
子（図中ｅ）はベース層４からコレクタ層７へ走行しや
すくなる。
ＩｎＧａＡｓベース層４とアンドープＩｎＰコレクタ層
７界面のコレクタ側の三角バリア２１に、３００ 程
度の厚さの薄いＮ−ＩｎＰドーピング層１１を例えば濃
度にして１×１０１７ｃｍ−３程度で形成する方法があ
り、これは、例えば文献２（Ｏ．Ｓｕｇｉｕｒａ， Ａ
．Ｇ．Ｄｅｎｔａｉ， Ｃ．Ｈ．Ｊｏｙｎｅｒ， Ｓ．
Ｃｈａｎｄｒａｓｅｋｈａｒ ａｎｄ Ｊ．Ｃ．Ｃａｍ
ｐｂｅｌｌ ： ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅ Ｌｅｔｔ． ＥＤＬ−９ ２５３ （１９８８
））、あるいは文献３（Ｐ．Ｓｐｅｉｅｒ， Ｕ．Ｋｏ
ｅｒｎｅｒ， Ａ．Ｎｏｗｉｔｚｋｉ， Ｆ．Ｇｒｏｔ
ｊａｈｎ， Ｆ．Ｊ．Ｔｅｇｕｄｅ ａｎｄ Ｋ．Ｗｕ
ｎｓｔｅｌ ： Ｊ．Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ９
３ （１９８８） ８８５）がある。この場合のバンド
ダイヤグラムを示したのが図８である。図８はｎ−Ｉｎ
Ｐドーピング層１１を挿入した場合としない場合を比較
して示したものであり、同図（ｂ）に示したように、ド
ーピング層１１を形成した場合には、ドーピング層１１
を形成しないものに比べて（同図（ａ）参照）、ベース
層４とコレクタ層７間に生じた三角バリア２１が薄くな
る。このため、電子のトンネル確率が増加するので、電
子（図中ｅ）はベース層４からコレクタ層７へ走行しや
すくなる。
【０００５】しかしながら、この方法では完全に三角バ
リア２１が消滅したわけでない。図９に示したように、
ベース層４とコレクタ層７の間に生じる量子準位２２が
存在する。そのためこの量子準位に電子が蓄積し、その
電子の空間電荷効果により、三角バリア２１が電流の増
加と共に高くなる。なお、これについては例えば文献４
（Ｈ．Ｎａｋａｊｉｍａ， Ｔ．Ｉｓｈｉｂａｓｈｉ
ａｎｄ Ｍ．Ｔｏｍｉｚａｗａ ： Ｅｘｔｅｎｄｅｄ
Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄ
ｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐ．６３
（１９９０））がある。したがって、この構造では、
電流を多く流すことができず、高速動作ができなくなる
。
リア２１が消滅したわけでない。図９に示したように、
ベース層４とコレクタ層７の間に生じる量子準位２２が
存在する。そのためこの量子準位に電子が蓄積し、その
電子の空間電荷効果により、三角バリア２１が電流の増
加と共に高くなる。なお、これについては例えば文献４
（Ｈ．Ｎａｋａｊｉｍａ， Ｔ．Ｉｓｈｉｂａｓｈｉ
ａｎｄ Ｍ．Ｔｏｍｉｚａｗａ ： Ｅｘｔｅｎｄｅｄ
Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄ
ｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ ｐ．６３
（１９９０））がある。したがって、この構造では、
電流を多く流すことができず、高速動作ができなくなる
。
【０００６】
【発明が解決しようとする課題】このように、上記した
図５に示す従来のＤＨＢＴ構造では、グレーディング層
１０において極めて薄い領域で組成を精密に変化せさる
ため、高度な結晶成長技術が必要であるという欠点があ
る。また、ＤＨＢＴを作製する際には、ある種の液体あ
るいは気体を用いて、材料によりエッチング速度が異な
る選択性エッチングを用いる。このときベース層４およ
びコレクタ層７の半導体材料が異なるため、グレーディ
ング層１０がない場合には、選択性エッチングを用いる
ことができる。しかしながら、グレーディング層１０が
存在する場合いは、グレーディング層１０でのエッチン
グ速度はベース層４の材料とコレクタ層７の材料のエッ
チング速度の間の値をとるために、選択性が無くなって
しまう。従って、選択性エッチングを用いることができ
ず、ＤＨＢＴ作製プロセスが複雑になり、ＤＨＢＴの歩
留りが低下するという欠点がある。
図５に示す従来のＤＨＢＴ構造では、グレーディング層
１０において極めて薄い領域で組成を精密に変化せさる
ため、高度な結晶成長技術が必要であるという欠点があ
る。また、ＤＨＢＴを作製する際には、ある種の液体あ
るいは気体を用いて、材料によりエッチング速度が異な
る選択性エッチングを用いる。このときベース層４およ
びコレクタ層７の半導体材料が異なるため、グレーディ
ング層１０がない場合には、選択性エッチングを用いる
ことができる。しかしながら、グレーディング層１０が
存在する場合いは、グレーディング層１０でのエッチン
グ速度はベース層４の材料とコレクタ層７の材料のエッ
チング速度の間の値をとるために、選択性が無くなって
しまう。従って、選択性エッチングを用いることができ
ず、ＤＨＢＴ作製プロセスが複雑になり、ＤＨＢＴの歩
留りが低下するという欠点がある。
【０００７】また、図７に示した従来構造では、ベース
層４とコレクタ層７の間に生じる量子準位が存在するた
め、この量子準位に電子が蓄積して、その電子の空間電
荷効果により三角バリアが電流の増加と共に高くなる。 そのため電流を多く流すことができず、高速動作ができ
ないという欠点がある。本発明は以上の点に鑑みてなさ
れたものであり、その目的は、簡単な構造によて、高速
，高電流利得を得るとともに、高い歩留り，高耐圧を同
時に達成するＤＨＢＴ構造を提供することである。
層４とコレクタ層７の間に生じる量子準位が存在するた
め、この量子準位に電子が蓄積して、その電子の空間電
荷効果により三角バリアが電流の増加と共に高くなる。 そのため電流を多く流すことができず、高速動作ができ
ないという欠点がある。本発明は以上の点に鑑みてなさ
れたものであり、その目的は、簡単な構造によて、高速
，高電流利得を得るとともに、高い歩留り，高耐圧を同
時に達成するＤＨＢＴ構造を提供することである。
【０００８】
【課題を解決するための手段】この目的を達成するため
本発明は、ＤＨＢＴにおいて、ｐ型ベース層と同一もし
くはベース層よりも大きくコレクタ層よりも小さいバン
ドギャップでｉ／ｎのドーピングプロファイルを持つ層
，あるいはｎ型にドープした層を、第２のコレクタとし
てベース層とコレクタ層の界面に挿入することにより、
ＤＨＢＴのベース／コレクタ界面に生じる三角バリアの
影響を低減することを最も主要な特徴とする。
本発明は、ＤＨＢＴにおいて、ｐ型ベース層と同一もし
くはベース層よりも大きくコレクタ層よりも小さいバン
ドギャップでｉ／ｎのドーピングプロファイルを持つ層
，あるいはｎ型にドープした層を、第２のコレクタとし
てベース層とコレクタ層の界面に挿入することにより、
ＤＨＢＴのベース／コレクタ界面に生じる三角バリアの
影響を低減することを最も主要な特徴とする。
【０００９】
【作用】本発明のＤＨＢＴによると、ベース層とコレク
タ層の間に挿入した第２のコレクタ層の一部もしくは全
ての領域に必要とされるｎ型ドーピングを行うことによ
って、そのベースとコレクタ界面の伝導帯不連続により
生じる量子準位を上昇させ、実効的に三角バリアの悪影
響を抑制することができる。
タ層の間に挿入した第２のコレクタ層の一部もしくは全
ての領域に必要とされるｎ型ドーピングを行うことによ
って、そのベースとコレクタ界面の伝導帯不連続により
生じる量子準位を上昇させ、実効的に三角バリアの悪影
響を抑制することができる。
【００１０】
【実施例】以下、本発明の実施例としてＮ−ＩｎＰ（エ
ミッタ）／ｐ−ＩｎＧａＡｓ（ベース）／アンドープＩ
ｎＰ（コレクタ）ＤＨＢＴについて説明する。図１に本
発明の構造の一例を示す。同図において、１はｎ＋−Ｉ
ｎＧａＡｓ層であり、エミッタ電極１２をとるためのキ
ャップ層である。２はＮ−ＩｎＰエミッタ層、３は不純
物の拡散の影響を防ぐアンドープＩｎＧａＡｓスペーサ
層、４は例えば厚さ６８０のｐ＋−ＩｎＧａＡｓベース
層、５および６は第２のコレクタ層であり、それぞれア
ンドープＩｎＧａＡｓ層，ｎ＋−ＩｎＧａＡｓ層である
。７は厚さ４０００ のアンドープＩｎＰコレクタ層
、８はコレクタ電極１４をとるためのｎ＋−ＩｎＧａＡ
ｓ層、９はＦｅがドープされた（００１）面のＩｎＰ基
板である。ここで、ｐ＋−ＩｎＧａＡｓベース層４とＩ
ｎＰコレクタ層７の界面に挿入した第２のコレクタ層で
あるアンドープＩｎＧａＡｓ層５およびｎ＋−ＩｎＧａ
Ａｓ層６の厚さは、それぞれ５０ ，２０ であり
、そのｎ＋−ＩｎＧａＡｓ層６のドーピング濃度は例え
ば２×１０１９ｃｍ−３である。また、ｐ＋−ＩｎＧａ
Ａｓベース層４のドーピング濃度は１×１０１９ｃｍ−
３である。図中１３はベース電極である。
ミッタ）／ｐ−ＩｎＧａＡｓ（ベース）／アンドープＩ
ｎＰ（コレクタ）ＤＨＢＴについて説明する。図１に本
発明の構造の一例を示す。同図において、１はｎ＋−Ｉ
ｎＧａＡｓ層であり、エミッタ電極１２をとるためのキ
ャップ層である。２はＮ−ＩｎＰエミッタ層、３は不純
物の拡散の影響を防ぐアンドープＩｎＧａＡｓスペーサ
層、４は例えば厚さ６８０のｐ＋−ＩｎＧａＡｓベース
層、５および６は第２のコレクタ層であり、それぞれア
ンドープＩｎＧａＡｓ層，ｎ＋−ＩｎＧａＡｓ層である
。７は厚さ４０００ のアンドープＩｎＰコレクタ層
、８はコレクタ電極１４をとるためのｎ＋−ＩｎＧａＡ
ｓ層、９はＦｅがドープされた（００１）面のＩｎＰ基
板である。ここで、ｐ＋−ＩｎＧａＡｓベース層４とＩ
ｎＰコレクタ層７の界面に挿入した第２のコレクタ層で
あるアンドープＩｎＧａＡｓ層５およびｎ＋−ＩｎＧａ
Ａｓ層６の厚さは、それぞれ５０ ，２０ であり
、そのｎ＋−ＩｎＧａＡｓ層６のドーピング濃度は例え
ば２×１０１９ｃｍ−３である。また、ｐ＋−ＩｎＧａ
Ａｓベース層４のドーピング濃度は１×１０１９ｃｍ−
３である。図中１３はベース電極である。
【００１１】図２に示したように、ｎ＋−ＩｎＧａＡｓ
層６が形成されていない、あるいはドーピングされてい
てもその濃度が低い場合には、ベース層４とコレクタ層
７間に生じる三角バリア２１により量子準位２２が界面
に形成される。この量子準位２２のエネルギーＥ０はア
ンドープＩｎＧａＡｓ領域５の内部電界Ｆに依存する。 計算を単純化するために、無限大のヘテロバリアモデル
で考えると、Ｅ０とＦの関係は次式の通りである。
層６が形成されていない、あるいはドーピングされてい
てもその濃度が低い場合には、ベース層４とコレクタ層
７間に生じる三角バリア２１により量子準位２２が界面
に形成される。この量子準位２２のエネルギーＥ０はア
ンドープＩｎＧａＡｓ領域５の内部電界Ｆに依存する。 計算を単純化するために、無限大のヘテロバリアモデル
で考えると、Ｅ０とＦの関係は次式の通りである。
【００１２】
【数１】
【００１３】ただしｈはプランク定数、ｍは電子の質量
、ｑは電荷素量である。また、アンドープＩｎＧａＡｓ
層５にかかる電界Ｆは、次式のように近似される。
、ｑは電荷素量である。また、アンドープＩｎＧａＡｓ
層５にかかる電界Ｆは、次式のように近似される。
【００１４】
【数２】
【００１５】ただしＮはｎ＋−ＩｎＧａＡｓ層６のドー
ピング濃度、ｄはｎ＋−ＩｎＧａＡｓ層６の厚さ、εは
ＩｎＧａＡｓの誘電率である。以上の関係から、Ｅ０と
Ｆの関係を計算すると図３のようになる。Ｎ・ｄ≧２．
５×１０１２ｃｍ−２で、Ｅ０≧２５０ ｍｅＶとなる
。ＩｎＰとＩｎＧａＡｓのバンド不連続は２５０ ｍｅ
Ｖ程度であるので、Ｎ・ｄ≧２．５×１０１２ｃｍ−２
の条件では、量子準位２２が十分浅くなる。従って、こ
の場合には、図４に示すように、電子に対するポテンシ
ャルは実線のようになり、ベース層４とコレクタ層７間
のバンド不連続はもはや電子に対して三角バリア２１と
して作用しなくなる。なお、図４中２３は電子に対する
ポテンシャルを、２４は伝導帯下端のバンドダイヤグラ
ムをそれぞれ示す。
ピング濃度、ｄはｎ＋−ＩｎＧａＡｓ層６の厚さ、εは
ＩｎＧａＡｓの誘電率である。以上の関係から、Ｅ０と
Ｆの関係を計算すると図３のようになる。Ｎ・ｄ≧２．
５×１０１２ｃｍ−２で、Ｅ０≧２５０ ｍｅＶとなる
。ＩｎＰとＩｎＧａＡｓのバンド不連続は２５０ ｍｅ
Ｖ程度であるので、Ｎ・ｄ≧２．５×１０１２ｃｍ−２
の条件では、量子準位２２が十分浅くなる。従って、こ
の場合には、図４に示すように、電子に対するポテンシ
ャルは実線のようになり、ベース層４とコレクタ層７間
のバンド不連続はもはや電子に対して三角バリア２１と
して作用しなくなる。なお、図４中２３は電子に対する
ポテンシャルを、２４は伝導帯下端のバンドダイヤグラ
ムをそれぞれ示す。
【００１６】以上の計算では、無限大のポテンシャルを
仮定して計算を行なった。実際には、ポテンシャルの高
さは有限であるので、Ｅ０を変化させるＮ・ｄ積は上記
の値よりも少し大きくしなければならない。この効果は
高々５０％程度であり、Ｎ・ｄ≧４×１０１２ｃｍ−２
であれば問題がない。図１の場合、Ｎ・ｄ≧４×１０１
２ｃｍ−２の条件を満たしており、量子準位２２は十分
浅くなることが分かる。この構造において、電流密度を
４×１０４ Ａ／ｃｍ２としても電流利得は減少せず、
高電流を流すことができるようになった。この電流密度
の値は図５に示したようなグレーディング層１０を形成
したＤＨＢＴの場合と同じである。また、図７に示した
ような構造の４倍以上の電流密度である。このようなこ
とから、本発明により、簡単なＤＨＢＴ構造で高速動作
が可能となる。
仮定して計算を行なった。実際には、ポテンシャルの高
さは有限であるので、Ｅ０を変化させるＮ・ｄ積は上記
の値よりも少し大きくしなければならない。この効果は
高々５０％程度であり、Ｎ・ｄ≧４×１０１２ｃｍ−２
であれば問題がない。図１の場合、Ｎ・ｄ≧４×１０１
２ｃｍ−２の条件を満たしており、量子準位２２は十分
浅くなることが分かる。この構造において、電流密度を
４×１０４ Ａ／ｃｍ２としても電流利得は減少せず、
高電流を流すことができるようになった。この電流密度
の値は図５に示したようなグレーディング層１０を形成
したＤＨＢＴの場合と同じである。また、図７に示した
ような構造の４倍以上の電流密度である。このようなこ
とから、本発明により、簡単なＤＨＢＴ構造で高速動作
が可能となる。
【００１７】高耐圧化のためには、ｐ＋−ＩｎＧａＡｓ
ベース層４とアンドープＩｎＰコレクタ層７の界面に挿
入した第２のコレクタ層であるアンドープＩｎＧａＡｓ
層５およびｐ＋−ＩｎＧａＡｓ層６の厚さを、ｐ＋−Ｉ
ｎＧａＡｓ層６が完全に空乏化する程度に薄くしなけれ
ばならない。ｐ＋−ＩｎＧａＡｓ層６のドーピング濃度
および厚さが規定された場合、アンドープＩｎＧａＡｓ
層５のポテンシャル変化はアンドープＩｎＧａＡｓ層５
の厚さをＤとすると、Δφ〜Ｄ・Ｆであり、接合のトン
ネル電流を抑えるためにはΔφ≦Ｅｇ（Ｅｇ：ＩｎＧａ
Ａｓ層のバンドギャップ）の条件が必要である。すなわ
ち、Ｄに関しては
ベース層４とアンドープＩｎＰコレクタ層７の界面に挿
入した第２のコレクタ層であるアンドープＩｎＧａＡｓ
層５およびｐ＋−ＩｎＧａＡｓ層６の厚さを、ｐ＋−Ｉ
ｎＧａＡｓ層６が完全に空乏化する程度に薄くしなけれ
ばならない。ｐ＋−ＩｎＧａＡｓ層６のドーピング濃度
および厚さが規定された場合、アンドープＩｎＧａＡｓ
層５のポテンシャル変化はアンドープＩｎＧａＡｓ層５
の厚さをＤとすると、Δφ〜Ｄ・Ｆであり、接合のトン
ネル電流を抑えるためにはΔφ≦Ｅｇ（Ｅｇ：ＩｎＧａ
Ａｓ層のバンドギャップ）の条件が必要である。すなわ
ち、Ｄに関しては
【００１８】
【数３】
【００１９】の条件が必要である。ここでは、Ｄ＜１２
５ であり、図１の構造ではこの条件を満たしている
ことが分かる。この場合、降伏電圧は５Ｖ以上であり、
実用上問題がない。
５ であり、図１の構造ではこの条件を満たしている
ことが分かる。この場合、降伏電圧は５Ｖ以上であり、
実用上問題がない。
【００２０】以上は、計算を単純化させるために、ベー
ス層４とコレクタ層７の界面に第２のコレクタ層である
アンドープＩｎＧａＡｓ層５およびｐ＋−ＩｎＧａＡｓ
層６を挿入した場合について述べた。しかしながら、ベ
ース層４とコレクタ層７間に生じる三角バリア２１によ
り形成された量子準位２２を十分浅くするためには、量
子井戸の幅を狭くすることが本質であるから、アンドー
プＩｎＧａＡｓ層５は特に必要がない。また、ここでは
、Ｎ−ＩｎＰエミッタ層２／ｐ＋−ＩｎＧａＡｓベース
層４／アンドープＩｎＰコレクタ層７からなるＤＨＢＴ
に関して説明を行ったきたが、伝導帯不連続によりベー
ス層４とコレクタ層７界面に三角バリア２１が形成され
る他の材料構成のＤＨＢＴにも本発明を適用できること
は明らかである。
ス層４とコレクタ層７の界面に第２のコレクタ層である
アンドープＩｎＧａＡｓ層５およびｐ＋−ＩｎＧａＡｓ
層６を挿入した場合について述べた。しかしながら、ベ
ース層４とコレクタ層７間に生じる三角バリア２１によ
り形成された量子準位２２を十分浅くするためには、量
子井戸の幅を狭くすることが本質であるから、アンドー
プＩｎＧａＡｓ層５は特に必要がない。また、ここでは
、Ｎ−ＩｎＰエミッタ層２／ｐ＋−ＩｎＧａＡｓベース
層４／アンドープＩｎＰコレクタ層７からなるＤＨＢＴ
に関して説明を行ったきたが、伝導帯不連続によりベー
ス層４とコレクタ層７界面に三角バリア２１が形成され
る他の材料構成のＤＨＢＴにも本発明を適用できること
は明らかである。
【００２１】
【発明の効果】以上説明したように本発明は、ＤＨＢＴ
において、ｐ型ベース層と同じ材料でｉ型にドープした
層とｎ型にドープした二重層、あるいはｐ型ベース層と
同じ材料でｎ型にドープした層を、ベース層とコレクタ
層の界面に挿入することにより、簡単な構造で、高耐圧
，高電流利得，高速のＤＨＢＴを作製できるという効果
がある。
において、ｐ型ベース層と同じ材料でｉ型にドープした
層とｎ型にドープした二重層、あるいはｐ型ベース層と
同じ材料でｎ型にドープした層を、ベース層とコレクタ
層の界面に挿入することにより、簡単な構造で、高耐圧
，高電流利得，高速のＤＨＢＴを作製できるという効果
がある。
【図１】本発明の一実施例によるＤＨＢＴ構造の断面図
である。
である。
【図２】図１の実施例におけるベース／コレクタ間のエ
ネルギーバンド図である。
ネルギーバンド図である。
【図３】本実施例による量子準位のエネルギーＥ０と内
部電界Ｆの関係の計算結果を示す図である。
部電界Ｆの関係の計算結果を示す図である。
【図４】本実施例における第２のコレクタ層であるｎ＋
−ＩｎＧａＡｓ層に高濃度ドーピングした場合のバンド
ダイヤグラムである。
−ＩｎＧａＡｓ層に高濃度ドーピングした場合のバンド
ダイヤグラムである。
【図５】従来技術の一例を示すＤＨＢＴ構造の一部断面
図である。
図である。
【図６】図５の構造に対応するエネルギーバンド図であ
る。
る。
【図７】従来技術の他の例を示すＤＨＢＴ構造の一部断
面図である。
面図である。
【図８】図７の構造においてベース層とコレクタ層界面
のコレクタ側の薄い領域だけにＮ型ドーピングを行い三
角バリアを薄くした様子を示すバンド図であり、Ｎ−Ｉ
ｎＰ層を挿入した場合としない場合とを比較して示した
図である。
のコレクタ側の薄い領域だけにＮ型ドーピングを行い三
角バリアを薄くした様子を示すバンド図であり、Ｎ−Ｉ
ｎＰ層を挿入した場合としない場合とを比較して示した
図である。
【図９】図７の従来構造においてベース／コレクタ界面
で量子準位が形成されることを示す図である。
で量子準位が形成されることを示す図である。
１ ｎ＋−ＩｎＧａＡｓキャップ層
２ ＩｎＰエミッタ層
３ ＩｎＧａＡｓスペーサ層
４ ｐ＋−ＩｎＧａＡｓベース層
５ 第２のコレクタ層であるアンドープＩｎＧａＡｓ
層６ 第２のコレクタ層であるｎ＋−ＩｎＧａＡｓ層
７ ＩｎＰコレクタ層 ８ 電極をとるためのｎ＋−ＩｎＧａＡｓ層９ Ｉ
ｎＰ基板
層６ 第２のコレクタ層であるｎ＋−ＩｎＧａＡｓ層
７ ＩｎＰコレクタ層 ８ 電極をとるためのｎ＋−ＩｎＧａＡｓ層９ Ｉ
ｎＰ基板
Claims (1)
- 【請求項１】 半導体基板上に第１導電型の第１のコ
レクタ層，該第１のコレクタ層よりもバンドギャップの
小さな第２導電型のベース層，該ベース層よりもバンド
ギャップの大きなエミッタ層の順に、あるいは上記エミ
ッタ層，上記ベース層，上記コレクタ層の順で構成され
たダブルヘテロバイポーラトランジスタにおいて、上記
第１のコレクタ層よりもバンドギャップの小さな第２の
コレクタ層を上記ベース層と該第１のコレクタ層の間に
設け、その第２のコレクタ層の一部もしくはすべての領
域に第１導電型の不純物があらかじめ決められた濃度で
ドーピングされ、かつ第１のコレクタ層と第２のコレク
タ層の界面に形成されるポテンシャル井戸の量子準位を
変化させてなることを特徴とするダブルヘテロバイポー
ラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412777A JPH04221834A (ja) | 1990-12-21 | 1990-12-21 | ダブルヘテロバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412777A JPH04221834A (ja) | 1990-12-21 | 1990-12-21 | ダブルヘテロバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04221834A true JPH04221834A (ja) | 1992-08-12 |
Family
ID=18521548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412777A Pending JPH04221834A (ja) | 1990-12-21 | 1990-12-21 | ダブルヘテロバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04221834A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| US5557117A (en) * | 1993-05-12 | 1996-09-17 | Nippon Telegraph And Telephone Corporation | Heterojunction bipolar transistor and integrated circuit device using the same |
| EP1329959A1 (en) * | 2002-01-18 | 2003-07-23 | NEC Compound Semiconductor Devices, Ltd. | Heterojunction biopolar transistor and semiconductor integrated circuit device using the same |
| US7038254B2 (en) * | 2002-12-19 | 2006-05-02 | Sumitomo Electric Industries, Ltd. | Hetero-junction bipolar transistor having a transition layer between the base and the collector |
| JP2007059871A (ja) * | 2005-07-26 | 2007-03-08 | Sony Corp | 半導体装置 |
-
1990
- 1990-12-21 JP JP2412777A patent/JPH04221834A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| US5557117A (en) * | 1993-05-12 | 1996-09-17 | Nippon Telegraph And Telephone Corporation | Heterojunction bipolar transistor and integrated circuit device using the same |
| EP1329959A1 (en) * | 2002-01-18 | 2003-07-23 | NEC Compound Semiconductor Devices, Ltd. | Heterojunction biopolar transistor and semiconductor integrated circuit device using the same |
| US6881988B2 (en) | 2002-01-18 | 2005-04-19 | Nec Compound Semiconductor Devices, Ltd. | Heterojunction bipolar transistor and semiconductor integrated circuit device using the same |
| KR100508894B1 (ko) * | 2002-01-18 | 2005-08-18 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치 |
| US7038254B2 (en) * | 2002-12-19 | 2006-05-02 | Sumitomo Electric Industries, Ltd. | Hetero-junction bipolar transistor having a transition layer between the base and the collector |
| JP2007059871A (ja) * | 2005-07-26 | 2007-03-08 | Sony Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159273A2 (en) | Semiconductor device | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5606185A (en) | Parabolically graded base-collector double heterojunction bipolar transistor | |
| US4825264A (en) | Resonant tunneling semiconductor device | |
| JPS63140570A (ja) | 半導体装置 | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| JP3252805B2 (ja) | バイポーラトランジスタ | |
| JPH0770743B2 (ja) | 共鳴トンネリングバリア構造デバイス | |
| JPH04221834A (ja) | ダブルヘテロバイポーラトランジスタ | |
| EP0331482B1 (en) | Transistor structure | |
| WO1987000692A1 (en) | Semiconductor device | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH06334175A (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3601305B2 (ja) | 半導体装置 | |
| JPH0680674B2 (ja) | バイポーラ・トランジスタ | |
| JP3156279B2 (ja) | 半導体装置の製造方法 | |
| JP3438294B2 (ja) | ホール素子 | |
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ |