JPH0483346A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はバイポーラトランジスタおよびその製造方法に
関する。

（従来の技術） バイポーラトランジスタは電界効果トランジスタに比べ
て電流駆動能力が大きいという優れた特徴を有している
。このため、近年、ＳｉのみならずＧａＡｓなどの化合
物半導体を用いたバイポーラトランジスタの研究開発が
盛んに行われている。特に、化合物半導体を用いたバイ
ポーラトランジスタは、エミッタ・ベース接合をヘテロ
接合に構成でき、ベースを高濃度にしてもエミッタ注入
効率を大きく保てるなど利点は太きい。

第３図は従来のバイポーラトランジスタの構造を説明す
るための半導体チップの断面図である。

この半導体チップは、ＧａＡｓからなる半絶縁性基板１
と、ｎ　−ＧａＡｓからなるコレクタ層３と、ｐ　−Ｇ
ａＡｓからなるベース層４と、ｎ　”０．２５ＧａＯ，
７５Ａｓからなるエミッタ層５と、ＡｕＧｅＮｉからな
るエミッタ電極９と、ＡｕＺｎＮｉからなるベース電極
１８と、ＡｕＧｅＮｉからなるコレクタ電極１１とがら
構成されている。

通常、ベース層は、トランジスタを高速動作させるため
に厚さを７０〜１１００ｎ、　ｐ型不純物濃度を１０　
ｃｍ　　台に設定することが多い。ｐ型ネ純物としては
、例えば分子線エピタキシー法（以降、ＭＢＥ法と称す
）によりベース層を形成する場合には、Ｂｅが用いられ
ることが多い。第３図では、エミッタ、ベース接合部が
階段接合型となっているが、この他にエミッタ・ベース
接合部において、ＡｌｘＧａ１−ｘＡｓエミッタ層のＡ
１組成Ｘを徐々に変化させて傾斜接合型としたものもよ
く用いられる。

第４図（ａ）〜（Ｃ）は、上述の従来のバイポーラトラ
ンジスタの製造方法を説明するための工程順に示した半
導体チップの断面図である。

この従来例では、まず、第４図（ａ）に示すように、Ｇ
ａＡｓからなる半絶縁性基板１上にｎ　−ＧａＡｓ層３
、ｐ−ＧａＡｓ層４およびｎ　　Ａｌｏ、２５Ｇａｏ、
７５Ａ８層５を順次、ＭＢＥ法により形成する。

次に第４図（ｂ）に示すように、所定のパターンのＡｕ
ＧｅＮｉからなるエミッタ電極９およびその上のＳｉ○
２膜１２全１２した後、これをマスクとしてｎ　−Ａｌ
ｏ、２ｓＧａｏ、７ｓＡＳ層５をエツチングして除去し
ｐ　−ＧａＡｓ層４を露出すると同時にエミッタ層を形
成する。続いて５１０２膜１２をマスクとしてｐ　−Ｇ
ａＡｓ層４上にＡｕＺｎＮｉ層１８を自己整合的に形成
する。

次に第４図（Ｃ）に示すように、所定のパターンのホト
レジスト膜１７を形成し、これをマスクとして、ＡｕＺ
ｎＮｉ層１８をエツチングしてベース電極を形成した後
、エツチングによりｐ　−ＧａＡｓ層４とｎ　−ＧａＡ
ｓ層３の表面を除去し、さらにホトレジスト膜１７をマ
スクとしてｎ　−ＧａＡｓ層３の表面にオーミック金属
のＡｕＧｅＮｉ層１１を上方から蒸着する。

次に、有機溶剤中でホトレジスト膜１７を溶かしリフト
オフを行ってエミッタ電極を形成し、第３図に示すよう
な構造のバイポーラトランジスタができる。

（発明が解決しようとする課題） バイポーラトランジスタの遮断周波数らおよび最と表せ
る。（１）式においてτ８はエミッタ時定数、７Ｂはベ
ース走行時間、τ。はコレクタ走行時間、τ。。はコレ
クタ時定数であり、（２）式においてｒはベース抵抗、
ＣＢｏはベース・コレクタ間容量である。

（１）、（２）式よりらを増大させるためにはτ８の低
減が、また、ｆ　を増大させるためにはｒ、の低減が有
ａｘ 効であることがわかるが、ベース層厚についてみればこ
の両者は相反する要求である。つまり、ベース層を薄く
することにより、τ８を低減しらを増大させた場合には
、ｒ、が増大してｆｍａｘが著しく劣化してしまうため
、従来、ｆ　を低下させずにベース層を〜７０ｎｍ以下
の厚さにするのは非常に困難であった。

また、上述した従来例においては、ｎ　Ａｌｏ、２５Ｇ
ａｏ　７５Ａ８層５をエツチングしてｐ−ＧａＡｓ層４
を露出することによりエミッタ層を形成する工程（ベー
ス面出し工程）が非常に重要な工程の一つである。つま
り、ｐ　−ＧａＡｓ層４が充分に露出されない場合には
、ベース層とベース電極との間のコンタクト抵抗が高く
、そのためベース抵抗が高くなってしまう。

一方、ｐ−ＧａＡｓ層４をオーバーエツチングしてしま
うと、ベース層が薄くなってしまい、これもまたベース
抵抗を増大させる原因となる。従って、この工程の良否
は最終的なトランジスタの高速・高周波特性を大きく左
右することになる。さらに、ベース層は７０〜１１００
ｎと薄いため、ウェハー内におけるエツチング量のバラ
ツキは素子特性の均一性を著しく低下させる原因の一つ
となる。従来、この工程をウェハー全体にわたって充分
に制御性よく行うことは困難であった。ベース層が〜７
０ｎｍ以下の厚さになった場合には、ベース面出し工程
自体がさらに困難になることは言うまでもない。しかも
、ベース層が非常に薄くなった場合には、ベース電極金
属１８が拡散してコレクタ層まで到達してしまうという
問題も生じてくる。

本発明の目的は、このような問題点を解決し、几が著し
く低減されるとともにベース層厚を〜７０ｎｍ以下に薄
層化するのを可能とし、さらにベース面出し工程に起因
する素子特性のバラツキのないバイポーラトランジスタ
およびその製造方法を提供することにある。

（課題を解決するための手段） 本発明は、半絶縁性基板上にコレクタ層、ベース層およ
びエミッタ層（もしくはエミッタ層、ベース層、コレク
タ層）が順次形成されたバイポーラトランジスタにおい
て、ｐ型ベース層が、ＩＩＩ族元素としてＧａ、　ＡＩ
、　Ｉｎの中の少なくとも一種、■族元素としてＡｓ、
　Ｐの中の少なくとも一種を有するＩＩＩ　＋　Ｖ族化
合物半導体からなる真性ベース層、および前記真性ベー
ス層と同等もしくは前記真性ベース層よりも犬なる正孔
濃度を有するＣドープＧａＡｓからなる外部ベース層に
より構成され、前記真性ベース層と前記外部ベース層が
、エミッタ層、ベース層およびコレクタ層の積層方向を
横切る方向に接合されたことを特徴としている。

また、本発明のバイポーラトランジスタの製造方法は、
半絶縁性基板上に第１導電型の第１の半導体層、第２導
電型の第２の半導体層および第１導電型の第３の半導体
層を順次積層させる工程と、前記第３の半導体層上に第
１の絶縁体からなる所定のパターンのマスクを形成する
工程と、前記マスクを用いて前記第３の半導体層をエツ
チングにより所定の厚さになるまで除去した後、第２の
絶縁体からなる側壁を形成する工程と、前記第１および
第２の絶縁体をマスクとして、前記第３の半導体層、前
記第２の半導体層および前記第１の半導体層の一部を、
もしくは前記第３の半導体層および前記第２の半導体層
を、エツチングにより除去した後、少なくとも原料ガス
の一つに有機ＩＩＩ族元素原料を含む分子線エピタキシ
ー法により、前記第１の半導体層上に第２導電型の第４
の半導体層を選択的に形成する工程とを含むことを特徴
としている。

（作用） バイポーラトランジスタのベース抵抗ｒ、は一般に 、、、、、、、、、、、、、、、、、、　　（３）と表
せる。（３）式においてＲはベース層のシート抵抗、Ｗ
Ｅはエミッタ幅、Ｌはエミッタ長、ＬＢＢはエミッタメ
サとベース電極間距離、ＰＣはベース電極に対する接触
抵抗率、ＬＢはベース電極幅、Ｌ、：　（Ｐｃ／Ｒ，）
　　である。従って、ｒ、を低減等るためにはＲ８およ
びＰ、を低減することが必要であるが、実際の素子にお
いては（３）式の右辺第３項の占める割合が非常に大き
く、ＰＣの低減が特に重要な課題である。

１．を低減するために、ベース層のｐ型不純物濃度を増
加させるのが一つの手段である。ＭＢＥ法は成長膜厚お
よび不純物濃度の制御性・均一性に優れることから、特
に化合物半導体のバイポーラトランジスタの結晶成長に
非常に有効であるが、ＭＢＥ法によりベース層を形成す
る場合、通常、ｐ型不純物として用いられるＢｅが〜５
Ｘ１０　ａｍ　　以上の濃度になると、エミッタ側成長
結晶中への拡散が増大してしまうという問題がある（ワ
イ・シー・パオ他（Ｙ、Ｃ。

Ｐａｏ　ｅｔ　ａｌ、）、ジャーナル・オブ・アプライ
ド、フィジクス（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅ
ｄ　Ｐｈｙｓｉｃｓ）、６０巻、１９８６年、２０１頁
に報告されている）。

上記の問題を解決しつつρ。の低減をはかるためには、
真性ベース層と独立にｐ型不純物濃度・組成が設定され
た外部ベース層を形成するのが有効である。ＩＩＩ族原
料に有機金属を使用した分子線エピタキシー法（以降、
ＭＯＭＢＥ法と称す）を用いれば、〜１０　ｃｍ　　の
Ｃ濃度を有する高濃度ｐ型ＧａＡｓ層が比較的容易に形
成できることが、例えばティー・ヤマダ他（Ｔ、　Ｙａ
ｍａｄａ　ｅｔ　ａｌ、）、ジャーナル・オブ・クリス
タル・グロウス（Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａ
ｌ　Ｇｒｏｗｔｈ）、９５巻、１９８９年、１４５頁に
報告されており、しかも選択成長が可能であることから
、この外部ベース層の形成に非常に適していると考えら
れる。

下記の表に異なるｐ型不純物濃度を有するＧａＡｓ層に
ついて、オーミック金属（Ｔｉ／Ｐｔ／ＡｕおよびＡｕ
Ｍｎ／Ａｕ）に対する接触抵抗率を測定した結果を示す
。

上表において、ＢｅドープＧａＡｓ層はＭＢＥ法、Ｃド
ープＧａＡｓ層はＭＯＭＢＥ法により形成した。接触抵
抗率はいずれもノンアロイの結果である。ＭＯＭＢＥ法
により高Ｃ濃度のｐ型ＧａＡｓ層を形成することによっ
て、アロイを行っていないにもかかわらず、非常に低い
接触抵抗率が得られることがわかる。

本発明のように、ベース層の構造に真性ベース層と選択
成長された外部ベース層を横方向から接触させる構造を
とった場合に特に問題となるのは、両者の接合界面にお
ける接触抵抗である。第５図に、ＭＢＥ法より形成した
４Ｘ１０　ｃｍ　　＋７）Ｂｅドー層（外部ベース層に
相当する）との接合界面における接触抵抗Ｒｃｉおよび
接触抵抗率／’ｃｉ”、ＢｅドープＧａＡｓ層の厚さＷ
との関係を示す（ただし、ｐｃｉ　”　Ｒ，Ｗ）。ここ
では、接合界面が各層に対してほぼ垂直になるようにＢ
ｅドープＧａＡｓ層の一部をエツチングにより除去した
後、２００ｎｍのＣドープＧａＡｓ層をＭＯＭＢＥ法に
より選択成長して試料を形成し、ＴＬＭ法（例えば、シ
イ・ケイ・リーブス他（Ｇ、　Ｋ、　Ｒｅｅｖｅｓ　ｅ
ｔ　ａｌ、）、アイ、イー・イー・イー、エレクトロン
・デバイス・レターズ（ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　
Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ）、　ＥＤＬ−３巻、　
１９８２年、１１１頁に報告されている）により評価を
行った。

第５図より、ＢｅドープＧａＡｓ層とＣドープＧａＡｓ
層の接合界面における接触抵抗率は７×１０　００ｃｍ
と非常に小さく、従って、真性ベース層と外部ベース層
の接合界面における接触綴抵抗に起因するベース抵抗の
増大を充分抑制することが可能であることがわかる。

以上、説明したように、本発明のバイポーラトランジス
タにおいては、ベース抵抗が著しく低減されると期待で
きる。第６図にベース層厚ＷＢとベース抵抗ｒ、の関係
を求め、本発明と従来のバイポーラトランジスタについ
て比較して示した。エミッタサイズは１．ｇｍＸ１０μ
ｍ、ベース電極幅は１．５μｍ、エミッタメサとベース
電極間の距離を０．２．４ｚｍとし、ベース電極金属と
してはＴｉＰｔＡｕを想定してノンアロイの場合につい
て求めた。従来例のベース不純物濃度は４Ｘ１０　ｃｍ
　　、また、本発明については、真性ベース層および外
部ベース層（厚さ３００ｎｍ）の不純物濃度を４Ｘ１０
　ｃｍ　　および４Ｘ１０　ａｍ　　、両者の接合界面
はエミッタ・ベース接合面に垂直であるとした。第６図
より、本発明においてはベース抵抗が著しく低減されて
いることがわかる。

第７図はベース層厚ＷＢが４０ｎｍおよび８０ｎｍの場
合について、ベース電極幅ＬＢとベース抵抗ｒ、の関係
を本発明と従来のバイポーラトランジスタについて比較
したものである。第７図に示すように、ベース抵抗低減
の効果は特にベース電極幅が小さくなるにつれて、即ち
、素子が微細化されるにつれて顧著になっており、これ
はバイポーラトランジスタの特性向上をはかる上で非常
に好都合である。

さらに゛、本発明においてはベース電極を形成する際に
ベース面出し工程を行う必要がなく、外部ベース領域は
一旦、コレクタ層までエツチングにより除去してしまっ
てよい。従って、素子製造上も真性ベース層の薄層化が
容易となる。また、再成長される外部ベースの厚さをあ
る程度厚くしてやれば、外部ベース領域の膜厚の不均一
によって生じるベース抵抗の素子間のバラツキは、従来
構造の場合に比べて著しく低減することが可能であると
ともに、ベース電極金属が拡散してコレクタ層まで到達
してしまうようなことも回避できる。

同時にエミッタ・ベースを平坦化して配線の段切れを低
減することも可能である。

なお、上述の説明においては真性ベース層と外部ベース
層の接合界面がエミッタ・ベース接合面と垂直である場
合を中心に述べたが、本発明はこれに限定されず、他の
状態の接合界面（ただし、平行である場合を除く）を形
成していても同様の効果が得られることは言うまでもな
い。

（実施例） 以下に、本発明の実施例について図面を用いて説明する
。

第１図は本発明の一実施例であるバイポーラトランジス
タを説明するための半導体チップの断面図である。

この半導体チップは、ＧａＡｓからなる半絶縁性基板１
と、ｎ　−ＧａＡｓからなるコレクタコンタクト層（３
Ｘ１０　ａｍ　　、４００ｎｍ）２と、ｎ　−ＧａＡｓ
からなるコレる真性ベース層（３刈Ｏｃｍ　　、４０ｎ
ｍ）４と、ｎ−Ａｌｏ、２５Ｇａｏ、７５Ａ８からなる
エミッタ層（３刈Ｏｃｍ　　、２００ｎｍ）５と、　ｎ
−ＡｌｘＧａ１−ｘＡ５（ｘ：０．２５→０）からなる
グレーデ、。

ド層（３Ｘ１０　ａｍ　　、５０ｎｍ）６と、ｎ　−Ｇ
ａＡｓからなる工ＧａＡｓからなる外部ベース層（４Ｘ
１０　ａｍ　　、３００ｎｍ）８と、ＡｕＧｅＮｉから
なるエミッタ電極９と、ＴｉＰｔＡｕからなるベース電
極１０と、ＡｕＧｅＮｉからなるコレクタ電極１１と、
ＳｉＯ２膜１２膜上２３と、絶縁領域１４とにより構成
されている。

次に、このバイポーラトランジスタの製造方法を説明す
る。

第２図は製造方法を説明するための工程順に示した半導
体チップの断面図である。

まず、第２図（ａ）に示すように、ＧａＡｓからなる半
絶縁性基板１上にｎ　−ＧａＡｓ層２および３、ｐ　−
ＧａＡｓ層４、ｎ　−ＡＩ。、２５Ｇａ、７．Ａｓ層５
、ｎ−ＡｌｘＧａ１−ｘＡｓグレーデッド層（ｘ：０．
２５−＋０）６、ｎ　　ＧａＡｓ層７をＭＢＥ法により
、成長温度６００°Ｃで順次形成した後、バイポーラト
ランジスタを形成する部分を除いた他の部分にＨを注入
し絶縁領域１４を形成する。

次に、第２図（ｂ）に示すように、ｎ　−ＧａＡｓ層７
上にオーミック金属のＡｕＧｅＮｉ層９を蒸着し、５１
０２膜１２と所定のパターンを有するホトレジスト膜１
５を順次形成した後、このホトレジスト膜１５をマスク
として、ＳｉＯ□膜１２全１２性イオンビームエツチン
グ、ＡｕＧｅＮｉ層９をイオンミリング法により順次、
除去する。

次に、第２図（ｃ）に示すように、有機溶剤による洗浄
を行ないホトレジスト膜１５を除去した後、５１０２膜
１２をマスクとして、ｎ−ＧａＡｓ層７、ｎ−ＡｌｘＧ
ａ、−。

Ａｓ層６をＣ１２をエツチングガスに用いた反応性イオ
ンビームエツチングにより除去し、さらに所定の厚さに
なるまで同様にしてｎ−Ａｌ。、２５Ｇａｏ、７５Ａｓ
層５をエツチングする。続いて、全面に８１０２膜１３
を形成した後、これをＣＦ４をエツチングガスに用いた
反応性イオンビームエツチングで除去することにより、
ｎ−ＧａＡｓ層７、ｎ−ＡｌｘＧａ１−ｘＡｓ層６およ
びｎ−Ａｌｏ、２５Ｇａｏ、７５ＡＳ層５の側面に８１
０２膜１３からなる側壁を形成する。この場合、ＳｉＯ
２膜１３膜下３薄いｎ−Ａｌ。、２．Ｇａｏ、７．Ａｓ
層５は完全に空乏化することが望ましく、厚さとしては
数１０ｎｍ程度に設定すれば保護層として機能する。そ
の効果については、例えば、羽山他、電子情報通信学会
技術報告、ＥＤ８９−１４７巻、１９８９年、６７頁に
報告されている。また、この薄いｎ　Ａｌｏ、２５Ｇａ
ｏ、７ｓＡ８層５は、ベース層のシート抵抗が８１０２
膜１３の下部において局部的に増大するのを防ぐ機能も
果たしている。

次に、第２図（ｄ）に示すように、５１０２膜１２およ
び１３をマスクとして、リン酸、過酸化水素および水の
混合液によりｎ　　Ａｌｏ、２．Ｇａｏ、７．ＡＳ層５
、ｐ−ＧａＡ４４、およびｎ−ＧａＡｓ層３の一部を順
次エツチングして除去した後、トリメチルガリウム（Ｇ
ａ（ＣＨｓ）３）および固体Ａｓを成長原料に用いたＭ
ＯＭＢＥ法により、ＳｉＯ２膜１２膜上２１３をマスク
として、ｎ　−ＧａＡｓ層３上にｐ−ＧａＡｓ層８を成
長温度４５０°Ｃで選択的に形成する。続いて、バイポ
ーラトランジスタの活性領域を覆う所定のパターンのホ
トレジスト膜を形成し、それをマスクとして絶縁領域１
４上のｐ　−ＧａＡｓ層８をエツチングして除去した後
、ホトレジスト膜１６を形成し、さらに上方より、Ｔｉ
ＰｔＡｕ層１０を蒸着する。

次に、第２図（ｅ）に示すように、有機溶剤による洗浄
を行ないホトレジスト膜１６を除去した後、所定のパタ
ーンのホトレジスト膜１７を形成し、ベース電極の幅が
所定の値になるようにする。続いて、ホトレジスト膜１
７をマスクとしてイオンミリング法によりＴｉＰｔＡｕ
層１０をエツチングして除去し、さらに、リン酸、過酸
化水素および水の混合液によりｐ−ＧａＡｓ層８とｎ−
ＧａＡｓ層３をエツチングにより除去してｎ　−ＧａＡ
ｓ層２表面を露出する。続いて、ホトレジスト膜１７を
マスクとしてｎ−ＧａＡｓ層２のオーミック金属である
ＡｕＧｅＮｉ層１１を上方から蒸着する。

最後に、有機溶剤中でホトレジスト膜１７を溶かしリフ
トオフを行なって、第１図に示すような構造のバイポー
ラトランジスタができる。

なお、上述の実施例においては、真性ベース層がｐ　−
ＧａＡｓからなるものについて述べたが、本発明はこれ
に限定されず、例えばｐ　−ＡｌＧａＡｓからなる真性
ベース層のＡ１組成を徐々に変化させてグレーデッドベ
ース構造としたもの、ＡｌＩｎＡｓ／ＩｎＧａＡｓ系や
ＩｎＰ／ＩｎＧａＡｓ系へテロ接合バイポーラトランジ
スタの場合のように真性ベース層がｐ　−ＩｎＧａＡｓ
からなるもの、あるいはｐ　−ＡｌＩｎＧａＡｓやｐ　
−ＩｎＧａＡｓＰ等からなるものについても同様に適用
でき、効果は同様である。

また、上述の実施例においては、エミッタアップ型のも
のについて述べたが、本発明はこれに限定されず、コレ
クタアップ型のものについても同様に適用できる。

（発明の効果） 以上説明したように本発明によれば、第６図及び第７図
に示したようにベース抵抗を著しく低減させることがで
きるとともに、ベース層の薄膜化が可能となることから
、最大発振周波数・遮断周波数を増大させることができ
る。また、ベース面出し工程が不要となることから、そ
れに起因するベース抵抗の増大を防止することができ、
ウェハー全体にわたってベース抵抗のバラツキを抑止す
ることができる。その結果、高速・高周波特性の優れた
化合物半導体バイポーラトランジスタを実現できるとと
もに、ウェハー内における素子特性の均一性を著しく向
上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明にかかるバイポーラトランジスタの一実
施例の構造を説明するための半導体チップの断面図、第
２図（ａ）〜（ｅ）は第１図のバイポーラトランジスタ
の製造方法を説明するための工程順に示した半導体チッ
プの断面図、第３図は従来のバイポーラトランジスタの
構造を説明するための半導体チップの断面図、第４図（
ａ）〜（Ｃ）は第３図のバイポーラトランジスタの製造
方法を説明するための工程順に示した半導体チップの断
面図、第５図は本発明にかかるバイポーラトランジスタ
の真性ベース層と外部ベース層の接合界面における接触
抵抗および接触抵抗率の真性ベース層厚依存性を示すた
めの図、第６図は本発明および従来のバイポーラトラン
ジスタにおけるベース抵抗とベース層厚との関係を示す
ための図、第７図は本発明および従来のバイポーラトラ
ンジスタにおけるベース抵抗とベース電極幅との関係を
示すための図である。 各図において、１・・・半絶縁性基板（ＧａＡｓ）、２
・・・ｎ−ＧａＡｓコレクタコンタクト層、３・・・ｎ
　−ＧａＡｓコレクタ層、４−ｐ−ＧａＡｓ真性ベース
層、５−ｎ−Ａｌｏ、２ｓＧａｏ、７ｓＡＳ工ミツタ層
、６−ｎ−ＡｌｘＧａｘ−１Ａｓグレ一デツド層（ｘ：
０．２５−＋０）、７−ｎ−ＧａＡｓエミ・ツタコンタ
クト層、８−ｐ−Ｇａｈｊ部！ベース層、９・ＡｕＧｅ
Ｎｉエミッタ電極、１０・・・ＴｉＰｔＡｕベース電極
、１ｌ−ＡｕＧｅＮｉコレクタ電極、１２，１３・・・
ＳｉＯ２膜、１４・・・絶縁領域、１５．１６．１７．
、、ホトレジスト膜、１８−ＡｕＺｎＮｉ層。

Claims (2)

【特許請求の範囲】
1. （１）半絶縁性基板上にコレクタ層、ベース層およびエ
   ミッタ層（もしくはエミッタ層、ベース層、コレクタ層
   ）が順次形成されたバイポーラトランジスタにおいて、
   ｐ型ベース層が、III族元素としてＧａ、Ａｌ、Ｉｎの
   中の少なくとも一種、Ｖ族元素としてＡｓ、Ｐの中の少
   なくとも一種を有するIII−Ｖ族化合物半導体からなる
   真性ベース層、および前記真性ベース層と同等もしくは
   前記真性ベース層よりも大なる正孔濃度を有するＣドー
   プＧａＡｓからなる外部ベース層により構成され、前記
   真性ベース層と前記外部ベース層が、エミッタ層、ベー
   ス層およびコレクタ層の積層方向を横切る方向に接合さ
   れたことを特徴とするバイポーラトランジスタ。
2. （２）半絶縁性基板上に第１導電型の第１の半導体層、
   第２導電型の第２の半導体層および第１導電型の第３の
   半導体層を順次積層させる工程と、前記第３の半導体層
   上に第１の絶縁体からなる所定のパターンのマスクを形
   成する工程と、前記マスクを用いて前記第３の半導体層
   をエッチングにより所定の厚さになるまで除去した後、
   第２の絶縁体からなる側壁を形成する工程と、前記第１
   および第２の絶縁体をマスクとして、前記第３の半導体
   層、前記第２の半導体層および前記第１の半導体層の一
   部を、もしくは前記第３の半導体層および前記第２の半
   導体層を、エッチングにより除去した後、少なくとも原
   料ガスの一つに有機III族元素原料を含む分子線エピタ
   キシー法により、前記第１の半導体層上に第２導電型の
   第４の半導体層を選択的に形成する工程とを含むことを
   特徴とするバイポーラトランジスタの製造方法。