JPH04221848A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04221848A
JPH04221848A JP3074368A JP7436891A JPH04221848A JP H04221848 A JPH04221848 A JP H04221848A JP 3074368 A JP3074368 A JP 3074368A JP 7436891 A JP7436891 A JP 7436891A JP H04221848 A JPH04221848 A JP H04221848A
Authority
JP
Japan
Prior art keywords
metal layer
dielectric material
lower electrode
titanium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3074368A
Other languages
English (en)
Inventor
Robertus A M Wolters
ロベルタス　アドリアヌス　マリア　ウォルタース
Mathieu J E Ulenaers
マシウー　ヨセフ　エマニュエル　ウレナース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04221848A publication Critical patent/JPH04221848A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プラチナを有する下側
電極と、強誘電物質の誘電体材料と、上側電極とを具え
るメモリ素子を構成するキャパシタが半導体本体の表面
上に設けられている半導体装置を製造する方法に関する
ものである。強誘電物質は強磁性物質の磁気特性に類似
な電気特性を有している。強誘電物質の両端間に電界が
加えられ、この電界が再び除去されると、その結果とし
て残留分極がこの強誘電物質に生じる。誘電体材料とし
て強誘電物質を有するキャパシタより成る上述したメモ
リ素子は不揮発性メモリ素子を構成する。電圧をキャパ
シタの両端間に印加し再び除去すると、換言すれば電圧
パルスを加えると、残留分極が強誘電物質中に生じる。 残留分極はキャパシタの両端間に逆極性で同じ大きさの
電圧パルスを印加することにより反転される。このよう
にして電圧パルスにより２つの安定分極状態間で切換え
を行なうことができる。強誘電物質は２つの安定状態間
での切換えが比較的低い電圧パルスで行なえるような厚
さで電極間に設けられており、一方キャパシタは、充電
電流の検出が可能で動作中の降服が回避されるようなキ
ャパシタンスを有している。半導体本体中にはキャパシ
タ以外に検出回路、読込み回路及び読出し回路が設けら
れており、従って例えばコンピュータに用いうる電子メ
モリが形成されている。
【０００２】上述した半導体装置の製造方法は欧州特許
出願公開第ＥＰ−Ａ０３３８１５７号明細書に記載され
ており既知であり、この明細書によれば、下側電極とし
て用いるプラチナの第１層と、誘電体材料として用いる
強誘電物質の層と、上側電極として用いるプラチナの第
２層とを珪素本体の表面上に順次に設け、これら層を正
しい形状にすることによりキャパシタが形成されている
。強誘電物質としてはチタン酸ジルコニウム鉛のような
ペロブスカイト型の材料が用いられている。又、経済的
な理由で単位面積当りできるだけ多くのメモリ素子を半
導体本体上に形成する傾向にある。このことは実際に、
半導体本体上のスペースをできるだけ有効に利用する必
要があるということを意味する。この目的のために、キ
ャパシタは、誘電体材料をできるだけ薄肉とした比較的
小さな寸法にする必要がある。酸化珪素又は窒化珪素上
にプラチナを設ける場合、下側電極が表面に被着される
程度が不充分となる。又既知の方法では薄肉の誘電体材
料が電極金属で汚染されるおそれがあり、従って誘電体
材料中に電気的なブレークダウンが生じるおそれがある
ということも確かめた。これらの理由でメモリは信頼性
のないものとなる。
【０００３】
【発明が解決しようとする課題】本発明の目的は、信頼
性のあるメモリ素子を有する半導体装置を実現しうる方
法を提供せんとするにある。
【０００４】
【課題を解決するための手段】本発明半導体装置の製造
方法は、プラチナを有する下側電極と、強誘電物質の誘
電体材料と、上側電極とを具えるメモリ素子を構成する
キャパシタが半導体本体の表面上に設けられている半導
体装置を製造するに当り、チタニウム、ジルコニウム、
ハフニウムの群から選択した金属又はこれら金属の合金
を有する第１金属層と、プラチナを有する第２金属層と
、チタニウム、ジルコニウム、ハフニウムの群から選択
した金属又はこれら金属の合金を有する第３金属層を前
記の表面上に順次に堆積し、その後に半導体本体を酸素
含有雰囲気中で加熱することによりプラチナを有する前
記の下側電極を形成することを特徴とする。
【０００５】チタニウム、ジルコニウム、ハフニウムの
群から選択した金属の酸化物形成温度は半導体本体表面
の材料の加熱温度よりも低い為、加熱工程中に半導体表
面が還元され選択金属が酸化されることにより、この選
択金属が半導体表面に良好に被着されるようになる。こ
れらの金属はプラチナを有する第２金属層と金属間結合
をも行なう。従って、第１金属層は半導体表面とプラチ
ナ層との間の被着層として作用する。プラチナを有する
第２金属層は良好な導電度が得られ同時に不活性である
適切な電極金属として作用する。チタニウム、ジルコニ
ウム、ハフニウムの群から選択した金属を有する第３金
属層は第１金属層による悪影響を阻止する。この第３金
属層は酸素含有雰囲気中での加熱により酸化し、これに
より平滑で高密で均質な絶縁層を形成する。この絶縁層
は下側電極の表面を平滑に保ち、更に電極金属に対する
障壁層として作用する為、誘電体材料が電極金属で汚染
されることがなくなる。このようにして、比較的低い電
圧パルスにより一方の安定状態から他方の安定状態に切
換えることができるとともに、これらの切換えを完全に
検出しうる程度に高いキャパシタンスを有するメモリ素
子が得られるような薄肉層の強誘電物質を下側電極上に
設けることができる。上述した所望の効果を得るために
第３金属層を極めて薄肉に　（１０ｎｍよりも薄く）　
することができる。この場合、第３金属層から形成され
る酸化物も極めて薄肉となり、これによりキャパシタン
ス値に著しい影響を及ぼさない。
【０００６】チタニウム、ジルコニウム、ハフニウムの
群から選択する第３金属層を省略する場合、酸素含有雰
囲気中での加熱後に良好な被着が行なわれるも、表面粗
さは均一な厚さを有する強誘電物質の均質層が実際に形
成されない程度の厚さとなり、従って局部的に大きな電
界が生じ、これにより誘電体材料をブレークダウンある
いは劣化させるおそれがある。本発明の方法では第１金
属層及び第３金属層をチタニウムから造るのが好ましい
。チタニウムは比較的低温度で酸化珪素を還元し、珪素
と強い結合を行なう。更に、チタニウムは半導体製造処
理中に珪素化合物上に容易に堆積せしめることができ且
つ大きな選択性を以って局部的に簡単に腐食除去するこ
ともできる。
【０００７】強誘電物質には、一般に材料特性を改善す
るために加熱処理を行なう必要がある。この加熱処理を
下側電極の加熱処理と組合せることにより、半導体装置
を高温度にさらす必要がある期間が短くなるという利点
が得られる。従って、本発明による方法では、下側電極
を堆積した後で加熱工程の前に強誘電物質の誘電体材料
を設け、その後に下側電極と強誘電物質の誘電体材料と
の双方を酸素含有雰囲気中で加熱するのが好ましい。
【０００８】下側電極は種々の製造工程中にあるパター
ンに腐食処理することができる。この腐食処理を下側電
極を設けた直後に行なうと、下側電極の縁部が次の加熱
工程中に形状変化を受けるおそれがあるという欠点が生
じる。従って、加熱工程後に下側電極をあるパターンに
腐食処理し、下側電極に鋭利に規定された縁部が形成さ
れるようにするのが有利である。強誘電物質の誘電体材
料を設けた後に腐食工程を行なうと、下側電極と誘電体
材料とをパターン化する処理工程が１回で足りるという
利点が得られる。誘電体材料と下側電極との双方をこれ
らの加熱処理後に同時にパターン化するのが一層有利で
ある。このようにすることにより、形成すべきキャパシ
タの縁部が鋭利に規定されたものとなる。従って、本発
明の方法では、下側電極と強誘電物質の誘電体材料とを
設け、これらに加熱処理を行なった後にこれらをあるパ
ターンに腐食処理するのが好ましい。
【０００９】更に本発明の方法では、下側電極及び強誘
電物質の誘電体材料を設けた後、チタニウム、ジルコニ
ウム、ハフニウムの群から選択した金属又はこれら金属
の合金を有する第１金属層と、プラチナを有する第２金
属層と、チタニウム、ジルコニウム、ハフニウムの群か
ら選択した金属又はこれら金属の合金を有する第３金属
層とを順次に誘電体材料の表面上に堆積し、次に半導体
本体を酸素含有雰囲気中で加熱することにより上側電極
を誘電体材料上に設けるのが好ましい。このようにする
と、平滑で、酸化物や窒化物のような表面に良好に被着
する上側電極が形成される。この場合、上側電極と例え
ば半導体本体中のスイッチング電子素子との間を接続す
ることができる。強誘電物質の誘電体材料の上側面及び
下側面に同じ金属を用いた場合、２つの分極状態間での
キャパシタの切換えが同じ値の正及び負の電圧で行なわ
れるということを実験により確かめた。これによりスイ
ッチング電子機構を簡単化する。従って、本発明方法で
は、上側電極の第１金属層と下側電極の第３金属層とを
同じ組成で設けるのが好ましい。
【００１０】
【実施例】図面は線図的なものであり、実際のものに正
比例して描いておらず、特に厚さ方向の寸法を誇張して
いる。又、各図間で対応する部分には同一符号を付した
。図１は本発明により製造した半導体装置の一例を示す
断面図である。この半導体装置は、プラチナを有する下
側電極１１と、強誘電物質の誘電体材料１２と、プラチ
ナを有する上側電極１３とを具えるキャパシタ２の形態
のメモリ素子が設けられている表面１０を有する半導体
本体３を具えている。このような半導体装置はスイッチ
ング電子素子と関連してメモリ素子を構成する。この目
的のために、キャパシタ２にスイッチングトランジスタ
１を接続する。図面を明瞭とするために、１つのみのト
ランジスタ１と１つのみのキャパシタ２とを図示してい
るが、実際には半導体本体はこのようなトランジスタ及
びキャパシタを多数個有するものである。半導体本体３
中には通常のようにＭＯＳトランジスタを設けるもので
あり、このＭＯＳトランジスタは約３０ｎｍの厚さの酸
化珪素層５により半導体本体３から絶縁された多結晶珪
素のゲート電極４を有する。このゲート電極４は酸化珪
素層６によっても絶縁する。個々のトランジスタはフィ
ールド酸化物領域７によって互いに分離させる。このト
ランジスタのソース領域８及びドレイン領域９は拡散に
よりフィールド酸化物領域７とゲート電極４との間に形
成する。
【００１１】キャパシタ２の表面は絶縁用の酸化珪素層
１４により被服する。この酸化珪素層に接点孔１５及び
１６を腐食形成する。これらの接点孔を経る金属化層１
７及び１８により上側電極１３をトランジスタ１のソー
ス領域８に接続する。金属化層１７は例えばチタニウム
とタングステンとの合金を以って構成し、金属化層１８
はアルミニウム合金を以って構成する。トランジスタ１
及びキャパシタ２は半導体本体中のスイッチング電子素
子に接続する。下側電極１１は駆動ラインに、ゲート電
極４はワードラインに、ドレイン電極９は金属化層１７
，　１８を経ていわゆるビットラインにそれぞれ接続す
る。これら種々のラインにおける電圧パルスによりメモ
リ素子を制御し且つ強誘電体物質の誘電体材料１２を２
つの安定な分極状態間で切換えることができる。
【００１２】図２〜８は、プラチナを有する下側電極１
１と、強誘電物質の誘電体材料１２と、上側電極１３と
を有するキャパシタ２の形態のメモリ素子が設けられて
いる表面１０を有する半導体本体を具える半導体装置の
順次の製造工程を示す。本発明によれば、プラチナを有
する下側電極１１を、以下の材料すなわちチタニウム、
ジルコニウム、ハフニウムの群から選択した金属又はこ
れら金属の合金を有する第１金属層１９と、プラチナを
有する第２金属層２０と、チタニウム、ジルコニウム、
ハフニウムの群から選択した金属又はこれら金属の合金
を有する第３金属層２１とを表面上に順次に堆積するこ
とにより形成し、次に半導体本体を酸素含有雰囲気中で
加熱する。
【００１３】図２は、図１に類似するも、下側電極１１
がスパッタリング処理により既に設けられているが下側
電極の加熱がまだ行なわれていない製造工程における半
導体装置を示す。第１金属層１９及び第３金属層２１は
チタニウムを以って構成する。第１金属層１９は加熱処
理後に半導体表面１０とプラチナを有する第２金属層２
０とに良好に被着する。第３金属層２１は、加熱処理に
より平滑な表面の電極１１を形成するようにするもので
ある。下側電極１１の堆積後であるも加熱処理前に強誘
電物質の誘電体材料１２を設け（図３）、その後に下側
電極とこの誘電体材料との双方を酸素含有雰囲気中で加
熱するのが好ましい。 強誘電物質の誘電体材料１２としては例えばチタン酸ジ
ルコニウム鉛を用いる。この誘電体材料はソル−ゲル技
術により被着する。この技術では、鉛、ジルコニウム及
びチタニウムの先駆物質の溶液を一般に有機金属ゲルを
形成するのに適したアセテート又はアルコキシドの形態
で用いる。このゲルを遠心機中でのスピニング処理によ
り電極１１上に設け、次に酸素含有雰囲気中で加熱処理
に課する。これによりチタニウムの第１金属層　（図３
）　が酸化珪素表面１０と反応し、ここに酸化チタニウ
ム層２２　（図４）　を形成する。チタニウムは層１９
及び２１からプラチナを有する第２金属層２０内に拡散
し、ＰｔＴｉｘ　層２３が形成される。ここにｘは０．
０５程度である。チタニウムの第３金属層２１は加熱処
理中に酸化し、高密で均質で平滑な酸化チタニウム層２
４を形成する。この酸化チタニウム層２４はプラチナが
誘電体材料１２中に入るのを阻止する。下側電極１１及
び強誘電物質の誘電体材料１２を設け、これらに熱処理
を行なった後、下側電極１１及び誘電体材料１２を通常
のように光感応層２５　（図４）　で局部的に被覆し次
に反応性プラズマによって腐食することにより下側電極
１１及び誘電体材料をパターン化する。その結果、図５
に示す構造が得られる。下側電極１１及び強誘電物質の
誘電体材料１２を設けた後、誘電体材料１２の表面上に
、チタニウム、ジルコニウム、ハフニウムの群から選択
した金属又はこれら金属の合金を有する第１金属層２６
と、プラチナを有する第２金属層２７と、チタニウム、
ジルコニウム、ハフニウムの群から選択した金属又はこ
れら金属の合金を有する第３金属層２８とを順次に堆積
することにより誘電体材料上に上側電極１３を設け、そ
の後半導体本体を酸素含有雰囲気中で加熱する。上側電
極１３の第１金属層２６と下側電極１１の第３金属層２
１とを同じ組成で設けるのが好ましい。このようにする
ことによりキャパシタ２は対称的な電圧特性を呈し、キ
ャパシタの誘電体材料１２の分極状態を切換えるのに互
いに等しい大きさの正及び負の電圧を必要とするように
なる。本例では、上側電極の第１金属層２６及び第３金
属層２８の双方の上にスパッタリング処理によりチタニ
ウムを設ける。加熱処理後の結果は図７に示す構造とな
る。この処理中チタニウムの第１金属層２６が殆ど酸化
チタニウム層２９に変換され、この酸化チタニウム層が
上側電極１３を強誘電物質の誘電体材料１２に良好に被
着せしめ、且つプラチナ電極金属２７がＰｔＴｉｘ　層
３０に変換され　（ｘはほぼ０．０５である）　、第３
チタニウム層２８が酸化チタニウム層３１に変換され、
この酸化チタニウム層が上側電極の表面を平滑にする。 次に、上側電極を光感応層３２のマスクを用いてパター
ン化腐食する。その結果を図８に示す。図９は図８に示
す半導体装置を通常のようにしていかに完成せしめうる
かを示すものであり、例えば表面に例えば酸化珪素より
成る絶縁層３３を被覆することにより完成しうる。表面
安定化用のこの絶縁層３３には、上側電極１３、ソース
領域８及びドレイン領域９に対する接点を形成するため
の接点孔１５，　１６及び３４をそれぞれ腐食形成する
。接点孔１５中に存在する酸化チタニウムはスパッタ腐
食により除去する。金属化層はチタニウムとタングステ
ンとの合金より成る拡散障壁層１７とアルミニウム合金
の導体層１８とを以って構成する。
【００１４】具体例１ 第１具体例では、下側電極を半導体基板上に設け且つ酸
素含有雰囲気中で熱処理し、その後誘電体材料を設け且
つ酸素含有雰囲気中で熱処理し、最後に上側電極を設け
且つ酸素含有雰囲気中で熱処理する。以下の処理を行う
ことにより、約６００ｎｍ　の厚さのＳｉＯ２層が設け
られた　Ｓｉ＜１００＞スライス上に上述したように下
側電極を設けた。 ※　　スパッタ堆積システム内に基板を装填する。 ※　　スパッタ堆積システムをｐ＜５×１０−７トルと
なるように排気する。 ※　　５×１０−３トルとなるまでＡｒスパッタリング
ガスを導入する。 ※　　３０分　３００Ｗでプラチナターゲットをプレス
パッタリングする。 ※　　３０分　３００Ｗでチタニウムターゲットをプレ
スパッタリングする。 ※　　１４分　３００Ｗ２８回転で２０ｎｍのチタニウ
ムを堆積する　（第１金属層１９の被着、図２）　。 ※　　１７分　３００Ｗ３４回転で３９ｎｍのプラチナ
を堆積する　（第２金属層２０の被着、図２）　。 ※　　３．５　分　３００Ｗ７回転で５ｎｍのチタニウ
ムを堆積する　（第３金属層２１の被着、図２） ※　　空気を入れ基板を取出す。 ※　　基板を濾内に装填する。 ※　　Ｎ２：Ｏ２を４：１にした雰囲気中で基板を　７
５０℃で１時間加熱する。 ※　　基板を濾から取出す。 これにより、約７５ｎｍの厚さで、プラチナを有する下
側電極が良好に被着した状態で半導体表面上に存在する
。その表面抵抗は約４Ω／□である。この層の表面粗さ
は０．０１μｍ　よりも小さい。
【００１５】チタニウムの第１金属層１９に対する厚さ
２０ｎｍは、酸化珪素と反応するとともにプラチナ電極
とで金属間結合を形成するのに十分なチタニウムが得ら
れる連続のチタニウム層が表面上に存在するように選択
したものである。プラチナを有する第２金属層２０の厚
さは下側電極の所望の導電度によって決定する。チタニ
ウムの第３金属層２１の厚さ５ｎｍは電極表面上に連続
な酸化チタニウムの層が得られるのに十分な厚さである
。加熱工程は、強誘電物質の誘電体材料を加熱する温度
よりもわずかに高い温度で行なうのが好ましい。この温
度で下側電極が基板材料に良好に被着され、同時に下側
電極は強誘電物質の誘電体材料の加熱に際して安定なも
のとなる。
【００１６】加熱工程に際しての酸素含有雰囲気は、チ
タニウムの第３金属層２１の酸化中に充分な酸素が供給
されるように作用する。この条件は通常約１０−３トル
よりも高い酸素分圧で満足される。本例でチタニウムの
第３金属層２１を省略する場合には、酸化珪素表面に良
好な被着を行なう加熱工程後に下側電極　（第２金属層
）　を形成するも、その表面粗さは約　０．１μｍ　と
なる。後に強誘電物質の誘電体材料の堆積が行なわれる
電極表面上に不連続な約３ｎｍの厚さの自然の酸化チタ
ニウム層が存在する。 このような電極では信頼しうるメモリ素子を製造するこ
とができない。表面粗さは可成り大きい為に、誘電体材
料の層厚を充分に均一で薄肉にすることができず、しか
も酸化チタニウムの層が極めて薄肉で不連続であること
により誘電体材料を電極材料で汚染するおそれがある。
【００１７】下側電極を設けた後、強誘電物質の誘電体
材料、例えばチタン酸ジルコニウム鉛を電極材料上に設
ける。出発材料は、ｎ−ブタノール中にエチルヘキサン
酸鉛と、アセチルアセトン酸ジルコニウムと、チタニウ
ムｎ−ブトキシドとを溶解させた溶液（モル濃度は　０
．２〜０．５　）とする。この溶液を遠心分離機　（５
００　〜１５００ｒｐｍ　の回転速度）　中でのスピニ
ング処理により下側電極に被着する。次にＮ２：Ｏ２を
４：１とした雰囲気を有する濾中で約　７００℃の温度
で６時間加熱を行なう。１回のスピニング処理及び１回
の加熱サイクルで得られる強誘電物質の層厚は約０．１
　ミクロンである。約　０．５ミクロンの所望の層厚を
得るためにはこの処理を５回行なう。上述した処理で得
られるチタン酸ジルコニウム鉛の代表的な組成は ＰｂＺｒ０．４７　Ｔｉ０．４３　Ｏ３である。
【００１８】次に、下側電極及び強誘電物質の誘電体材
料をあるパターンに腐食処理する。次に、強誘電物質の
誘電体材料上に上側電極を、その加熱工程を誘電体材料
の加熱温度約　７００℃で行なうという事実を除いて下
側電極と同様にして設ける。その後、上側電極をあるパ
ターンに腐食処理する。このようにして形成したキャシ
タを１５Ｖの正及び負の試験電圧で試験した。強誘電物
質の誘電体材料の２つの安定な分極状態間での切換えを
行なうのに５Ｖの正及び負の電圧パルスで充分であると
いうことを確かめた。
【００１９】具体例２ 第２具体例では、まず最初に半導体基板上に下側電極を
設け、次に誘電体材料を設け、その後これらの両者を酸
素含有雰囲気中で加熱処理し、最後に上側電極を設け且
つ酸素含有雰囲気中で加熱処理する。下側電極の種々の
層の被着は、７５０　℃での加熱処理を行なわないとい
う事実を除いて第１具体例と同様にして行なう。その後
、強誘電物質の誘電体材料の第１層を第１具体例の方法
によって下側電極上に設ける。下側電極及び強誘電物質
の誘電体材料の第１層の加熱処理をＮ２：Ｏ２を４：１
とした雰囲気を有する濾内で　７００℃の温度で６時間
同時に行なう。その後、誘電体材料の幾つかの他の層を
第１具体例と同様に設ける。次に、下側電極及び誘電体
材料をあるパターンに腐食処理する。最後に、第１具体
例と全く同様に上側電極を設け、加熱処理し、あるパタ
ーンに腐食処理する。この第２具体例によって得たキャ
パシタの特性は第１具体例によって得たキャパシタの特
性と同じである。
【００２０】上述したところでは、電極材料を堆積し整
形するためのある技術を述べているが、これは本発明に
よる方法がこのような技術のみにより行ないうるもので
あるということを意味するものではない。電極材料は気
相からの化学的蒸着（ＣＶＤ）　或いは電気めっきのよ
うな他の技術により設けることができ、電極のパターン
化は例えば、湿式の化学的エッチング技術により行なう
こともできる。
【図面の簡単な説明】
【図１】本発明方法により製造され、メモリ素子を構成
するキャパシタを表面上に有する半導体装置の一例を示
す断面図である。
【図２】本発明方法による半導体装置の順次の製造工程
の一段階を示す断面図である。
【図３】同じく他の一段階を示す断面図である。
【図４】同じく更に他の一段階を示す断面図である。
【図５】同じく更に他の一段階を示す断面図である。
【図６】同じく更に他の一段階を示す断面図である。
【図７】同じく更に他の一段階を示す断面図である。
【図８】同じく更に他の一段階を示す断面図である。
【図９】本発明方法による製造工程の最終段階を示す断
面図である。
【符号の説明】
１　　スイッチングトランジスタ ２　　キャパシタ ３　　半導体本体 ４　　ゲート電極 ５，６　　酸化珪素層 ７　　フィールド酸化物領域 ８　　ソース領域 ９　　ドレイン領域 １０　　表面 １１　　下側電極 １２　　強誘電物質の誘電体材料 １３　　上側電極 １４　　酸化珪素層 １５，　１６，　３４　　接点孔 １７，　１８　　金属化層 １９　　第１金属層 ２０　　第２金属層 ２１　　第３金属層 ２２，　２４　　酸化チタニウム層 ２３　　ＰｔＴｉｘ　 ２５，　３２　　光感応層 ２６　　第１金属層 ２７　　第２金属層 ２８　　第３金属層 ２９　　酸化チタニウム層 ３０　　ＰｔＴｉｘ　層 ３１　　酸化チタニウム層 ３３　　絶縁層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　プラチナを有する下側電極と、強誘電
    物質の誘電体材料と、上側電極とを具えるメモリ素子を
    構成するキャパシタが半導体本体の表面上に設けられて
    いる半導体装置を製造するに当り、チタニウム、ジルコ
    ニウム、ハフニウムの群から選択した金属又はこれら金
    属の合金を有する第１金属層と、プラチナを有する第２
    金属層と、チタニウム、ジルコニウム、ハフニウムの群
    から選択した金属又はこれら金属の合金を有する第３金
    属層を前記の表面上に順次に堆積し、その後に半導体本
    体を酸素含有雰囲気中で加熱することによりプラチナを
    有する前記の下側電極を形成することを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】　　請求項１に記載の半導体装置の製造方
    法において、第１金属層と第３金属層との双方をチタニ
    ウムから造ることを特徴とする半導体装置の製造方法。
  3. 【請求項３】　　請求項１又は２に記載の半導体装置の
    製造方法において、下側電極を堆積した後で加熱工程の
    前に強誘電物質の誘電体材料を設け、その後に下側電極
    と強誘電物質の誘電体材料との双方を酸素含有雰囲気中
    で加熱することを特徴とする半導体装置の製造方法。
  4. 【請求項４】　　請求項３に記載の半導体装置の製造方
    法において、下側電極と強誘電物質の誘電体材料とを設
    け、これらに加熱処理を行なった後にこれらをあるパタ
    ーンに腐食処理することを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】　　請求項１〜４のいずれか一項に記載の
    半導体装置の製造方法において、下側電極及び強誘電物
    質の誘電体材料を設けた後、チタニウム、ジルコニウム
    、ハフニウムの群から選択した金属又はこれら金属の合
    金を有する第１金属層と、プラチナを有する第２金属層
    と、チタニウム、ジルコニウム、ハフニウムの群から選
    択した金属又はこれら金属の合金を有する第３金属層と
    を順次に誘電体材料の表面上に堆積し、次に半導体本体
    を酸素含有雰囲気中で加熱することにより上側電極を誘
    電体材料上に設けることを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】　　請求項５に記載の半導体装置の製造方
    法において、上側電極の第１金属層と下側電極の第３金
    属層とを同じ組成で設けることを特徴とする半導体装置
    の製造方法。
JP3074368A 1990-03-16 1991-03-15 半導体装置の製造方法 Pending JPH04221848A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000602 1990-03-16
NL9000602A NL9000602A (nl) 1990-03-16 1990-03-16 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.

Publications (1)

Publication Number Publication Date
JPH04221848A true JPH04221848A (ja) 1992-08-12

Family

ID=19856748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3074368A Pending JPH04221848A (ja) 1990-03-16 1991-03-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5122477A (ja)
EP (1) EP0448151A1 (ja)
JP (1) JPH04221848A (ja)
KR (1) KR910017660A (ja)
NL (1) NL9000602A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036028A (ja) * 1999-06-28 2001-02-09 Hyundai Electronics Ind Co Ltd 半導体メモリデバイス及びその製造方法
JP2008010634A (ja) * 2006-06-29 2008-01-17 Fujitsu Ltd キャパシタを含む半導体装置及びその製造方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185220B2 (ja) * 1990-09-28 2001-07-09 セイコーエプソン株式会社 半導体装置
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
US5620739A (en) * 1991-02-25 1997-04-15 Symetrix Corporation Thin film capacitors on gallium arsenide substrate and process for making the same
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
JPH0582801A (ja) * 1991-09-20 1993-04-02 Rohm Co Ltd 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ
JP3162718B2 (ja) * 1991-12-13 2001-05-08 サイメトリックス，コーポレイション 集積回路メモリー
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5212620A (en) * 1992-03-03 1993-05-18 Radiant Technologies Method for isolating SiO2 layers from PZT, PLZT, and platinum layers
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
DE69317940T2 (de) * 1992-06-12 1998-11-26 Matsushita Electronics Corp., Takatsuki, Osaka Halbleiterbauelement mit Kondensator
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
US6327135B1 (en) 1992-12-18 2001-12-04 Symetrix Corp Thin film capacitors on gallium arsenide substrate
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5462897A (en) * 1993-02-01 1995-10-31 International Business Machines Corporation Method for forming a thin film layer
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5356833A (en) * 1993-04-05 1994-10-18 Motorola, Inc. Process for forming an intermetallic member on a semiconductor substrate
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JP3966479B2 (ja) * 1993-04-16 2007-08-29 日本テキサス・インスツルメンツ株式会社 ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
US5933316A (en) * 1993-08-02 1999-08-03 Motorola Inc. Method for forming a titanate thin film on silicon, and device formed thereby
US5440173A (en) * 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
CA2163130C (en) * 1994-03-17 2005-05-24 Masamichi Azuma Thin film capacitors on gallium arsenide substrate and process for making the same
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
JPH0855967A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 強誘電体薄膜キャパシタの製造方法
US5519235A (en) * 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
KR100214267B1 (ko) * 1995-04-07 1999-08-02 김영환 반도체 소자 제조방법
EP0972309A4 (en) * 1995-06-28 2000-01-19 Telcordia Tech Inc BARRIER LAYER FOR FERROELECTRIC MEMORY ARRANGEMENT INTEGRATED ON SILICON
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US6242321B1 (en) 1996-04-23 2001-06-05 International Business Machines Corporation Structure and fabrication method for non-planar memory elements
KR100197566B1 (ko) * 1996-06-29 1999-06-15 윤종용 강유전체 메모리 장치
JPH1022294A (ja) * 1996-07-04 1998-01-23 Sony Corp 半導体装置の製造方法
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5920453A (en) * 1996-08-20 1999-07-06 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor
US5864932A (en) * 1996-08-20 1999-02-02 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
DE19640240A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben
KR100232223B1 (ko) * 1996-10-24 1999-12-01 김영환 메모리용 플라트늄 박막 형성방법
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
USRE38565E1 (en) * 1997-03-03 2004-08-17 Matsushita Electric Industrial Co., Ltd. Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
US6265738B1 (en) 1997-03-03 2001-07-24 Matsushita Electronics Corporation Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
SG74643A1 (en) 1997-07-24 2000-08-22 Matsushita Electronics Corp Semiconductor device and method for fabricating the same
JP3976288B2 (ja) * 1998-01-21 2007-09-12 ローム株式会社 半導体装置および半導体装置の製造方法
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
KR100293720B1 (ko) 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
KR100335398B1 (ko) * 1998-10-13 2002-07-18 박종섭 강유전체 램의 캐패시터 제조방법
US6174735B1 (en) 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
DE19857039A1 (de) * 1998-12-10 2000-06-21 Siemens Ag Mikroelektronische Struktur
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6421223B2 (en) 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR100324316B1 (ko) * 1999-03-26 2002-02-16 김영환 반도체 소자의 커패시터 및 그 제조방법
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US6885138B1 (en) * 2000-09-20 2005-04-26 Samsung Electronics Co., Ltd. Ferroelectric emitter
JP4688343B2 (ja) * 2001-05-16 2011-05-25 ルネサスエレクトロニクス株式会社 強誘電体メモリ装置
KR100425450B1 (ko) * 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
KR100476376B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US6938310B2 (en) * 2002-08-26 2005-09-06 Eastman Kodak Company Method of making a multi-layer micro-electromechanical electrostatic actuator for producing drop-on-demand liquid emission devices
US6932124B2 (en) * 2003-11-19 2005-08-23 Ice House America Llc Automated ice bagging apparatus and methods
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP4908801B2 (ja) * 2005-08-16 2012-04-04 株式会社神戸製鋼所 電子部品用銅系基材及び電子部品
US8361811B2 (en) 2006-06-28 2013-01-29 Research In Motion Rf, Inc. Electronic component with reactive barrier and hermetic passivation layer
EP1873814A2 (en) * 2006-06-28 2008-01-02 Gennum Corporation Hermetic passivation layer structure for capacitors with perovskite or pyrochlore phase dielectrics
US8089113B2 (en) * 2006-12-05 2012-01-03 Spansion Llc Damascene metal-insulator-metal (MIM) device
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US20150064492A1 (en) * 2013-08-29 2015-03-05 North Carolina State University Patterned films, layered composites formed therewith, and methods of preparation thereof
CN109216360B (zh) 2017-07-07 2021-01-12 联华电子股份有限公司 半导体存储装置
DE102019220132B4 (de) * 2019-12-19 2022-01-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Piezoelektrisches Element und Verfahren zum Herstellen eines piezoelektrischen Elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135548A (ja) * 1984-07-27 1986-02-20 Hitachi Ltd 半導体装置の製造方法
JPS6156447A (ja) * 1984-08-28 1986-03-22 Matsushita Electronics Corp 半導体装置およびその製造方法
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US4707897A (en) * 1976-02-17 1987-11-24 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same
US4423087A (en) * 1981-12-28 1983-12-27 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135548A (ja) * 1984-07-27 1986-02-20 Hitachi Ltd 半導体装置の製造方法
JPS6156447A (ja) * 1984-08-28 1986-03-22 Matsushita Electronics Corp 半導体装置およびその製造方法
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036028A (ja) * 1999-06-28 2001-02-09 Hyundai Electronics Ind Co Ltd 半導体メモリデバイス及びその製造方法
JP2008010634A (ja) * 2006-06-29 2008-01-17 Fujitsu Ltd キャパシタを含む半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0448151A1 (en) 1991-09-25
KR910017660A (ko) 1991-11-05
US5122477A (en) 1992-06-16
NL9000602A (nl) 1991-10-16

Similar Documents

Publication Publication Date Title
JPH04221848A (ja) 半導体装置の製造方法
KR100285871B1 (ko) 강유전체를 가진 캐패시터를 포함하는 반도체 디바이스 및 그의 제조방법
EP0737364B1 (en) Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
JP2002509647A (ja) チタン酸バリウムストロンチウムの薄膜を製造する方法
US5645976A (en) Capacitor apparatus and method of manufacture of same
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
US7335552B2 (en) Electrode for thin film capacitor devices
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
JP2002343791A (ja) 誘電体薄膜の製造方法並びに強誘電体装置
JP3248475B2 (ja) 強誘電体不揮発メモリセル構造の製造方法
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
KR100321691B1 (ko) 백금전극을가진반도체소자의캐패시터형성방법
KR100326239B1 (ko) 반도체소자의캐패시터제조방법
KR100293716B1 (ko) 반도체 장치의 커패시터 형성 방법_
JPH10287425A (ja) 強誘電体薄膜の形成方法
JPH11340427A (ja) 強誘導体不揮発性メモリ及びその製造方法
JPH06188367A (ja) 半導体集積回路用受動素子の製造方法
KR20000041425A (ko) 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법
KR19980028662A (ko) 강유전체 메모리장치 및 그 제조방법
JPH10335597A (ja) 容量素子を有する半導体装置およびその製造方法
KR20020002976A (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 제조 방법
KR20000027358A (ko) 강유전체 메모리 소자의 캐패시터 하부전극 형성방법