JPH04223789A - 信号スロープ急峻化回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ信号の振幅−離
散サンプリング値のシーケンスの形態でデジタル信号の
信号スロープを急峻化する回路配置に関するものである
。

【０００２】

【従来の技術】輝度信号の形状を用いてクロミナンス信
号の信号スロープを急峻化するようにしたカラーエッジ
の峻度を増大する回路配置はＤＥ−Ｃ　３５　４１　１
０３号から既知である。この目的のために、輝度信号の
峻度を決めるとともに所定峻度値以上となる際に計数器
を作動させるようにする。計数器がその計数を継続して
いる期間中クロミナンス信号の連続変化とは無関係に色
差信号のプレフィックス値を発生する。所定数のクロッ
ク信号を計数した後実際の色差信号値を再び発生する。 これがため、信号の初期振幅から出発して最終値への直
接切換えが行われる。

【０００３】

【発明が解決しようとする課題】かかる回路配置は特に
変化している信号特性には適応させることはできない。 例えば、信号スロープの長さ又はその峻度は考慮されな
い。また、特に、比較的低い周波数の信号スロープ、即
ち、比較的長い立上り時間を有する信号スロープの場合
には、信号移転を考慮する必要がある。その理由はこれ
らスロープも急峻化処理されるからである。しかし、こ
の種の既知の回路配置の基本的な問題は、これが輝度信
号とともに作動し、従って輝度信号の変化によって生じ
ないカラー変化は急峻化し得ないことである。　　本発
明は、上述した問題の発生しない回路配置を提供するこ
とをその目的とする。

【０００４】

【課題を解決するための手段】本発明はアナログ信号の
振幅−離散サンプリング値のシーケンスの形態でデジタ
ル信号の信号スロープを急峻化する回路配置において、
急峻化すべきデジタル信号をスロープ検出器に供給して
、これによりデジタル信号のスロープが所定峻度値以上
となる期間中マーク信号を発生し、このマーク信号によ
って急峻化すべきデジタル信号のスロープを含むシーケ
ンスをマークし、他に幅が前記急峻化すべき信号シーケ
ンスの最大値よりも長い時間の固定周期だけ前記デジタ
ル信号およびマーク信号を遅延する遅延回路を設け、非
遅延シーケンスの終了瞬時にデジタル信号の振幅値を格
納するとともにこの振幅値を遅延シーケンスの開始瞬時
に読出すＦＩＦＯメモリを設け、更に前記遅延デジタル
信号、遅延マーク信号および前記ＦＩＦＯメモリから読
出した振幅値を考慮しながら急峻化信号を発生するとと
もにこれを遅延デジタル信号の検出したシーケンスの少
なくとも１部分においてマルチプレクサにより信号の元
のシーケンスに対して置換するシーケンス発生器を設け
るようにしたことを特徴とする。

【０００５】これがため、この回路配置では、例えば１
つ以上のクロミナンス信号を急峻化するあめに用いられ
るカラーテレビジョン信号の輝度信号のような関連する
信号よりもむしろ、急峻化すべき信号のみを用いて急峻
化すべき信号のスロープを検出する。

【０００６】急峻化すべきテレビジョン信号をスロープ
検出器に供給する。信号がこの所期値以上となる期間中
スロープ検出器によってマーク信号を供給する。これが
ため、このマーク信号によって急峻化すべき信号のスロ
ープが存在するシーケンスをマークする。

【０００７】これら急峻化すべき信号および前記スロー
プ検出器により発生したマーク信号の双方を遅延装置に
供給し、ここでこれら信号を固定期間遅延する。この固
定期間の選択はスロープを急峻化する必要のあるシーケ
ンスの最大長さに依存して行う。例えばカラーテレビジ
ョン信号のクロミナンス信号を急峻化する際クロミナン
ス信号に予め帯域制限を行うことは既知である。この帯
域制限の範囲内における急峻化は特に必要となる。クロ
ミナンス信号の低い周波数範囲ではかかる急峻化は必要
でない。その理由はこの低い周波数範囲はかかる帯域制
限には殆ど影響を受けず、従って急峻化すべき周波数の
時間的最大期間がこれらの規準から既に発生しているか
らである。

【０００８】更に、直列に格納されたデータを再び同一
順序で読出す特性を有するいわゆるＦＩＦＯメモリを設
ける。デジタル信号の実際の振幅値はこのＦＩＦＯメモ
リに格納する、即ち、この振幅値を決めて非遅延シーケ
ンスの終了瞬時に、即ち、マーク信号の終了瞬時にＦＩ
ＦＯメモリに記憶する。

【０００９】急峻化すべき信号及び遅延装置に入れるマ
ーク信号の値は固定遅延期間後に再び読出す。この読出
し期間中例えば遅延したマーク信号によって遅延シーケ
ンスの開始瞬時をきめるようにする。この瞬時に到達す
ると直ちに遅延すべき信号の以前に導入した値をＦＩＦ
Ｏメモリから読出す。これがため、遅延シーケンスの開
始時に、急峻化すべき遅延信号と、急峻化すべきデジタ
ル信号がシーケンスの終端とみなされる最終値との双方
の信号を用いる。これら信号は、遅延マーク信号により
示される期間に信号の急峻化形状を発生するシーケンス
発生器で更に処理する。最も簡単な場合には、これを例
えばデジタルフィルタによって行う。更に、シーケンス
発生器には、遅延マーク信号により示される期間に対し
、遅延デジタル信号、即ち、変化しないデジタル信号か
ら急峻化デジタル信号に切換わるマルチプレクサを設け
る。この場合にはこの切換えを、マーク信号により示さ
れる全期間中に行うことは絶対的に必要ではない。即ち
、これを用いることによりシーケンスの夫々開始時及び
終了時に急峻化すべき信号の初期値又は最終値に切換え
ると共にマークされたシーケンスの中間でのみ急峻化信
号に切換えるのが有利である。

【００１０】この回路配置は、急峻化すべき信号の値に
向けられ、他の関連する信号には向けられない点で特に
有利である。カラーテレビジョン信号のクロミナンス信
号を急峻化する場合には、クロミナンス信号に存在し、
輝度信号に関連するスロープとして現れないスロープを
も検出する。画像は、特にそのスロープがクロミナンス
信号の強い帯域制限のため著しくぼける光学的印象を与
えるため、この場合にはかかる回路配置が特に有効であ
る。又、かかる回路配置は信号の所定の初期値及び最終
値間を切換わらないで、検出されたシーケンスの期間に
元の信号の急峻化形状を発生する。これがため、元の信
号の種々の信号形状が考慮され、その結果は所定値間の
簡単な切換えのみではない。従って２つの値間の簡単な
切換えと比較し、本質的に一層高い信号忠実度が得られ
る。この回路配置の他の利点は、これを急峻化すべきス
ロープの長さ、即ちその立上り時間に向け、且つこれに
より信号の急峻化をこの長さに適応する点である。

【００１１】この回路配置は入力側から出力側まで固定
の遅延で作動し、この遅延を並列処理すべき他の信号に
対して考慮することができる。本発明の１例によれば前
記急峻化信号は、前記遅延デジタル信号をその２次導関
数に加算することにより前記シーケンス発生器で発生す
ることによってデジタ信号を有利に急峻化することがで
きる。急峻化信号を発生するこのモードによって特に本
発明の他の例に従って２つの信号部分を加算中重み付け
しうるような所望の急峻化の程度を決めることができる
。これがため、テレビジョン受像機のユーザは、精細度
の所望の印象に従ってクロミナンス信号を急峻化するこ
の重み付け作動を行うことができる。他の例によれば、
前記加算中２つの信号部分を、前記スロープの所望の俊
度に応じて重み付けするようにする。

【００１２】殆どの適用範囲では信号の以前に行なった
帯域制限を補償する目的でデジタル信号の信号スロープ
を急峻化する。例えば、カラーテレビジョン信号のクロ
ミナンスに対し極めて強い帯域制限を施す。特に帯域制
限の上限よりも僅かに下側の周波数範囲では信号を急峻
化する必要がある。一方、信号のより低い周波数範囲で
は急峻化を必要としない。その理由はこの低い周波数範
囲の信号は帯域制限のため本質的に変化しないからであ
る。本発明回路配置によればマーク信号により示される
シーケンス長さに応じて従って急峻化すべき信号の立上
り時間に応じて信号を急峻化することができる。これが
ため、周波数が帯域制限の近くに位置する信号部分は帯
域制限に殆ど影響を受けない他の信号部分よりも強く急
峻化すことがてきる。又、周波数に関し帯域制限に比較
的近い個所に位置する信号部分のみを急峻化すると共に
より低い周波数の信号部分は変化しない状態で回路配置
を通過させることができる。

【００１３】これがため、斯かる回路配置は、多くの分
野に用いられる信号又は他の帯域制限信号に適用するこ
とができる。本発明の他の例によれば、前記シーケンス
発生器には、前記急峻化信号を遅延マーク信号により示
されるシーケンス中遅延デジタル信号の初期値と比較す
るとともに前記ＦＩＦＯメモリから読出した最終値と比
較してこの信号が前記初期値および最終値間の振幅値を
有する際にのみ前記マルチプレクサによって急峻化信号
に切換える比較器を設け、かつ、前記マーク信号により
示されるシーケンスの他の部分中は前記マルチプレクサ
によってこのシーケンスの第１半部中前記初期値に切換
え、第２半部中前記最終値に切換えるようにする。これ
がため、この例によれば、急峻化すべき信号は、遅延マ
ーク信号により示される期間中急峻化信号により自動的
に置換されない。実際上、この急峻化信号はシーケンス
の開始時の遅延デジタル信号の初期値と比較すると共に
ＦＩＦＯメモリから読出したデジタル信号の最終値と比
較する。従ってこの比較により急峻化すべき信号の値が
デジタル信号の初期値及び最終値間にあることを示す場
合にのみ急峻化信号はシーケンスの元の信号と置換され
るようになる。しかし急峻化信号の値がデジタル信号の
初期値及び最終値間にない場合にはマルチプレクサはこ
期間中急峻化信号に切換わらず、信号にこの初期値又は
最終値を含むようになる。シーケンスの第１半部中急峻
化信号の代わりに初期値を選択し、第２半部中最終値を
選択する。

【００１４】かくしてマルチプレクサから発生した信号
は、マルチプレクサによって遅延マーク信号により示さ
れるシーケンスの開始前に遅延された元の信号に切換わ
るようにして形成される。シーケンスの開始時に比較器
によって急峻化信号が初期値及び最終値間の範囲にある
か否かをチェックする。急峻化信号がこの範囲内にない
場合にはマルチプレクサによって信号の初期値に切換え
る。急峻化信号がこの初期値に到達すると直ちにマルチ
プレクサによって急峻化信号に切換わる。この急峻化信
号がその振幅値に関しシーケンスの初期値及び最終値間
の範囲内にある場合にはマルチプレクサによって前記Ｆ
ＩＦＯメモリから読出した信号の最終値に切換える。遅
延マーク信号により示されるシーケンスの終了時に再び
マルチプレクサによって急峻化されていない遅延信号に
切換える。この回路配置によれば、特にシーケンス発生
器で発生した急峻化信号のオーバーシュートがマルチプ
レクサ、従って回路配置の出力側に到達し得ない利点が
ある。これがため、この回路配置は理想的な特性を有す
る。その理由はスロープの元の形状がシーケンスの急峻
化スロープにより置換されるからであり、且つ、かかる
急峻化スロープの発生時に不可避に発生する開始時及び
終了時のオーバーシュートが抑圧されるからである。即
ち、このオーバーシュートは、これら期間中初期値又は
最終値に切換えられて抑圧される。例えばかかる回路配
置を用いてカラーテレビジョン信号のクロミナンス信号
を急峻化する場合には光学的印象がオーバーシュートを
有する急峻化スロープによる場合よりも一層良好である
。その理由は斯かるオーバーシュートによって特にカラ
ー汚染を生ずるからである。

【００１５】本発明の他の例によれば、前記シーケンス
発生器によって、前記ＦＩＦＯメモリから読出した最終
値および前記遅延デジタル信号の初期値を比較すること
により前記シーケンスがたどる方向を決め、かつ、シー
ケンス発生器に発生する急峻化信号の２つの連続値を連
続的に比較し、第２比較値が信号スロープの方向に関し
て第１比較値から変位しない限りにおいてその都度急峻
化信号の第２比較値を前記第１比較値と置換し得るよう
にする。特定の用途では、急峻化すべき信号を雑音信号
により抑圧することもできる。良好でない場合にはシー
ケンス発生器に発生した急峻化信号が急峻化すべきスロ
ープの範囲内で単調に変化しなくなることもある。しか
し、かかる信号形状は不所望である。その理由はこれら
信号形状が特にスロープの元の形状と一致しないからで
ある。従ってＦＩＦＯメモリから読出した最終値と遅延
デジタル信号の初期値とを比較することにより、シーケ
ンス発生器によってシーケンス内の信号スロープが何れ
の方向をとるか、即ちスロープが立上りであるか、立下
りであるかを決めるようにして発生したスロープの乱れ
を抑圧することができる。又、シーケンス発生器によっ
てこれに発生した急峻化信号の２つの連続値を比較する
。これら信号を比較することにより所望の形状を有する
スロープが検出されたか否かを直接示す。初期値及び最
終値の比較によりスロープが立上りであることを前もっ
て検出する場合には、何れにしても第２比較値を第１比
較値に等しいか又はこれよりも大きくする必要がある。 逆に立下りスロープの場合には第２比較値を第１比較値
に等しいか又はこれにより小さくする必要がある。 これらの条件を満足しない場合には第２比較値をシーケ
ンス発生器で第１比較値と置換する。即ち第１比較値を
保持する。従って比較値によって立上りスロープ又は立
下りスロープを所望のようにマークする場合にのみシー
ケンス発生器で急峻化した信号の実際の値に再び切換え
るようにする。これがため、シーケンス発生器により発
生した急峻化信号の上述した定常でない状態は回路配置
の出力信号に最早や存在しなくなる。

【００１６】第２導関数値までの加算により急峻化信号
を発生させる代わりに、本発明の１例では前記シーケン
スに時間的期間を示す情報を非遅延シーケンスの終了瞬
時に前記ＦＩＦＯメモリに格納し、前記シーケンス発生
器によって前記ＦＩＦＯメモリから読出した情報信号に
よりシーケンスの開始時に好適な初期値に設定される少
なくとも１個の計数器と相俟って急峻化信号を発生し、
この計数器はシーケンス中各新たなサンプリング値によ
り計数を継続し、種々の計数器値を復号化し、急峻化す
べき信号の初期値および最終値の急峻化信号を表わす好
適に重み付けされた差信号値を前記復号化瞬時に算術演
算ユニットにより発生し得るようにする。シーケンス発
生器のこの例では、計数器と、初期値及び最終値の種々
に重み付けされた差信号とによって信号スロープを発生
させる。この目的のために、遅延されたシーケンスの開
始時に急峻化すべき信号の初期値及び最終値を知る必要
があると共にシーケンスの長さも知る必要がある。従っ
て例えばスロープ検出器により検出し得るこのシーケン
スの長さ及びデジタル信号の最終値をＦＩＦＯメモリに
格納する。この信号及び最終値は遅延シーケンスの開始
時に読出すと共にこれによりシーケンス発生器の計数器
をシーケンスの開始時にその長さに従って設定する。こ
のシーケンスの期間中この計数器は例えば急峻化すべき
デジタル信号の各新たなサンプリング値でカウントダウ
ンする。この計数器の計数値を復号化してシーケンスの
位置が検出される所定瞬時に所定の復号化信号が存在し
得るようにする。これら信号を用いて信号の急峻化形状
を構成する初期値及び最終値の異なって重み付けされた
差信号を発生する。即ち、シーケンスの開始時に初期値
が優勢となり、シーケンスの終了時に最終値が優勢とな
るようにしてこれら種々の差信号を発生する。設計によ
り、これらの値間で極めて微細な傾斜が得られるように
する。シーケンス発生器のこの例では人工スロープを発
生し、且つマーク信号により示される検出されたシーケ
ンス中元の信号に導入されるようにする。又、この人工
シーケンスを発生する場合には初期値及び最終値への適
合、特に立上り時間への適合又はその長さへの適合が必
要となる。本発明の更に他の例では、第１導関数の値を
決める急峻化すべき信号の第１導関数をスロープ検出器
で形成するとともにこれをスレシホルド値と比較し、こ
のスロープ検出器によって前記第１導関数の値が前記ス
レシホルド値以上となる期間中前記マーク信号を発生す
るようにし、前記スレシホルド値のレベルは、急峻化す
べき信号の振幅変化のレベルに依存して連続的に変化さ
せるようにする。かようにしてスロープ検出を急峻化す
べき信号スロープの高さに準連続的に適応する。

【００１７】

【実施例】図面につき本発明を説明する。図１にブロッ
ク図で示すデジタル信号を急峻化する回路配置の第１例
を用いてカラーテレビジョン信号のクロミナス信号を急
峻化する。このクロミナンス信号Ｓは、アナログ信号の
振幅−離散ｎビットワイド２進符号化サンプリング値の
シーケンスとして存在するデジタル信号である。図１の
回路配置では、このデジタルクロミナンス信号Ｓをスロ
ープ検出器１に供給する。このスロープ検出器１内では
信号は先ず最初検出フィルタ２に到達し、ここでデジタ
ル信号Ｓの第１導関数を形成すると共に第１導関数の値
を形成する。この第１導関数の値を形成した後これをス
ロープ検出器１の比較器３に供給する。更に図１には発
生過程を示さないスレシホルド値信号ＳＷをも比較器３
に供給する。第１導関数の値がスレシホルド値ＳＷ以上
となる期間中、比較器３はマーク信号を発生し、この信
号をスロープ検出器１の信号発生器４に供給する。この
信号発生器４はマーク信号を遅延装置５に供給すると共
にマーク信号の終端に一致する信号パルスをも発生する
。このマークパルスをＦＩＦＯメモリ６に供給する。 このＦＩＦＯメモリ６は、データを直列に導入すると共
に同一シーケンスで再び直列に読出し得るメモリとする
。

【００１８】又、デジタルクロミナンス信号Ｓは、遅延
部材７にも供給し、これによりマーク信号をスロープ検
出器１で遅延した値と同一値だけデジタル信号Ｓを遅延
する。遅延部材７で遅延された急峻化すべき信号Ｓ及び
スロープ検出器１からのマーク信号を遅延装置５に供給
する。この遅延装置５ではこれら２つの信号を一定期間
だけ遅延する。この遅延期間の長さは急峻化すべきシー
ケンスの最大長さに依存する。遅延部材７の出力信号も
ＦＩＦＯメモリ６に供給する。マーク信号の終了瞬時に
スロープ検出器１の信号発生器４により発生した信号に
よって遅延部材７により遅延したデジタルクロミナンス
信号Ｓの実際の値をＦＩＦＯメモリ６に格納する。これ
がため、デジタルクロミナンス信号Ｓの実際の振幅値は
シーケンスの終了時にＦＩＦＯメモリ６に記憶される。

【００１９】また、図１の回路配置にはシーケンス発生
器８を設ける。このシーケンス発生器８は、シーケンス
の初期値及びスロープの方向を決める制御ユニット９と
、急峻化フィルタ１１と、比較器兼マルチプレクサ１２
とを具える。シーケンス発生器のこれら素子は次に示す
ように配列する。ＦＩＦＯメモリ６の出力信号及び遅延
装置５により供給される遅延マーク信号を制御ユニット
９に供給する。制御ユニット９は遅延マーク信号から１
つのパルスを発生し、このパルスによって遅延されたシ
ーケンスの開始瞬時をマークする。この信号によってＦ
ＩＦＯメモリ６から信号の前に導入された最終値を読出
す。遅延シーケンスの開始時に制御ユニット９によって
遅延装置５により供給された遅延デジタル信号Ｓｖの振
幅を決め、この信号もこの目的のために制御ユニット９
に供給する。かように既知のデジタル信号の初期値及び
最終値に基づいて制御ユニット９によってスロープの方
向、即ちスロープが立上りであるか立下りであるかを決
める。これら３つのデータ成分を比較器兼マルチプレク
サ１２に供給する。更に、遅延装置により供給された遅
延信号、即ち遅延マーク信号及び急峻化すべき遅延デジ
タル信号を比較器兼マルチプレクサ１２に供給する。 このデジタル信号は急峻化フィルタ１１にも供給し、こ
れにより信号の第２導関数を形成すると共にこれを元の
信号に加算する。かくして得たこの急峻化信号をも比較
器兼マルチプレクサ１２に供給する。

【００２０】図１にブロックダイアグラムで示す回路配
置の作動を、図２に時間の関数として示す信号特性曲線
につき以下に詳細に説明する。図２はデジタルクロミナ
ンス信号Ｓの立上りスロープを準アナログ形態で示す。 実際上、デジタルクロミナンス信号Ｓは各々が数ビット
の幅を有する個別の時間−離散サンプリング値を有する
。図２にはこの信号を説明の便宜上のみで準−アナログ
形態で示す。図１の回路配置では、このデジタルクロミ
ナンス信号Ｓを検出フィルタ２に供給し、ここで第１導
関数を形成し、且つその導関数の値を示すこの信号Ａを
図２にも示す。この信号を図１の回路配置の比較器３で
スレシホルド値ＳＷと比較する。信号Ｓがスレシホルド
値ＳＷ以上となった期間中、比較器３によってマーク信
号Ｂを発生し、この信号を図２にも示す。このマーク信
号によって急峻化すべきデジタルクロミナンス信号Ｓの
スロープを含むシーケンスの時間−位置をマークする。 スロープ検出器１の信号発生器４によってマーク信号Ｂ
の終了瞬時にパルスＣを発生し、このパルスを図２に示
すと共にこれによってデジタルクロミナンス信号Ｓの実
際の振幅値をＦＩＦＯメモリ６にこの瞬時に導入する。 これがため、この振幅値は検出されたシーケンスの終了
瞬時にデジタルクロミナンス信号Ｓにより推定された値
となる。

【００２１】図１の遅延装置５では離散サンプリング値
に存在するデジタルクロミナンス信号Ｓ及びスロープ検
出器１により供給されるマーク信号Ｂの双方を図２にＴ
Ｖ　で示される一定期間だけ遅延する。この一定期間後
図１の遅延装置５から遅延信号ＳＶ　及びＢＶ　を取出
す。この遅延信号は遅延デジタル信号Ｓ及び遅延マーク
信号を夫々示す。これら２つの信号ＳＶ　及びＢＶ　を
シーケンス発生器８の制御ユニット９に供給する。シー
ケンスの開始時に、即ち遅延マーク信号ＢＶ　の開始時
に信号ＳＶ　の実際のサンプリング値を固定し、保持す
る。この瞬時に信号Ｅの１パルスを発生し、この信号も
図２に示す。この信号Ｅによって遅延シーケンスの開始
瞬時にＦＩＦＯメモリに記憶されたデジタル信号の最終
値を読出す。この最終値は図２にＴＶＡＲ　で示される
期間に亘りＦＩＦＯメモリに記憶されており、その長さ
は検出されたシーケンスの長さと共に変化する。これが
ため、遅延デジタル信号の実際の初期値及びデジタル信
号が遅延シーケンスの終了時に推定する最終値の双方は
遅延シーケンスの開始時にシーケンス発生器８の制御ユ
ニット９で得ることができる。この制御ユニット９によ
ってこれら２つの値からスロープの方向を決め、このス
ロープを図２に示す例では立上りとする。これら３つの
値、即ち、デジタル信号の初期値、デジタル信号の最終
値、及びスロープの方向を図１の回路配置の比較器兼マ
ルチプレクサ１２に供給する。更に、遅延デジタル信号
ＳＶ　及び遅延マーク信号ＢＶ　をもマルチプレクサ１
２に供給する。信号ＳＶ　はシーケンス発生器８の急峻
化フィルタ１１にも供給し、これによりこの信号の第２
導関数を形成し、これを遅延信号に加算する。これがた
め、急峻化フィルタ１１の出力側には図２に示す急峻化
信号Ｄを発生し、この信号も比較器兼マルチプレクサ１
２に供給する。

【００２２】比較器兼マルチプレクサ１２の出力側には
マーク信号ＢＶ　の発生瞬時まで遅延装置５により供給
される遅延デジタル信号を発生する。従って比較器兼マ
ルチプレクサ１２の出力信号Ｓ´は図２にｔ１で示され
るこの瞬時まで遅延された元の信号ＳＶ　に追従する。 マーク信号はこの瞬時ｔ１に発生するため、比較器兼マ
ルチプレクサ１２によって先ず急峻化信号Ｄの急峻化曲
線とデジタル信号の初期値及び最終値とを比較し、これ
らの値は制御ユニット９により供給される。瞬時ｔ１に
おける急峻化信号Ｄの振幅値は図２に示す例では瞬時ｔ
１及びｔ４における信号ＳＶ　の初期値及び最終値間の
振幅範囲にないため、比較器兼マルチプレクサ１２はデ
ジタル信号の初期値に切換わる。この値は瞬時ｔ２まで
保持される。急峻化信号Ｄの振幅値は瞬時ｔ２からデジ
タル信号ＳＶ　の初期値及び最終値間にある。これは瞬
時ｔ３まで継続される。この期間中比較器兼マルチプレ
クサ１２の出力側にはシーケンス発生器８の急峻化フィ
ルタ１１により供給される急峻化信号Ｄを発生する。し
かし、急峻化信号Ｄの実際の振幅値は瞬時ｔ３からデジ
タル信号Ｓの初期値及び最終値間にはない。これがため
、比較器兼マルチプレクサ１２はデジタル信号Ｓの最終
値に切換わる。この最終値は制御ユニット９によって供
給される。これは瞬時ｔ４まで継続される。その理由は
急峻化信号Ｄの実際のサンプリング値がこの期間全体に
亘りデジタル信号Ｓの初期値及び最終値間の範囲の外側
にあるからである。瞬時ｔ４でシーケンスの終端に到達
し、これを遅延マーク信号ＢＶ　によってマークする。 従ってこの瞬時に比較器兼マルチプレクサ１２は再び遅
延デジタル信号ＳＶ　に切換わる。

【００２３】これがため、回路配置全体の出力信号でも
ある比較器兼マルチプレクサ１２の出力信号Ｓ´はデジ
タル信号Ｓに最初に存在するスロープの急峻化された形
状を表わすようになる。図２の瞬時ｔ２及びｔ３間の期
間はプロセスを明瞭とするために比較的広くなるように
示す。実際にはこの期間は瞬時ｔ１〜ｔ４の全期間に比
例し短くして最大の峻度が得られるようにする。急峻化
信号Ｓ´はそれ自体信号Ｓの元の形状に近づくようにな
る。例えば信号Ｓが一層長い、又は一層短いスロープを
有する場合には出力信号Ｓ´はこれに従って長く、又は
短くなる。特にかかる回路配置の利点は、出力信号Ｓ´
が特にクロミナンス信号のカラーフリンジを妨害するオ
ーバーシュートを有さない点である。図３は本発明回路
配置の第２例をブロックダイアグラムで示し、この回路
配置もスロープ検出器１と、遅延装置５と、ＦＩＦＯメ
モリ６と、遅延部材７とを具える。この遅延部材７及び
遅延装置５は図１の回路配置の対応する素子と同様に作
動する。スロープ検出器１では検出フィルタ２及び比較
器３も図１の回路配置の対応する素子と同一とする。図
３の回路配置ではスロープ検出器１は図１の回路配置の
信号発生器４と同様の信号発生器２１を具える。この信
号発生器２１によって検出されたシーケンスの終了時に
マークパルスを発生する。しかし図３の信号発生器２１
はマークされたシーケンスの長さを示す信号をも発生す
る。従ってシーケンスの終了瞬時にはこの信号と実際の
サンプリング値とをＦＩＦＯメモリ６に格納する。

【００２４】又、図３の回路配置には図１の回路配置の
シーケンス発生器８とは異なるシーケンス発生器２２を
設ける。図３のシーケンス発生器２２には特に計数器及
び復号器（図示せず）を有する制御ユニット２３を設け
る。図１の回路配置の制御ユニット９と同様に、この制
御ユニット２３によって遅延装置５により供給される遅
延シーケンスの開始時に遅延デジタル信号ＳＶ　の振幅
値を決めるようにする。更に、デジタル信号の最終値及
び信号発生器２１により供給されるシーケンス長さの値
をシーケンスの開始時にＦＩＦＯメモリ６から読出す。 これがため、制御ユニット２３の対応するデータとして
デジタル信号ＳＶ　の初期値及び最終値並びにシーケン
スの長さを用いる。これらの値により制御ユニット２３
の計数器を設定する。この計数器は遅延デジタル信号Ｓ
Ｖ　の各新たなサンプリング値でカウントダウンする。 更に復号器を設けこれにより種々の計数値を復号化して
対応する信号を算術演算装置２４に供給する。この算術
演算装置２４もシーケンス発生器２２の１部分を構成す
る。 又、制御ユニット２３によってシーケンスの開始時及び
終了時にデジタル信号の初期値及び最終値を発生する。 従ってこれら２つの値の異って重み付けされた差信号を
算術演算装置２４で形成する。これら異って重み付けさ
れた差信号を復号化瞬時に依存してマルチプレクサ２５
に供給する。このマルチプレクサ２５もシーケンス発生
器２２に含まれる。マルチプレクサ２５の出力側には急
峻化信号Ｓ´を発生する。マーク信号ＢＶ　が発生しな
い期間中マルチプレクサ２５によって遅延装置５により
出力信号として供給される遅延デジタル信号ＳＶ　を発
生する。従ってマーク信号ＢＶ　によりマークされたシ
ーケンス中マルチプレクサ２５は算術演算装置２４によ
り供給される値に切換わる。従ってかかるマークシーケ
ンス中遅延された元の信号ＳＶ　は算術演算装置２４に
より供給される値に切換わる。かようにしてこの期間中
１つのシーケンスを信号に疑似導入する。

【００２５】図２につき説明した所と同様に図４はデジ
タルクロミナンス信号Ｓの立上りスロープを準−アナロ
グ形状で示す。図３の回路配置には図４に示す他の信号
形状が発生する。マーク信号の発生、ＦＩＦＯメモリ６
及び遅延装置５に関する限り、図３の回路配置は図１の
回路配置とは相違しないため、関連する信号は図３の回
路配置に発生する対応する信号と同一である。図４に示
す遅延信号ＳＶ　によって急峻化すべき信号の遅延シー
ケンスを示す。対応するシーケンスをマークするマーク
信号ＢＶ　も図４に示す。図３の制御ユニット２３では
図４にＥで示す信号を図１の制御ユニット９の場合と同
様に発生し、この信号によってマーク信号ＢＶ　により
マークされたシーケンスの開始時を示す。この信号を用
いてＦＩＦＯメモリ６に記憶された値の読出しをトリガ
する。 又、図４は２つの信号Ｖ１　及びＶ２　と、信号Ｓ´と
を示し、この信号Ｓ´は図３によるマルチプレクサ２５
の出力信号であり、信号の急峻化形状を表わす。前記２
つの信号Ｖ１　及びＶ２　は図３の回路配置の算術演算
装置２４に発生する。

【００２６】前述したように、制御ユニット２３には計
数器を設け、これを好適な初期値でセットすると共に遅
延デジタル信号ＳＶ　の新たなサンプリング値の各々で
カウントダウンする。所定の計数値を復号化し、対応す
る信号を対応瞬時に算術演算装置２４に供給する。図４
に示す例では復号化瞬時をｔ５，ｔ６，ｔ７及びｔ８で
示す。これらの瞬時に制御ユニット２３によって対応す
る信号を算術演算装置２４に供給する。従ってこれら瞬
時間の期間に、シーケンスの開始時及び終了時にデジタ
ル信号の初期値及び最終値間の好適に重み付けされた差
信号を算術演算装置２４に発生する。これら重み付け差
信号は種々の方法で発生させることができる。図４に示
す例では、これら２つの信号Ｖ１　及びＶ２　を重畳す
る。信号Ｖ１　は、シーケンスの開始時から瞬時ｔ６ま
でで急峻化すべきデジタル信号の初期値を推定し、且つ
瞬時ｔ６からシーケンスの終了時まででこの信号の最終
値を推定する。算術演算装置２４に発生した信号Ｖ２　
は、シーケンスの開始時及び瞬時ｔ５の期間に、及び瞬
時ｔ８及びシーケンスの終了時の期間に零値を有する。 図４に示す例では瞬時ｔ５及びｔ６の期間に正の信号を
発生し、瞬時ｔ６及びｔ７の期間に充分大きな振幅の負
の信号を発生し、瞬時ｔ７及びｔ８の期間に小さな振幅
の負の信号を発生する。これら信号Ｖ１　及びＶ２　は
図３に示さない手段で重畳する。

【００２７】瞬時ｔ５及びｔ８の期間中、この重畳した
信号を、図４に示す信号Ｓ´に、マルチプレクサ２５の
出力側に生ずる形態で合成する。しかし、図４に示すシ
ーケンスの開始時及び瞬時ｔ５の期間に、及び瞬時ｔ８
及びシーケンスの終了時の期間に、第１例につき前述し
たように、急峻化すべき信号の初期値及び最終値を夫々
信号Ｓ´によって推定する。図３の回路配置の場合と同
様に発生する信号を有する図４に示す例では、急峻化す
べきシーケンスＳ，ＳＶ　を個別に急峻化して信号偏移
又は信号スロープが瞬時ｔ５及びｔ８の狭い期間に発生
し得るようにする。

【図面の簡単な説明】

【図１】急峻化信号を第２導関数の形成により発生する
シーケンス発生器を含む回路配置の第１例を示すブロッ
ク図である。

【図２】図１の回路配置の信号特性曲線を時間の関数と
して示す特性図である。

【図３】シーケンス発生器に特に計数器及び算術演算装
置を含めた回路配置の第２例を示すブロック図である。

【図４】図３の回路配置の信号特性曲線を時間の関数と
して示す特性図である。

【符号の説明】

１　　スロープ検出器 ２　　検出フィルタ ３　　比較器 ４，２１　　信号発生器 ５　　遅延装置 ６　　ＦＩＦＯメモリ ７　　遅延部材 ８，２２　　シーケンス発生器 ９，２３　　制御ユニット １１　　急峻化フィルタ １２　　比較器兼マルチプレクサ ２４　　算術演算装置 ２５　　マルチプレクサ

Claims (9)

【特許請求の範囲】
1. 【請求項１】　　アナログ信号の振幅−離散サンプリン
   グ値のシーケンスの形態でデジタル信号の信号スロープ
   を急峻化する回路配置において、急峻化すべきデジタル
   信号をスロープ検出器（１）に供給して、これによりデ
   ジタル信号のスロープが所定峻度値以上となる期間中マ
   ーク信号を発生し、このマーク信号によって急峻化すべ
   きデジタル信号のスロープを含むシーケンスをマークし
   、他に幅が前記急峻化すべき信号シーケンスの最大値よ
   りも長い時間の固定周期だけ前記デジタル信号およびマ
   ーク信号を遅延する遅延回路（５）を設け、非遅延シー
   ケンスの終了瞬時にデジタル信号の振幅値を格納すると
   ともにこの振幅値を遅延シーケンスの開始瞬時に読出す
   ＦＩＦＯメモリ（６）を設け、更に前記遅延デジタル信
   号、遅延マーク信号および前記ＦＩＦＯメモリ（６）か
   ら読出した振幅値を考慮しながら急峻化信号を発生する
   とともにこれを遅延デジタル信号の検出したシーケンス
   の少なくとも１部分においてマルチプレクサ（１２）に
   より信号の元のシーケンスに対して置換するシーケンス
   発生器（８，２２）を設けるようにしたことを特徴とす
   る信号スロープ急峻化回路配置。
2. 【請求項２】　　前記急峻化信号は、前記遅延デジタル
   信号をその２次導関数に加算することにより前記シーケ
   ンス発生器（８）で発生することを特徴とする請求項１
   に記載の信号スロープ急峻化回路配置。
3. 【請求項３】　　前記加算中２つの信号部分を、前記ス
   ロープの所望の峻度に応じて重み付けするようにしたこ
   とを特徴とする請求項２に記載の信号スロープ急峻化回
   路配置。
4. 【請求項４】　　前記マーク信号により示されるシーケ
   ンス長さに依存する前記重み付けは、一層短いシーケン
   ス長さに対して一層急峻なスロープが形成され、一層長
   いシーケンス長さに対して一層緩慢なスロープが形成さ
   れるように行うことを特徴とする請求項３に記載の信号
   スロープ急峻化回路配置。
5. 【請求項５】　　前記シーケンス発生器（８）には、前
   記急峻化信号を遅延マーク信号により示されるシーケン
   ス中遅延デジタル信号の初期値と比較するとともに前記
   ＦＩＦＯメモリから読出した最終値と比較してこの信号
   が前記初期値および最終値間の振幅値を有する際にのみ
   前記マルチプレクサ（１２）によって急峻化信号に切換
   える比較器（１２）を設け、かつ、前記マーク信号によ
   り示されるシーケンスの他の部分中は前記マルチプレク
   サ（１２）によってこのシーケンスの第１半部中前記初
   期値に切換え、第２半部中前記最終値に切換えるように
   したことを特徴とする請求項１〜４の何れかの項に記載
   の信号スロープ急峻化回路配置。
6. 【請求項６】　　前記シーケンス発生器（８）によって
   、前記ＦＩＦＯメモリ（６）から読出した最終値および
   前記遅延デジタル信号の初期値を比較することにより前
   記シーケンスがたどる方向を決め、かつ、シーケンス発
   生器に発生する急峻化信号の２つの連続値を連続的に比
   較し、第２比較値が信号スロープの方向に関して第１比
   較値から変位しない限りにおいてその都度急峻化信号の
   第２比較値を前記第１比較値と置換するようにしたこと
   を特徴とする請求項５に記載の信号スロープ急峻化回路
   配置。
7. 【請求項７】　　前記シーケンスに時間的期間を示す情
   報を非遅延シーケンスの終了瞬時に前記ＦＩＦＯメモリ
   （６）に格納し、前記シーケンス発生器（２２）によっ
   て前記ＦＩＦＯメモリ（６）から読出した情報信号によ
   りシーケンスの開始時に好適な初期値に設定される少な
   くとも１個の計数器（２３）と相俟って急峻化信号を発
   生し、この計数器（２３）はシーケンス中各新たなサン
   プリング値により計数を継続し、種々の計数器値を復号
   化し、急峻化すべき信号の初期値および最終値の急峻化
   信号を表わす好適に重み付けされた差信号値を前記復号
   化瞬時に算術演算ユニット（２４）により発生するよう
   にしたことを特徴とする請求項１に記載の信号スロープ
   急峻化回路配置。
8. 【請求項８】　　第１導関数の値を決める急峻化すべき
   信号の第１導関数をスロープ検出器（１）で形成すると
   ともにこれをスレシホルド値と比較し、このスロープ検
   出器によって前記第１導関数の値が前記スレシホルド値
   以上となる期間中前記マーク信号を発生するようにした
   ことを特徴とする請求項１〜３の何れかの項に記載の信
   号スロープ急峻化回路配置。
9. 【請求項９】　　前記スレシホルド値のレベルは、急峻
   化すべき信号の振幅変化のレベルに依存して連続的に変
   化させるようにしたことを特徴とする請求項８に記載の
   信号スロープ急峻化回路配置。