JPH04225542A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04225542A
JPH04225542A JP2408071A JP40807190A JPH04225542A JP H04225542 A JPH04225542 A JP H04225542A JP 2408071 A JP2408071 A JP 2408071A JP 40807190 A JP40807190 A JP 40807190A JP H04225542 A JPH04225542 A JP H04225542A
Authority
JP
Japan
Prior art keywords
bumps
metal
bump
metal bumps
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2408071A
Other languages
English (en)
Inventor
Kazumitsu Itabashi
一光 板橋
Hiroyuki Shigyo
裕之 執行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP2408071A priority Critical patent/JPH04225542A/ja
Publication of JPH04225542A publication Critical patent/JPH04225542A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、詳しくは半
導体チップをワイヤレスボンディング法、特にフリップ
チップボンディング法又はテープキャリアボンディング
法により装着される半導体装置に関する。
【０００２】
【従来技術とその課題】従来、半田バンプを介して装着
した半導体装置は図８に示す如く、半導体チップ１′の
配線２′又は基板３′のリード４′の何れか一方に半田
バンプ６′を設け、該バンプ６′に他方を熱圧着法又は
リフロー法によって接合し実装するものである。
【０００３】しかるに、最近は半導体装置に不良が発生
した場合、半導体チップ１′をいったん基板３′から剥
離し、不良部を修正した後に再度チップ１′を装着する
修復作業を要求されるが、前記従来構造においてはチッ
プ１′を剥離する際、バンプ６′の熱疲労破壊による割
れ１０′は基板３′側又はチップ１′側に生じるなど一
定せず、再装着時におけるバンプ形成等に手数を要し、
あるいは再装着不能になる等の不具合がある。
【０００４】本発明は斯る従来不具合を解消して半導体
装置の修復作業性を容易ならしめる半導体装置を提供せ
んとすることを目的とする。
【０００５】
【課題を解決するための手段】斯る本発明の半導体装置
は、半導体チップ側と基板リード側とにそれぞれ金属バ
ンプを設け、両金属バンプを熱圧着により接合又は一方
の金属バンプのみ溶かした状態で融着接合せしめるとと
もに、前記両金属バンプが異種又は異形であることを特
徴とする。
【０００６】上記両金属バンプの接合手段としてリフロ
ー法によれば、両バンプが溶融一体化して本発明の作用
効果が得られないので、前述の通り熱圧着法又は一方の
金属バンプのみ溶かした状態での遊着接合法によるもの
である。
【０００７】金属バンプを異種とする態様には次の２つ
がある。すなわち、その一態様は金属バンプの一方を高
融点金属、例えばＡｕ　，Ｐｄ　，Ｐｔ　，Ｎｉ　，Ｃ
ｕ　あるいはそれらの合金等とし、他方を低融点金属、
例えばＰｂ　，Ｓｎ　，Ｉｎ　あるいはＰｂ−Ｓｎ　，
Ｐｂ−Ｉｎ　，Ｓｎ−Ｉｎ　などの合金等とする。
【０００８】又、他の態様は前記低融点金属同志あるい
は高融点金属同志をそれぞれの金属バンプとし、かつそ
れら低融点金属又は高融点金属中の異なる金属の組合せ
とし、その中にはＰｂ−Ｓｎ　，Ｐｂ−Ｉｎ　合金のＳ
ｎ　，Ｉｎ　の濃度を変えた組合せも含むものである。
【０００９】この後者態様においては、低融点金属同志
又は高融点金属同志から硬さ及び融点の異なる組合せと
することが望ましい。
【００１０】上記金属バンプを異形とする態様としては
両金属バンプを大小異なる形状、すなわち一方を他方よ
り小さなバンプ形状とする。この金属バンプの異形態様
においては、前記バンプの異種態様との組合せによる複
数の態様のあることはもちろんであるが、両金属バンプ
の種類を同一金属とし、それらを相互に大小異なる形状
とする態様とすることもよい。
【００１１】
【作用】本発明によれば、半導体チップ側と基板リード
側とに設けた異種又は異形の２つの金属バンプを熱圧着
により接合又は一方の金属バンプのみ溶かした状態で融
着接合せしめたので、チップを剥離する際の破壊は常に
両金属バンプの接合界面近傍で起る。
【００１２】従って、チップを再装着する際には、新た
に形成した一方の金属バンプが前記他方の金属バンプの
破壊面を埋める状態で接合させ得る。
【００１３】
【実施例】本発明の実施例を図面により説明すれば、図
１及び図２は本発明の原理、作用を説明するものであり
、図において、１は半導体チップ、２は該チップ１に形
成されたＡｌ　などの配線、３は基板、４は該基板３に
形成されたＣｕ　，Ａｌ　，Ｎｉ　などのリードである
。上記配線２及びリード４はチップ１及び基板３上に対
応して多数配設されるが、説明の便宜のため、対応する
一対のみを示す。
【００１４】チップ１の配線２上及び基板３のリード４
上には、それぞれに金属バンプ５，６をワイヤボンディ
ング法など任意の方法によって形成し（図１（Ａ））、
両金属バンプ５，６を熱圧着法又は一方の金属バンプの
み溶かした状態での融着接合法により接合せしめる（図
１（Ｂ））。
【００１５】金属バンプ５，６は、Ａｕ　，Ｐｄ　，Ｐ
ｔ　，Ｎｉ　，Ｃｕ　あるいはそれらの合金、Ｐｂ　，
Ｓｎ　，Ｉｎ　あるいはそれらの合金であるＰｂ−Ｓｎ
　，Ｐｂ−Ｉｎ　，Ｓｎ−Ｉｎ　等から選んだ異種又は
同種である。
【００１６】上記半導体装置を修復する場合、チップ１
を基板３から剥離する際に、接合する金属バンプ５，６
間では両者の接合界面又はその近傍で割れ１０が生じる
ことになり（図２（Ａ））、その後にチップ１に新たな
金属バンプ５′を形成して（図２（Ｂ））、基板３上に
熱圧着又は一方の金属バンプのみ溶かした状態で融着接
合すると前記バンプ５′が金属バンプ６の割れ１０を埋
める状態で両バンプ５′，６が接合する。
【００１７】上記接合は、レーザービーム加熱等の局所
加熱法により大気中好ましくはＮ２　ガス等の不活性ガ
ス中で可能である。
【００１８】図３〜図６は金属バンプ５，６の組合せを
例示するものであり、図３は高融点金属、すなわちＡｕ
　，Ｐｄ　，Ｐｔ　，Ｎｉ　あるいはそれらの合金と、
低融点金属、すなわちＰｂ　，Ｓｎ　，Ｉｎ　あるいは
それらの合金Ｐｂ−Ｓｎ　，Ｐｂ−Ｉｎ　，Ｓｎ−Ｉｎ
　等との組合せを示す。そして図３（Ａ）は一例として
金属バンプ５にＡｕ　を、バンプ６にＳｎ　を用いた同
一形状の態様を示し、図３（Ｂ）は金属バンプ５を金属
バンプ６より小さくした大小異形の態様である。
【００１９】図４は金属バンプ５，６を前記低融点金属
同志の異種とした組合せであって、その図４（Ａ）は一
例として金属バンプ５にＳｎ　を、バンプ６にＰｂ−Ｓ
ｎ　を用いた同一形状の態様を示し、図４（Ｂ）はその
大小異形の態様を示す。
【００２０】図５は金属バンプ５，６を前記高融点金属
同志の異種とした組合せであって、その図５（Ａ）は一
例として金属バンプ５にＡｕ　を、バンプ６にＰｄ　を
用いた同一形状の態様を示し、図５（Ｂ）はその大小異
形の態様を示す。
【００２１】図６は金属バンプ５，６を前記低融点金属
同志の同種又は高融点金属同志の同種とし、かつ大小異
形とした態様を示す。
【００２２】図６（Ａ）は一例として金属バンプ５，６
にそれぞれＰｂ−Ｓｎ　を用いた場合であり、図６（Ｂ
）は金属バンプ５，６にそれぞれＡｕ　を用いた場合で
ある。
【００２３】尚、上記実施例図３〜図６においては低融
点金属、高融点金属の中から１つを例示したが、他の金
属バンプの組合せを選定することも自由であり、また金
属バンプ５と６との金属を逆にすることも任意である。
【００２４】又、実施例図４及び図５の如く、低融点金
属同志又は高融点金属同志の中から異種を選ぶ場合には
、その一方を他方より融点が高い金属又は硬い金属を選
定することが好ましく、さらに図６の実施例においては
チップ１を剥離する際に金属バンプ５，６がその略接合
界面で破壊し離反する。
【００２５】図７は前示実施例図３（Ｂ）の場合におけ
る他の作用例を説明するものである。　　同図において
チップ１を基板３から剥離する際に、金属バンプ５の配
線２側又はバンプ５と配線２との接合界面で破壊を生じ
て、金属バンプ５の一部又は全部が金属バンプ６上に残
る場合もある（図７（Ｂ））。その場合でも、チップ１
に新たな金属バンプ５′を形成して（図７（Ｃ））、基
板３上に熱圧着すると前記バンプ５′がバンプ６上のバ
ンプ５をバンプ６内に押込んでそれらバンプ５，５′，
６が接合一体的となる。
【００２６】
【効果】本発明によれば、半導体装置を修復するために
チップを剥離する際の破壊が常に両金属バンプの接合界
面近傍で起るので、一方の金属バンプはそのバンプ形状
をほぼ保持した状態で残り、再装着の際に新たに形成し
たバンプと熱圧着により接合又は一方の金属バンプのみ
溶かした状態で融着接合して導通をとることができる。 従って、修復可能な半導体装置を提供し所期の目的を達
成し得る。
【図面の簡単な説明】
【図１】本発明半導体装置の接合を示す部分拡大正面図
。
【図２】本発明の修復作用を説明する同正面図。
【図３】金属バンプの態様を示す同正面図。
【図４】金属バンプの他の態様を示す同正面図。
【図５】金属バンプのさらに他の態様を示す同正面図。
【図６】金属バンプのさらに他の態様を示す同正面図。
【図７】本発明の修復における他の作用を示す同正面図
。
【図８】従来例を示す同正面図。
【符号の説明】
１　　　　半導体チップ　　　　　　　　　　　　　　
　　２　配　　線３　　　　基　　板　　　　　　　　
　　　　　　　　　　　　４　　　　リード５，５′，
６　　　　金属バンプ
JP2408071A 1990-12-27 1990-12-27 半導体装置 Pending JPH04225542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2408071A JPH04225542A (ja) 1990-12-27 1990-12-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2408071A JPH04225542A (ja) 1990-12-27 1990-12-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH04225542A true JPH04225542A (ja) 1992-08-14

Family

ID=18517572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2408071A Pending JPH04225542A (ja) 1990-12-27 1990-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH04225542A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
JPH0878474A (ja) * 1994-08-31 1996-03-22 Nec Corp 基板の接続構造及びその接続方法
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
US5708283A (en) * 1994-10-20 1998-01-13 Hughes Aircraft Flip chip high power monolithic integrated circuit thermal bumps
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US6436730B1 (en) * 1993-10-04 2002-08-20 Motorola, Inc. Microelectronic package comprising tin copper solder bump interconnections and method for forming same
US6583514B2 (en) 2000-10-04 2003-06-24 Nec Corporation Semiconductor device with a binary alloy bonding layer
JP2005311188A (ja) * 2004-04-23 2005-11-04 Fuchigami Micro:Kk 多層配線基板
JP5817893B1 (ja) * 2014-07-14 2015-11-18 大日本印刷株式会社 部品実装配線基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US6436730B1 (en) * 1993-10-04 2002-08-20 Motorola, Inc. Microelectronic package comprising tin copper solder bump interconnections and method for forming same
JPH0878474A (ja) * 1994-08-31 1996-03-22 Nec Corp 基板の接続構造及びその接続方法
US5708283A (en) * 1994-10-20 1998-01-13 Hughes Aircraft Flip chip high power monolithic integrated circuit thermal bumps
JPH08148495A (ja) * 1994-11-25 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
US6583514B2 (en) 2000-10-04 2003-06-24 Nec Corporation Semiconductor device with a binary alloy bonding layer
JP2005311188A (ja) * 2004-04-23 2005-11-04 Fuchigami Micro:Kk 多層配線基板
JP5817893B1 (ja) * 2014-07-14 2015-11-18 大日本印刷株式会社 部品実装配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
US5233504A (en) Noncollapsing multisolder interconnection
JP5160450B2 (ja) 回路基板上への半導体部品の搭載方法
US5154341A (en) Noncollapsing multisolder interconnection
US5234149A (en) Debondable metallic bonding method
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
US20080224328A1 (en) Temporary chip attach using injection molded solder
JP2003264366A (ja) 電子機器
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
KR19980032440A (ko) 반도체 소자 및 그 제조 방법과, 반도체 디바이스 및 그 제조 방법
US4634638A (en) High melting point copper-gold-tin brazing alloy for chip carriers
JPH04225542A (ja) 半導体装置
JP2928484B2 (ja) Ｉｃチップの試験のための方法および装置
US20030099767A1 (en) Bumping process for chip scale packaging
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP4438190B2 (ja) 配線板と球状はんだとの接合部分の界面強度を評価する破壊試験方法
JP3257011B2 (ja) 半導体装置の組立方法
JP3086086B2 (ja) 回路端子へのリードピンの接合方法
JPH05109820A (ja) 半導体装置の実装方法
JP3377411B2 (ja) フリップチップ実装構造
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JP2003286531A (ja) はんだ接合層
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH10335805A (ja) 電子部品の実装方法
US5537739A (en) Method for electoconductively connecting contacts