JPH04225552A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04225552A
JPH04225552A JP2414592A JP41459290A JPH04225552A JP H04225552 A JPH04225552 A JP H04225552A JP 2414592 A JP2414592 A JP 2414592A JP 41459290 A JP41459290 A JP 41459290A JP H04225552 A JPH04225552 A JP H04225552A
Authority
JP
Japan
Prior art keywords
chip
die pad
paste
board
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2414592A
Other languages
English (en)
Inventor
Hirotoshi Fukushima
福島　寛敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Precious Metal Technologies Co Ltd
Original Assignee
Tanaka Kikinzoku Kogyo KK
Tanaka Precious Metal Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK, Tanaka Precious Metal Technologies Co Ltd filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP2414592A priority Critical patent/JPH04225552A/ja
Publication of JPH04225552A publication Critical patent/JPH04225552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップをチップ
オンボード（基板）のダイパット部に接着搭載した半導
体装置に係り、特に半導体チップの放熱が良好に行われ
るようにした半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置の１つとして、図２に
示すようにチップオンボード（プリント基板）１のダイ
パット部２に半導体チップ３を接着搭載し、この半導体
チップ３を基板端子部４に連なる回路５とワイヤー６を
ボンディングし、後工程で半導体チップ３を樹脂等で封
止するものがある。尚、７は回路５中に設けられた抵抗
である。
【０００３】
【発明が解決しようとする課題】ところで、上記構成の
半導体装置８に於いて、チップオンボード１のダイパッ
ト部２は図３に示すような構造をしており、半導体チッ
プ３は金属ペースト９を介して銅箔１０上に接着されて
いる。そして半導体の駆動に伴うチップ３の発熱は、チ
ップオンボード１の熱伝導度の低いエポキシ樹脂を通し
ての放熱である為、放熱性が悪いものである。
【０００４】放熱性を改善する為、図４に示すようにダ
イパット部２を座ぐり、ここに半導体チップ３を挿入し
接着搭載したり、図５に示すようにチップオンボード１
を薄くし、ダイパット部２を穴明けし、チップオンボー
ド１の下面に金属板１１を接合した上、穴明けしたダイ
パット部２より金属板１１上に半導体チップ３を接着搭
載して、金属板１１をヒートシンクとして用いるものも
あるが、チップオンボード１の製造上工程が増えて厄介
なものとなる。
【０００５】そこで本発明は、チップオンボードの製造
上簡単な構造と簡易な工程をとることができて、半導体
チップの放熱が良好に行われるようにした半導体装置を
提供しようとするものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、半導体搭載用のチップオンボ
ードのダイパット部に、銅メッキスルホールを複数個設
け、この銅メッキスルホール内に金属ペーストを充填す
ると共に金属ペーストを介して半導体チップを前記ダイ
パット部に接着搭載したことを特徴とするものである。
【０００７】
【作用】上記のように構成された本発明の半導体装置は
、半導体の駆動に伴うチップの発熱が、銅メッキスルホ
ール内に充填された金属ペースト及びスルホールの銅メ
ッキを経由して裏面銅箔部へ放熱されるので、極めて放
熱性に優れる。
【０００８】
【実施例】本発明による半導体装置の一実施例を説明す
ると、図１に示すようにチップオンボード（プリント基
板）１の数ｍｍ角〜１０数ｍｍ角本例ではチップ形状に
沿った縦５ｍｍ、横５ｍｍの正方形のダイパット部２に
半導体チップ３を接着搭載するに於いて、ダイパット部
２に銅メッキ１２を施した内径　０．８ｍｍのスルホー
ル１３を複数個本例では１６個設け、このスルホール１
３内に金属ペースト、本例ではＡｇペースト１４を充填
すると共にこのＡｇペースト１４を介して半導体チップ
３を前記ダイパット部２に接着搭載した。この半導体チ
ップ３は図２に示すように基板端子部４に連なる回路５
とワイヤー６をボンディングし、後工程で半導体チップ
３を樹脂等で封止した。
【０００９】このように構成された実施例の半導体装置
１５は、半導体の駆動に伴うチップ３の発熱が、銅メッ
キ１２の施されたスルホール１３内に充填されたＡｇペ
ースト１４及びスルホール１３の銅メッキ１２を経由し
て裏面銅箔部１６へ放熱されるので、極めて放熱性に優
れる。
【００１０】上記実施例ではスルホール１３内にＡｇペ
ースト１４を充填したが、これに限るものではなくＡｕ
等の他の貴金属ペーストでも良く、Ａｌ、Ｃｕ等の卑金
属ペーストでも良い。要は比熱の高い金属ペーストが放
熱効果が高いので、好ましい。
【００１１】銅メッキ１２の施されたスルホール１３へ
のＡｇペースト１４の充填は、チップオンボード１のダ
イパット部２の表面へＡｇペースト１４をスクリーン印
刷やディスペンサーにより塗布することにより行われる
が、裏面へのにじみ出しが懸念される時は、離型剤を塗
布した基盤上にチップオンボード１を載置して作業する
か、又はテープ等をダイパット部２の裏面に貼り付けて
、スルホール１３の底を封塞して作業すると良い。この
場合、スルホール１３内にペースト内ボイド（空気アワ
）が生じることがあれば、ペースト塗布後真空引きする
と良い。多少のボイドはペーストが硬化するので、有っ
ても差支えない。
【００１２】尚、ペーストの塗布量は、ペーストの充填
されるスルホールの容積及びチップを接着するペースト
量によって決定される。
【００１３】
【発明の効果】以上の通り本発明の半導体装置は、チッ
プオンボードのダイパット部に接着搭載される半導体チ
ップが半導体の駆動により発熱しても、ダイパット部に
設けた銅メッキスルホールに充填した金属ペースト及び
スルホールの銅メッキを経由して裏面銅箔部に放熱され
るので、放熱性に優れる。従って、高温での使用に適し
、特にセンサー関係の高温度部分に使用される半導体装
置として有用である。
【図面の簡単な説明】
【図１】本発明の半導体装置における半導体チップの搭
載状態を示す要部断面図である。
【図２】半導体装置の一例を示す全体斜視図である。
【図３】従来の半導体装置における半導体チップの搭載
状態を示す要部断面図である。
【図４】従来の半導体装置における半導体チップの改善
された搭載状態を示す要部断面図である。
【図５】さらに従来の半導体装置における半導体チップ
の改善された搭載状態を示す要部断面図である。
【符号の説明】
１　　チップオンボード ２　　ダイパット部 ３　　半導体チップ １２　　スルホールの銅メッキ １３　　スルホール

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体搭載用チップオンボードのダイ
    パット部に、銅メッキスルホールを複数個設け、この銅
    メッキスルホール内に金属ペーストを充填すると共に金
    属ペーストを介して半導体チップを前記ダイパット部に
    接着搭載したことを特徴とする半導体装置。
JP2414592A 1990-12-27 1990-12-27 半導体装置 Pending JPH04225552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2414592A JPH04225552A (ja) 1990-12-27 1990-12-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2414592A JPH04225552A (ja) 1990-12-27 1990-12-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH04225552A true JPH04225552A (ja) 1992-08-14

Family

ID=18523054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2414592A Pending JPH04225552A (ja) 1990-12-27 1990-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH04225552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
KR100548013B1 (ko) * 1999-05-17 2006-02-01 삼성테크윈 주식회사 아이 씨 카드용 칩 모듈 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
US6381838B1 (en) 1997-08-12 2002-05-07 Samsung Electronics Co., Ltd. BGA package and method of manufacturing the same
KR100548013B1 (ko) * 1999-05-17 2006-02-01 삼성테크윈 주식회사 아이 씨 카드용 칩 모듈 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2660295B2 (ja) 電子部品搭載用基板
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
JPH09223820A (ja) 表示装置
KR20050077866A (ko) 열방출형 반도체 패키지 및 그 제조방법
JPH05160289A (ja) 半導体チップの実装構造
JP2590521B2 (ja) チップキャリア
JPS59188948A (ja) チツプキヤリア
JP2841945B2 (ja) 半導体装置
JP3521931B2 (ja) 半導体装置及びその製造方法
JPS61287194A (ja) 電子素子用チツプキヤリア
JPH07273462A (ja) 電子部品搭載用基板
JP2865166B1 (ja) 樹脂封止形電子部品
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JPH04336451A (ja) 半導体チップの実装構造
JPH0582060B2 (ja)
JPH10135405A (ja) 配線基板モジュール
JP2003338579A (ja) 放熱板付き配線基板
JP2684757B2 (ja) 半導体装置パッケージ
JPH04303953A (ja) 半導体装置
JPH07161872A (ja) 半導体集積回路装置
JPH0823049A (ja) 半導体パッケージ
JP2002124623A (ja) 半導体装置
JP2023091272A (ja) 半導体モジュール及びその製造方法
JPH0414852A (ja) 半導体装置