JPH04225559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04225559A JPH04225559A JP2407682A JP40768290A JPH04225559A JP H04225559 A JPH04225559 A JP H04225559A JP 2407682 A JP2407682 A JP 2407682A JP 40768290 A JP40768290 A JP 40768290A JP H04225559 A JPH04225559 A JP H04225559A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- polysilicon
- rom
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に縦積みＲＯＭのＲＯＭコーディング方法に
関するものである。
に関し、特に縦積みＲＯＭのＲＯＭコーディング方法に
関するものである。
【０００２】
【従来の技術】従来、縦積みＲＯＭのＲＯＭコーディン
グ方法は、図２に示すように、半導体基板１上に、ゲー
ト酸化膜２を形成した後、ポリシリコン３を成長する。 その後、ポリシリコン３をパターニングする（図２ａ）
。次に、不純物をイオン注入し、ソース（Ｓ），ドレイ
ン（Ｄ）領域となる拡散層６を形成する（図２ｂ）。次
に、ＲＯＭコーディングのためのフォトレジスト５を塗
布しパターニングする。その後、フォトレジスト５をマ
スクとして、不純物をイオン注入し、拡散層７を形成し
てＲＯＭコーディングを行う（図２Ｃ）。その後、フォ
トレジスト５を除去していた（図２ｄ）。
グ方法は、図２に示すように、半導体基板１上に、ゲー
ト酸化膜２を形成した後、ポリシリコン３を成長する。 その後、ポリシリコン３をパターニングする（図２ａ）
。次に、不純物をイオン注入し、ソース（Ｓ），ドレイ
ン（Ｄ）領域となる拡散層６を形成する（図２ｂ）。次
に、ＲＯＭコーディングのためのフォトレジスト５を塗
布しパターニングする。その後、フォトレジスト５をマ
スクとして、不純物をイオン注入し、拡散層７を形成し
てＲＯＭコーディングを行う（図２Ｃ）。その後、フォ
トレジスト５を除去していた（図２ｄ）。
【０００３】
【発明が解決しようとする課題】ところで、上記の従来
の縦積みＲＯＭのＲＯＭコーディング方法は、ＳＤ領域
形成のための不純物イオン注入と、ＲＯＭコーディング
のための不純物イオン注入との、２回の不純物イオン注
入が必要となるため、ＴＡＴが長くなるという欠点があ
った。
の縦積みＲＯＭのＲＯＭコーディング方法は、ＳＤ領域
形成のための不純物イオン注入と、ＲＯＭコーディング
のための不純物イオン注入との、２回の不純物イオン注
入が必要となるため、ＴＡＴが長くなるという欠点があ
った。
【０００４】
【課題を解決するための手段】本発明は、半導体基板上
に、ゲート酸化膜、ポリシリコンを積層形成する工程と
、前記ポリシリコン上に、第１のフォトレジストを塗布
しパターニングする工程と、前記ポリシリコンをプラズ
マエッチングすると同時に、前記第１のフォトレジスト
を硬化させる工程と、ＲＯＭコーディングのための第２
のフォトレジストを塗布しパターニングする工程と、第
２のフォトレジストをマスクにして前記第１のフォトレ
ジストの硬化部分のみをＯ２アッシングし、Ｏ２ アッ
シングされていない第１のフォトレジストのみが残るよ
うに第２のフォトレジストを除去する工程と、残った第
１のフォトレジストをマスクにして不純物をイオン注入
し、ＳＤ領域の形成とＲＯＭコーディングとを同時に行
う工程とで構成されている。
に、ゲート酸化膜、ポリシリコンを積層形成する工程と
、前記ポリシリコン上に、第１のフォトレジストを塗布
しパターニングする工程と、前記ポリシリコンをプラズ
マエッチングすると同時に、前記第１のフォトレジスト
を硬化させる工程と、ＲＯＭコーディングのための第２
のフォトレジストを塗布しパターニングする工程と、第
２のフォトレジストをマスクにして前記第１のフォトレ
ジストの硬化部分のみをＯ２アッシングし、Ｏ２ アッ
シングされていない第１のフォトレジストのみが残るよ
うに第２のフォトレジストを除去する工程と、残った第
１のフォトレジストをマスクにして不純物をイオン注入
し、ＳＤ領域の形成とＲＯＭコーディングとを同時に行
う工程とで構成されている。
【０００５】
【作用】上記の構成によると、ＳＤ領域形成のための不
純物イオン注入と、ＲＯＭコーディングのための不純物
イオン注入とを同時に行うことが可能になり、ＴＡＴ短
縮ができる。
純物イオン注入と、ＲＯＭコーディングのための不純物
イオン注入とを同時に行うことが可能になり、ＴＡＴ短
縮ができる。
【０００６】
【実施例】以下に、この発明について、図面を参照して
説明する。図１（ａ）〜（ｄ）は、本発明の一実施例の
半導体装置の製造方法を説明するために、工程順に示し
た断面図である。
説明する。図１（ａ）〜（ｄ）は、本発明の一実施例の
半導体装置の製造方法を説明するために、工程順に示し
た断面図である。
【０００７】まず、図１（ａ）に示すように、半導体基
板１上にゲート酸化膜２を形成し、前記ゲート酸化膜２
上に、ポリシリコン３を成長する。その後第１のフォト
レジスト４を塗布しパターニングする。次に、図１（ｂ
）に示すように、第１のフォトレジスト４をマスクにし
て、ポリシリコン３をプラズマエッチングし、同時に、
フォトレジスト４を硬化させる。その後、第２のフォト
レジスト５を塗布しパターニングする。このとき、第１
のフォトレジスト４は硬化しているので、第２のフォト
レジスト５のパターニング時に有機溶剤によって溶解さ
れない。次に、図１（Ｃ）に示すように、第２のフォト
レジスト５がない部分の第１のフォトレジスト４をＯ２
アッシングすることにより、除去する。その後、第２
のフォトレジスト５と、第１のフォトレジスト４をウェ
ットエッチングし除去する。その後、残った第１のフォ
トレジスト４をマスクにして、不純物をイオン注入し、
拡散層８を形成する。このとき、ポリシリコン３のある
部分は浅く、ポリシリコン３のない部分は深く、不純物
イオンが注入されて、ＲＯＭ付けが行える。次に、図２
（ｄ）に示すように、フォトレジスト５を除去する。こ
の実施例によれば、ＳＤ領域の不純物イオン注入と、Ｒ
ＯＭコーディングのための不純物イオン注入とを同時に
実施することができ、ＴＡＴを短縮することができる。
板１上にゲート酸化膜２を形成し、前記ゲート酸化膜２
上に、ポリシリコン３を成長する。その後第１のフォト
レジスト４を塗布しパターニングする。次に、図１（ｂ
）に示すように、第１のフォトレジスト４をマスクにし
て、ポリシリコン３をプラズマエッチングし、同時に、
フォトレジスト４を硬化させる。その後、第２のフォト
レジスト５を塗布しパターニングする。このとき、第１
のフォトレジスト４は硬化しているので、第２のフォト
レジスト５のパターニング時に有機溶剤によって溶解さ
れない。次に、図１（Ｃ）に示すように、第２のフォト
レジスト５がない部分の第１のフォトレジスト４をＯ２
アッシングすることにより、除去する。その後、第２
のフォトレジスト５と、第１のフォトレジスト４をウェ
ットエッチングし除去する。その後、残った第１のフォ
トレジスト４をマスクにして、不純物をイオン注入し、
拡散層８を形成する。このとき、ポリシリコン３のある
部分は浅く、ポリシリコン３のない部分は深く、不純物
イオンが注入されて、ＲＯＭ付けが行える。次に、図２
（ｄ）に示すように、フォトレジスト５を除去する。こ
の実施例によれば、ＳＤ領域の不純物イオン注入と、Ｒ
ＯＭコーディングのための不純物イオン注入とを同時に
実施することができ、ＴＡＴを短縮することができる。
【０００８】
【発明の効果】以上説明したように、この発明は、ＳＤ
領域の不純物イオン注入と、ＲＯＭコーディングのため
の不純物イオン注入が同時にできることにより、ＴＡＴ
が短縮できるのみならず原価低減が図れる。
領域の不純物イオン注入と、ＲＯＭコーディングのため
の不純物イオン注入が同時にできることにより、ＴＡＴ
が短縮できるのみならず原価低減が図れる。
【図１】 本発明の一実施例の半導体装置の製造方法
を説明するために、工程順に示した断面図である。
を説明するために、工程順に示した断面図である。
【図２】 従来の半導体装置の製造方法を説明するた
めに工程順に示した断面図である。
めに工程順に示した断面図である。
１ 半導体基板
２ ゲート酸化膜
３ ポリシリコン
４ 第１のフォトレジスト
５ 第２のフォトレジスト
８ 拡散層
Claims (1)
- 【請求項１】半導体基板上の縦積みＲＯＭにＲＯＭコー
ディングをおこなう方法において、半導体基板上にゲー
ト酸化膜とポリシリコンとを積層形成する工程と、ポリ
シリコン上に第１のフォトレジストを塗布しパターニン
グする工程と、ポリシリコンをプラズマエッチングする
と同時に、第１のフォトレジストを硬化させる工程と、
その後、第２のフォトレジストを塗布しパターニングす
る工程と、前記第２のフォトレジストをマスクとして第
１のフォトレジストの硬化部分をＯ２ でアッシングし
、Ｏ２ アッシングされてない第１のフォトレジストの
みが残るように、第２のフォトレジストを除去する工程
と、その後、残存している第１のフォトレジストをマス
クとして不純物をイオン注入し、ＲＯＭコーディングを
おこなう工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407682A JPH04225559A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407682A JPH04225559A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225559A true JPH04225559A (ja) | 1992-08-14 |
Family
ID=18517238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2407682A Pending JPH04225559A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225559A (ja) |
-
1990
- 1990-12-27 JP JP2407682A patent/JPH04225559A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447231B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| KR100268920B1 (ko) | 반도체소자의제조방법 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JPH04225559A (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| KR100275111B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| KR100225382B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
| JPH05217959A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| KR960006434B1 (ko) | 트렌치 아이솔레이션 방법 | |
| KR100337201B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP2683847B2 (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) | ||
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JPH0521466A (ja) | 電界効果型トランジスタの製造方法 | |
| KR19980065735A (ko) | 반도체기판 표면단차 형성방법 | |
| JPS62269352A (ja) | 半導体装置の製造方法 | |
| JPH02163941A (ja) | 半導体集積回路素子の製造方法 |