JPH04226045A - フィルムキャリア回路基板及びその製造方法 - Google Patents
フィルムキャリア回路基板及びその製造方法Info
- Publication number
- JPH04226045A JPH04226045A JP10578191A JP10578191A JPH04226045A JP H04226045 A JPH04226045 A JP H04226045A JP 10578191 A JP10578191 A JP 10578191A JP 10578191 A JP10578191 A JP 10578191A JP H04226045 A JPH04226045 A JP H04226045A
- Authority
- JP
- Japan
- Prior art keywords
- plated
- film carrier
- terminal portion
- lead terminal
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005520 cutting process Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 3
- 238000004080 punching Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリア回路基
板の構造に関する。
板の構造に関する。
【０００２】
【従来の技術】導電性金属箔によるインナーリード端子
部、アウターリード端子部並びに導体パターンを有し、
所定の位置に半導体集積回路素子を搭載するフィルムキ
ャリア回路基板として、図７に示す様なフィルムキャリ
ア回路基板が知られている。
部、アウターリード端子部並びに導体パターンを有し、
所定の位置に半導体集積回路素子を搭載するフィルムキ
ャリア回路基板として、図７に示す様なフィルムキャリ
ア回路基板が知られている。
【０００３】上記フィルムキャリア回路基板は、長尺の
絶縁性フィルム１、例えばポリイミドテープ等にスプロ
ケットホール６、デバイスホール３を打ち抜いて、導電
性金属箔、例えば銅箔等をラミネートした後、ホトエッ
チングでパターンニングを行ない、インナーリード端子
４、アウターリード端子５等を形成する。このとき前記
パターンは金メッキ処理又は半田メッキ処理等電解メッ
キを行なう場合メッキリードとして継がった状態で形成
される。
絶縁性フィルム１、例えばポリイミドテープ等にスプロ
ケットホール６、デバイスホール３を打ち抜いて、導電
性金属箔、例えば銅箔等をラミネートした後、ホトエッ
チングでパターンニングを行ない、インナーリード端子
４、アウターリード端子５等を形成する。このとき前記
パターンは金メッキ処理又は半田メッキ処理等電解メッ
キを行なう場合メッキリードとして継がった状態で形成
される。
【０００４】この後メッキリードをかいしてパターンは
メッキ処理され、インナーリード端子４と半導体集積回
路素子２が接合される。
メッキ処理され、インナーリード端子４と半導体集積回
路素子２が接合される。
【０００５】しかし、電解メッキによる端子処理の場合
、前記半導体集積回路素子の電気特性試験又はエージン
グ等を行なうために、前記メッキリードを打ち抜き穴１
３により切断し各々のパターンを電気的に独立させてい
た。
、前記半導体集積回路素子の電気特性試験又はエージン
グ等を行なうために、前記メッキリードを打ち抜き穴１
３により切断し各々のパターンを電気的に独立させてい
た。
【０００６】尚、メッキリード切断の工程は前記導体集
積回路素子２の接合の前及び接合後又は前記半導体集積
回路素子の能動面及びインナーリード接合部を封止した
後、行なわれていた。
積回路素子２の接合の前及び接合後又は前記半導体集積
回路素子の能動面及びインナーリード接合部を封止した
後、行なわれていた。
【０００７】
【発明が解決しようとする課題】しかし、前述の従来技
術では導体パターンの打ち抜きによりメッキリードの切
断を行なっているため、それぞれのフィルムキャリア回
路基板により金型を作成する必要があるが、型の製作に
時間がかかり、又費用もかかる。その上型の共通化がむ
ずかしいという課題がある。
術では導体パターンの打ち抜きによりメッキリードの切
断を行なっているため、それぞれのフィルムキャリア回
路基板により金型を作成する必要があるが、型の製作に
時間がかかり、又費用もかかる。その上型の共通化がむ
ずかしいという課題がある。
【０００８】又、フィルムキャリア回路基板の仕様面か
らも、打ち抜きのためのスペースが必要であり、その分
製品の有効サイズが狭められ小さくなる。
らも、打ち抜きのためのスペースが必要であり、その分
製品の有効サイズが狭められ小さくなる。
【０００９】その上、メッキリードの切断時にフィルム
と共に打ち抜くため、フィルムキャリア回路基板が穴だ
らけになる。又はメッキリードを集合させ打ち抜く場合
にはリードの引き廻しのために、さらに製品有効サイズ
が小さくなってしまうという課題を有する。
と共に打ち抜くため、フィルムキャリア回路基板が穴だ
らけになる。又はメッキリードを集合させ打ち抜く場合
にはリードの引き廻しのために、さらに製品有効サイズ
が小さくなってしまうという課題を有する。
【００１０】そこで本発明はこのような課題を解決する
もので、その目的とするところは、メッキリードの切断
に打ち抜き型を使用せず、製品サイズを有効サイズいっ
ぱいに使用できフィルムキャリアの強度を落とすことの
ないフィルムキャリア回路基板を提供することにある。
もので、その目的とするところは、メッキリードの切断
に打ち抜き型を使用せず、製品サイズを有効サイズいっ
ぱいに使用できフィルムキャリアの強度を落とすことの
ないフィルムキャリア回路基板を提供することにある。
【００１１】
【課題を解決するための手段】本発明のフィルムキャリ
ア回路基板のメッキリードを長尺テープの上下のスプロ
ケットサイドに出し、テープの送りと共にメッキリード
を切断し、切断位置よりスプロケットホール側のメッキ
リードを剥離させ、各々のパターンを電気的に独立させ
ることを特徴とする。又、メッキリードを切削により、
各々のパターンとメッキリードとを電気的に独立させる
ようにしてもよい。
ア回路基板のメッキリードを長尺テープの上下のスプロ
ケットサイドに出し、テープの送りと共にメッキリード
を切断し、切断位置よりスプロケットホール側のメッキ
リードを剥離させ、各々のパターンを電気的に独立させ
ることを特徴とする。又、メッキリードを切削により、
各々のパターンとメッキリードとを電気的に独立させる
ようにしてもよい。
【００１２】
【実施例】図１は本発明の一実施例を示すフィルムキャ
リア回路基板の平面図であって、１は絶縁性フィルム、
２は半導体集積回路素子、３はデバイスホール、４はイ
ンナーリード端子部、５はアウターリード端子部、６は
スプロケットホール、７はチェック端子である。ここで
導体パターン８及び前記チェック端子７を介したメッキ
リードをスプロケットサイドのメッキリードの内側すな
わち、前記チェック端子７との間の切断位置９ａで切断
し、フィルムキャリアのスプロケットホール６と平行に
走るメッキリードを剥離させることにより各々のパター
ンを電気的に独立させることができる。尚、１０はメッ
キリードである。
リア回路基板の平面図であって、１は絶縁性フィルム、
２は半導体集積回路素子、３はデバイスホール、４はイ
ンナーリード端子部、５はアウターリード端子部、６は
スプロケットホール、７はチェック端子である。ここで
導体パターン８及び前記チェック端子７を介したメッキ
リードをスプロケットサイドのメッキリードの内側すな
わち、前記チェック端子７との間の切断位置９ａで切断
し、フィルムキャリアのスプロケットホール６と平行に
走るメッキリードを剥離させることにより各々のパター
ンを電気的に独立させることができる。尚、１０はメッ
キリードである。
【００１３】図２はメッキリードの切断を説明するため
のものであり、図１のＡ−Ａ断面図である。図１に示す
切断位置９ａに切断刃１１ａにより導体パターン８及び
チェック端子７を介したメッキリードを切断する。
のものであり、図１のＡ−Ａ断面図である。図１に示す
切断位置９ａに切断刃１１ａにより導体パターン８及び
チェック端子７を介したメッキリードを切断する。
【００１４】図３は図１のＢ−Ｂ断面図であり図２で切
断されたメッキリードの剥離を行なう。
断されたメッキリードの剥離を行なう。
【００１５】図４は本発明の他の実施例を示すフィルム
キャリア基板の平面図である。フィルムキャリア回路基
板にはデバイスホールの４方向にインナーリードおよび
アウターリードが延在しており、スプロケットホールサ
イドのメッキリードに接続する２方向のアウターリード
は、図１に示す本発明の実施例と同様にメッキリードが
切断位置９で切断され、剥離されて電気的に独立する。 一方他の２方向のアウターリードは、すなわちフィルム
キャリア回路基板の長手方向に延在するアウターリード
は、図７に示す従来技術の実施例と同様にプレス加工に
よる打ち抜き穴１３によって導体パターン８を切断し、
電気的に独立する。このように端子数が多くスプロケッ
トホールサイドのメッキリードに接続できない様な場合
、本発明と従来技術の打ち抜き穴との組み合せで対応す
ることができる。この場合、パターンの有効サイズの制
限は上下のスプロケットホール方向のため最小限のスペ
ースでメッキリードの切断が行なえることに変わりない
。又、フィルムキャリアテープの長尺方向については寸
法的に余裕があるため打ち抜きの場合でも十分対応でき
る。
キャリア基板の平面図である。フィルムキャリア回路基
板にはデバイスホールの４方向にインナーリードおよび
アウターリードが延在しており、スプロケットホールサ
イドのメッキリードに接続する２方向のアウターリード
は、図１に示す本発明の実施例と同様にメッキリードが
切断位置９で切断され、剥離されて電気的に独立する。 一方他の２方向のアウターリードは、すなわちフィルム
キャリア回路基板の長手方向に延在するアウターリード
は、図７に示す従来技術の実施例と同様にプレス加工に
よる打ち抜き穴１３によって導体パターン８を切断し、
電気的に独立する。このように端子数が多くスプロケッ
トホールサイドのメッキリードに接続できない様な場合
、本発明と従来技術の打ち抜き穴との組み合せで対応す
ることができる。この場合、パターンの有効サイズの制
限は上下のスプロケットホール方向のため最小限のスペ
ースでメッキリードの切断が行なえることに変わりない
。又、フィルムキャリアテープの長尺方向については寸
法的に余裕があるため打ち抜きの場合でも十分対応でき
る。
【００１６】図５は本発明のさらに他の実施例を示すフ
ィルムキャリア回路基板の実施例を示す平面図である。 この実施例は前記実施例とメッキリードとパターンの独
立方法が異なるもので、他の構成は同様であるので、同
一の構成は同一符号を付して重複した構成の説明を省略
する。この実施例では、スプロケットサイドのメッキリ
ードの内側すなわち、チェック端子との間の切削位置９
ｂを切削刃１１ｂによりメッキリードパターンを削り取
る。尚１０はメッキリードである。
ィルムキャリア回路基板の実施例を示す平面図である。 この実施例は前記実施例とメッキリードとパターンの独
立方法が異なるもので、他の構成は同様であるので、同
一の構成は同一符号を付して重複した構成の説明を省略
する。この実施例では、スプロケットサイドのメッキリ
ードの内側すなわち、チェック端子との間の切削位置９
ｂを切削刃１１ｂによりメッキリードパターンを削り取
る。尚１０はメッキリードである。
【００１７】図６はメッキリードの切削を説明するため
のものであり、図５のＡ−Ａ断面図である。
のものであり、図５のＡ−Ａ断面図である。
【００１８】これまでの実施例の説明において接着材層
を有する３層フィルムキャリアの場合であったが、接着
材層を有せず、直接絶縁フィルムに導電性金属箔が積層
される２層フィルムキャリアテープの場合も同様である
。
を有する３層フィルムキャリアの場合であったが、接着
材層を有せず、直接絶縁フィルムに導電性金属箔が積層
される２層フィルムキャリアテープの場合も同様である
。
【００１９】
【発明の効果】以上述べたように本発明によれば、メッ
キリード打ち抜きによる、フィルムキャリア回路基板の
打ち抜き穴がなくなるため、フィルムキャリアの強度を
そこねること無く各パターンを電気的に独立させること
ができる。又、定まった製品有効サイズに対しても最低
限のスペースでメッキリード切断が可能なため、有効サ
イズいっぱいに配線パターン及びアウターリード又はチ
ェック端子を設けることができる。
キリード打ち抜きによる、フィルムキャリア回路基板の
打ち抜き穴がなくなるため、フィルムキャリアの強度を
そこねること無く各パターンを電気的に独立させること
ができる。又、定まった製品有効サイズに対しても最低
限のスペースでメッキリード切断が可能なため、有効サ
イズいっぱいに配線パターン及びアウターリード又はチ
ェック端子を設けることができる。
【００２０】又、容易にメッキリードの切断ができるた
め、メッキリード切断の工程を電気的特性チェックの直
前に行なうことで、半導体集積回路素子接合から電気的
特性チェック工程前迄の取り扱い及び環境からの静電気
に対して半導体集積回路素子を保護し、歩留り低下を防
ぐことができるという効果を有する。
め、メッキリード切断の工程を電気的特性チェックの直
前に行なうことで、半導体集積回路素子接合から電気的
特性チェック工程前迄の取り扱い及び環境からの静電気
に対して半導体集積回路素子を保護し、歩留り低下を防
ぐことができるという効果を有する。
【００２１】又、例えば従来技術のようにフィルムキャ
リア回路基板の配線パターンに合わせて、その都度、打
ち抜き型を製作するようなことが回避できるので、フィ
ルムキャリア回路基板が低コストに提供できるという効
果も有する。
リア回路基板の配線パターンに合わせて、その都度、打
ち抜き型を製作するようなことが回避できるので、フィ
ルムキャリア回路基板が低コストに提供できるという効
果も有する。
【図１】本発明の一実施例を示す平面図である。
【図２】同実施例の図１Ａ−Ａ断面方向のメッキリード
切断を説明するための概念図である。
切断を説明するための概念図である。
【図３】同実施例の図１Ｂ−Ｂ断面方向の剥離を説明す
るための概念図である。
るための概念図である。
【図４】本発明の他の実施例を示す平面図である。
【図５】本発明のさらに他の実施例を示す平面図である
。
。
【図６】同実施例の図５Ａ−Ａ断面方向の切削を説明す
るための概念図である。
るための概念図である。
【図７】従来例のフィルムキャリア回路基板の平面図で
ある。
ある。
１ 絶縁性フィルム
２ 半導体集積回路素子
３ デバイスホール
４ インナーリード端子部
５ アウターリード端子部
６ スプロケットホール
７ チェック端子
８ 導体パターン
９ａ 切断位置
９ｂ 切削位置
１０ メッキリード
１１ａ 切断刃
１１ｂ 切削刃
１２ 接着剤
１３ 打ち抜き穴
Claims (2)
- 【請求項１】絶縁基板上に半導体集積回路素子と接続さ
れるインナーリード端子部と、前記インナーリード端子
部と一体のアウターリード端子部と、前記アウターリー
ド端子部と電気的に導通可能に接続されるメッキリード
とを有するフィルムキャリア回路基板において、前記メ
ッキリードが切断、剥離され、前記アウターリード端子
部と電気的に独立するよう構成されてなることを特徴と
するフィルムキャリア回路基板。 - 【請求項２】絶縁基板上に半導体集積回路素子と接続さ
れるインナーリード端子部と、前記インナーリード端子
部と一体のアウターリード端子部と、前記アウターリー
ド端子部と電気的に導通可能に接続されるメッキリード
とを有するフィルムキャリア回路基板において、前記メ
ッキリードが切削加工により切断、分離され、前記アウ
ターリード端子部と電気的に独立するよう構成されてな
ることを特徴とするフィルムキャリア回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10578191A JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-136725 | 1990-05-25 | ||
| JP13672590 | 1990-05-25 | ||
| JP2-165332 | 1990-06-22 | ||
| JP16533290 | 1990-06-22 | ||
| JP10578191A JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04226045A true JPH04226045A (ja) | 1992-08-14 |
| JP2882085B2 JP2882085B2 (ja) | 1999-04-12 |
Family
ID=27310575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10578191A Expired - Fee Related JP2882085B2 (ja) | 1990-05-25 | 1991-05-10 | フィルムキャリア回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882085B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081058A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、並びに半導体装置 |
| JP2011049327A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | Ｔｃｐ型半導体装置 |
-
1991
- 1991-05-10 JP JP10578191A patent/JP2882085B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081058A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法、並びに半導体装置 |
| JP2011049327A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | Ｔｃｐ型半導体装置 |
| US8310068B2 (en) | 2009-08-26 | 2012-11-13 | Renesas Electronics Corporation | TCP-type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2882085B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072816A (en) | Integrated circuit package | |
| US7286370B2 (en) | Wired circuit board and connection structure of wired circuit board | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| EP3119169B1 (en) | Printed circuit board and method of fabricating the same | |
| KR100372466B1 (ko) | 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ | |
| KR19990063447A (ko) | 반도체 장치와 그 제조방법 | |
| US7171744B2 (en) | Substrate frame | |
| CN110278657B (zh) | 复合电路板及其制造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH04226045A (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH02172266A (ja) | リード、パッケージ及び電気回路装置 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JP2513724B2 (ja) | 半導体装置用キヤリアテ―プ | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| CN114391304A (zh) | 板对板连接结构及其制作方法 | |
| JP2006066665A (ja) | 配線基板 | |
| JPH0519974Y2 (ja) | ||
| JPH0964542A (ja) | 多層プリント配線板 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| CN116963393A (zh) | 基板结构及其制作方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS6286846A (ja) | チツプキヤリアの製造法 | |
| JP2002009192A (ja) | 多層配線基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |