JPH04227105A - 電流電圧変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図２） 発明が解決しようとする課題（図２） 課題を解決するための手段（図１） 作用（図１） 実施例 （１）第１の実施例（図１） （２）他の実施例 発明の効果

【０００２】

【産業上の利用分野】本発明は電流電圧変換回路に関し
、例えば集積回路化した差動増幅回路に適用し得る。

【０００３】

【従来の技術】従来、集積回路化された差動増幅回路に
おいては、例えば特開昭　５９−２４１０号公報に提案
の手法を用いて入力信号を電圧電流変換して処理するよ
うになされている。

【０００４】すなわち図２に示すように、電圧電流変換
回路１においては、トランジスタ２及び３のエミツタ間
を抵抗４で接続し、当該トランジスタ２及び３の各エミ
ツタを、電流源５及び６を介して負側電源ＶＥＥに接続
する。さらに電圧電流変換回路１は、トランジスタ２及
び３のベースに、それぞれ正側及び負側入力信号Ｓ１及
びＳ２を供給する。

【０００５】ここで電流源５及び６の電流値Ｉ１を等し
く設定し、トランジスタ２及び３のコレクタをそれぞれ
トランジスタ７及び８のカレントミラー回路に接続する
。このようにすれば、入力信号Ｓ１及びＳ２の電位差を
ΔＶ〔Ｖ〕、抵抗４の抵抗値をＲとおいて、抵抗４に流
れる電流Ｉは、次式

【数１】 で表すことができる。これによりトランジスタ３のコレ
クタ出力を例えばカレントミラー回路で受けることによ
り、（１）式で表される電流出力を得ることができ、当
該電流出力を所望の処理回路で処理することができる。

【０００６】

【発明が解決しようとする課題】ところで、この種の電
流電圧変換回路１で大きなダイナミツクレンジを確保す
る場合、トランジスタ２及び３が確実に動作するように
、電流源５及び６の電流Ｉ１を当該ダイナミツクレンジ
に見合つた大きな値に設定する必要がある。

【０００７】ところが電流値Ｉ１を大きな値に設定する
と、その分消費電力が増大すると共に、出力電流のＳＮ
比が劣化する問題がある。

【０００８】また、利得を大きくしたい場合、抵抗４の
抵抗値Ｒを大きくする必要があるのに対し、当該抵抗値
Ｒを大きくするとＳＮ比が劣化する問題もある。本発明
は以上の点を考慮してなされたもので、ダイナミツクレ
ンジを広くすることができ、かつＳＮ比の良い低消費電
力の電圧電流変換回路を提案しようとするものである。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の入力信号Ｓ１を入力する第
１のバツフア回路２２〜３７、Ｒ１〜Ｒ７と、第２の入
力信号Ｓ２を入力する第２のバツフア回路４２〜５９、
Ｒ９〜Ｒ２０と、第１及び第２のバツフア回路２２〜３
７、Ｒ１〜Ｒ７及び４２〜５９、Ｒ９〜Ｒ２０の出力間
を結ぶインピーダンス回路Ｒ２２と、インピーダンス回
路Ｒ２２に流れる電流Ｉ１を出力する電流出力回路５７
、５９、６０、６４、Ｒ１８、Ｒ２０、Ｒ２４、Ｒ２５
とを備え、第１のバツフア回路２２〜３７、Ｒ１〜Ｒ７
は、第１の入力信号Ｓ１をベースに受けるＰＮＰ型の第
１のトランジスタ３０と、第１の入力信号Ｓ１をベース
に受けるＮＰＮ型の第２のトランジスタ３１と、第１の
トランジスタ３０のエミツタ出力をベースに受けるＮＰ
Ｎ型の第３のトランジスタ３５と、第２のトランジスタ
３１のエミツタ出力をベースに受け、第３のトランジス
タ３５のエミツタにエミツタを接続し、該エミツタ出力
をインピーダンス回路Ｒ２２の一端に出力するＰＮＰ型
の第４のトランジスタ３７とを有し、第２のバツフア回
路４２〜５９、Ｒ９〜Ｒ２０は、第２の入力信号Ｓ２を
ベースに受けるＰＮＰ型の第５のトランジスタ５０と、
第２の入力信号Ｓ２をベースに受けるＮＰＮ型の第６の
トランジスタ５１と、第５のトランジスタ５０のエミツ
タ出力をベースに受けるＮＰＮ型の第７のトランジスタ
５５と、第６のトランジスタ５１のエミツタ出力をベー
スに受け、第７のトランジスタ５５のエミツタにエミツ
タを接続し、該エミツタ出力をインピーダンス回路Ｒ２
２の他端に出力するＰＮＰ型の第８のトランジスタ５８
とを有する。

【００１０】

【作用】同様に構成された第１及び第２のバツフア回路
２２〜３７、Ｒ１〜Ｒ７及び４２〜５９、Ｒ９〜Ｒ２０
をインピーダンス回路Ｒ２２で接続すれば、当該第１及
び第２のバツフア回路２２〜３７、Ｒ１〜Ｒ７及び４２
〜５９、Ｒ９〜Ｒ２０に正側及び負側入力信号Ｓ１及び
Ｓ２を供給して相補的に動作するバツフア回路を形成す
ることができる。これによりインピーダンス回路Ｒ２２
を流れる電流Ｉ１においては、第１及び第２の入力信号
Ｓ１及びＳ２の信号レベル差に比例して変化し、入力信
号Ｓ１、Ｓ２を電圧電流変換することができ、第１及び
第２のバツフア回路２２〜３７、Ｒ１〜Ｒ７及び４２〜
５９、Ｒ９〜Ｒ２０においては、少ない動作電流で動作
させることができる。

【００１１】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１２】（１）第１の実施例 図１において、２０は全体として差動増幅回路を示し、
正側入力信号Ｓ１をトランジスタ２２に与える。トラン
ジスタ２２は、トランジスタ２３と共に差動対を形成し
、エミツタをトランジスタ２４に接続すると共に、コレ
クタを正側電源ＶＣＣに接続する。

【００１３】ここでトランジスタ２４は、ベースに基準
電圧ＶＲ１を受け、抵抗Ｒ１と共に定電流源を形成し、
これによりトランジスタ２２及び２３を駆動する。トラ
ンジスタ２３は、トランジスタ２６、２７、２８、抵抗
Ｒ２、Ｒ３、Ｒ４で形成された定電流源をコレクタに接
続し、基準電圧ＶＲ１で決まる所定の電流が供給される
。これによりトランジスタ２２及び２３は、全体として
バツフア回路を構成するようになされ、正側入力信号Ｓ
１のオフセツト電圧を補正した後、続くトランジスタ３
０及び３１に出力する。

【００１４】トランジスタ３０は、ＰＮＰトランジスタ
で形成され、トランジスタ３２及び抵抗Ｒ５を介してコ
レクタを正側電源ＶＣＣに接続する。さらにトランジス
タ３０は、トランジスタ３３及び抵抗Ｒ６の定電流源に
エミツタを接続し、エミツタ出力をトランジスタ３５に
出力する。

【００１５】トランジスタ３１は、ＮＰＮトランジスタ
で形成され、負側電源ＶＥＥにコレクタを接続すると共
に、トランジスタ３６及び抵抗Ｒ７を介してエミツタを
正側電源ＶＣＣに接続する。このときトランジスタ３２
及び３６においては、カレントミラー回路を形成するよ
うになされ、これによりトランジスタ３０及び３１に等
しいコレクタ電流が流れるようになされている。

【００１６】トランジスタ３５は、ＮＰＮトランジスタ
でなり、トランジスタ３０のエミツタ出力を入力すると
共にコレクタを負側電源ＶＥＥに接続する。トランジス
タ３７は、トランジスタ３１のエミツタ出力を入力する
ＰＮＰトランジスタでなり、コレクタを正側電源ＶＣＣ
に接続する共に、エミツタをトランジスタ３５のエミツ
タに接続する。これによりトランジスタ３７のエミツタ
電位においては、正側入力信号Ｓ１の信号レベルに比例
して変化するようになされている。

【００１７】このときトランジスタ３７においては、当
該エミツタ出力をトランジスタ２３に帰還するようにな
され、これにより正側入力信号Ｓ１に対して、当該エミ
ツタ出力のオフセツト電圧を低減するようになされてい
る。これにより、トランジスタ２２〜３７、抵抗Ｒ１〜
Ｒ７においては、全体として正側入力信号Ｓ１を増幅す
る第１のバツフア回路を構成するようになされている。

【００１８】トランジスタ４２は、負側入力信号Ｓ２を
ベースに入力してトランジスタ４３と共に差動対を形成
し、エミツタをトランジスタ４４に接続すると共に、コ
レクタを正側電源ＶＣＣに接続する。ここでトランジス
タ４４は、ベースに基準電圧ＶＲ１を受け、抵抗Ｒ９と
共に定電流源を形成し、トランジスタ４２及び４３を駆
動する。

【００１９】トランジスタ４３は、トランジスタ４６、
４７、４８、抵抗Ｒ１０、Ｒ１１、Ｒ１２で形成された
定電流源をコレクタに接続し、基準電圧ＶＲ１で決まる
所定の電流が供給される。これによりトランジスタ４２
及び４３は、トランジスタ２２及び２３と同一構成のバ
ツフア回路を構成するようになされ、負側入力信号Ｓ２
のオフセツト電圧を補正した後、続くトランジスタ５０
及び５１に出力する。

【００２０】トランジスタ５０は、ＰＮＰトランジスタ
で形成され、トランジスタ５２及び抵抗Ｒ１４を介して
正側電源ＶＣＣにコレクタを接続する。さらにトランジ
スタ５０は、トランジスタ５３及び抵抗Ｒ１５の定電流
源にエミツタを接続し、エミツタ出力をトランジスタ５
５に出力する。

【００２１】トランジスタ５１は、ＮＰＮトランジスタ
で形成され、負側電源ＶＥＥにコレクタを接続すると共
に、トランジスタ５６及び抵抗Ｒ１６を介して正側電源
ＶＣＣにエミツタを接続する。このときトランジスタ５
２及び５６においては、カレントミラー回路を形成する
ようになされ、これによりトランジスタ５０及び５１に
等しいコレクタ電流が流れるようになされている。

【００２２】トランジスタ５５は、ＮＰＮトランジスタ
でなり、トランジスタ５７及び抵抗Ｒ１８を介して負側
電源ＶＥＥにコレクタを接続する。トランジスタ５８は
、トランジスタ５１のエミツタ出力を入力するＰＮＰト
ランジスタでなり、トランジスタ５９、抵抗Ｒ２０を介
して正側電源ＶＣＣにコレクタを接続する共に、トラン
ジスタ５５のエミツタにエミツタを接続する。これによ
りトランジスタ５８のエミツタ電位においては、負側入
力信号Ｓ２の信号レベルに比例して変化するようになさ
れている。

【００２３】このときトランジスタ５８においては、当
該エミツタ出力をトランジスタ４３に帰還するようにな
され、これにより負側入力信号Ｓ２に対して、当該エミ
ツタ出力のオフセツト電圧を低減するようになされてい
る。これによりトランジスタ５２〜５９、Ｒ９〜Ｒ２０
においては、全体として負側入力信号Ｓ２を増幅する第
２のバツフア回路を構成するようになされている。この
とき第１のバツフア回路で正側入力信号Ｓ１を増幅する
のに対し、第２のバツフア回路で負側入力信号Ｓ２を増
幅することにより、第１及び第２のバツフア回路におい
ては、相補的にエミツタ出力が変化する相補バツフア回
路を構成するようになされている。

【００２４】抵抗Ｒ２２は、トランジスタ３７及び５８
のエミツタ間を結び、これにより当該抵抗Ｒ２２にトラ
ンジスタ３７及び５８のエミツタ間電圧に比例した電流
Ｉ１が流れるようになされている。すなわち第１及び第
２のバツフア回路で相補バツフア回路を構成したことに
より、トランジスタ３７及び５８のエミツタ間電圧は、
正側及び負側入力信号Ｓ１及びＳ２の電位差ΔＶに比例
する。

【００２５】従つて、当該エミツタ間を抵抗Ｒ２２で接
続すれば、当該抵抗Ｒ２２の抵抗値をＲ１とおいて、抵
抗Ｒ２２の電流Ｉ１においては、次式

【数２】 の関係式で表すことができる。これにより入力信号Ｓ１
及びＳ２を電圧電流変換することができる。

【００２６】このときトランジスタ２２〜３７及びトラ
ンジスタ４２〜５９を用いて相補的バツフア回路を形成
し、当該バツフア回路の出力間を抵抗Ｒ２２で結んで電
圧電流変換したことにより、当該バツフア回路において
は、定常的に流す電流（以下アイドリング電流と呼ぶ）
を小さくすることができる。従つて、その分当該差動増
幅回路２０の消費電力を低減すると共に、ＳＮ比の劣化
を有効に回避することができる。

【００２７】さらにこのようにして相補的バツフア回路
を用いて電圧電流変換すれば、入力信号Ｓ１及びＳ２の
信号レベルと無関係にアイドリング電流を設定し得、そ
の分大きなダイナミツクレンジを得ることができる。ま
た、抵抗Ｒ２２の抵抗値を小さな値に設定することがで
き、その分電圧電流変換利得を大きくすることができる
。

【００２８】トランジスタ５７は、トランジスタ６０、
抵抗Ｒ２４と共にカレントミラー回路を形成し、トラン
ジスタ５５のエミツタ電流Ｉ２を折り返し、トランジス
タ６２に出力する。トランジスタ５９は、トランジスタ
６４、抵抗Ｒ２５と共にカレントミラー回路を形成し、
トランジスタ５８のエミツタ電流Ｉ３を折り返し、トラ
ンジスタ６２に出力する。

【００２９】これによりトランジスタ５７のエミツタ電
流Ｉ２においては、抵抗Ｒ２２の電流Ｉ１及びトランジ
スタ５９のエミツタ電流Ｉ３を用いて、次式

【数３】 の関係式で表すことができ、トランジスタ６２の入力側
において電流Ｉ２が打ち消され、かくして電圧電流変換
結果のみをトランジスタ６２に入力することができる。

【００３０】トランジスタジスタ６２は、トランジスタ
６４と共に差動対を形成し、トランジスタ６６及び抵抗
Ｒ２６で形成された定電流源にエミツタを接続する。こ
のときトランジスタ６４においては、コレクタを直接正
側電源ＶＣＣに接続するのに対し、トランジスタ６２は
トランジスタ６８及び抵抗Ｒ２７を介して、正側電源Ｖ
ＣＣにコレクタを接続する。

【００３１】トランジスタ６８は、トランジスタ６９、
７０及び抵抗Ｒ２７、Ｒ２８、Ｒ２９と共にカレントミ
ラー回路を形成し、基準電圧ＶＲ１で決まる所定の電流
をトランジスタ６２に供給する。

【００３２】トランジスタ７２は、正側電源ＶＣＣに接
続されてトランジスタ６２のコレクタ出力を受け、トラ
ンジスタ７３及び抵抗Ｒ３０の定電流源にエミツタを接
続する。これによりトランジスタ６２〜７２においては
、全体として高利得の差動増幅回路を形成するようにな
されている。

【００３３】さらにトランジスタ７２は、抵抗Ｒ３２を
介してトランジスタ６２にエミツタ出力を帰還し、これ
によりトランジスタ６２〜７２全体でトランジスタ６２
の入力電流を電流電圧変換して出力するようになされて
いる。

【００３４】かくして相補的バツフア回路を用いて電圧
電流変換したことにより、ダイナミツクレンジが大きく
、低消費電力でＳＮ比の良い差動増幅回路を得ることが
できる。

【００３５】以上の構成において、正側入力信号Ｓ１は
、トランジスタ２２〜３７で形成されるバツフア回路を
介して抵抗Ｒ２２の一端に出力される。これに対して負
側入力信号Ｓ２は、トランジスタ４２〜５９で形成され
るバツフア回路を介して抵抗２２の他端に入力される。 これによりトランジスタ２２〜３７で形成されるバツフ
ア回路とトランジスタ４２〜５９で形成されるバツフア
回路は、正側及び負側入力信号Ｓ１及びＳ２を増幅する
相補的なバツフア回路を形成する。

【００３６】これにより抵抗Ｒ２２においては、正側及
び負側入力信号Ｓ１及びＳ２の電位差ΔＶに比例して（
２）式で表される電流Ｉ１を流し得、入力信号Ｓ１、Ｓ
２を電圧電流変換することができ、このとき相補的なバ
ツフア回路を用いたことにより低消費電力でＳＮ比の劣
化を有効に回避することができる。また、大きなダイナ
ミツクレンジを得ることができる。

【００３７】抵抗Ｒ２２の電流Ｉ１においては、トラン
ジスタ５７、トランジスタ６０を介して、トランジスタ
５９の電流Ｉ３と共にトランジスタ６２に入力される。 このときトランジスタ５９の電流Ｉ３においては、別途
トランジスタ６４を介してトランジスタ６２に入力され
、これによりトランジスタ６４に抵抗Ｒ２２の電流Ｉ１
のみ入力することができる。

【００３８】トランジスタ６２は、トランジスタ６４〜
７２と共に差動増幅回路を形成し、当該トランジスタ６
２の入力電流は、トランジスタ７２を介して出力される
。このときトランジスタ７２の出力信号においては、抵
抗Ｒ３２を介してトランジスタ６２に帰還され、これに
よりトランジスタ６２の入力電流を電流電圧変換して出
力することができる。

【００３９】以上の構成によれば、相補的バツフア回路
に正側及び負側入力信号を入力すと共に、当該相補的バ
ツフア回路の出力間を抵抗で結び、当該抵抗に流れる電
流を出力することにより、入力信号と無関係に相補的バ
ツフア回路のアイドリング電流を設定し得、その分ダイ
ナミツクレンジを維持したまま、アイドリング電流を低
減し、低消費電力、高ＳＮ比の電圧電流変換回路を得る
ことができる。

【００４０】（２）他の実施例 なお上述の実施例においては、本発明による電圧電流変
換回路を差動増幅回路に適用した場合について述べたが
、本発明はこれに限らず、種々の信号処理回路に広く適
用することができる。

【００４１】さらに上述の実施例においては、バツフア
回路間を抵抗Ｒ２２で結ぶ場合について述べたが、本発
明はこれに限らず、例えば抵抗Ｒ２２に加えて周波数特
性補償用の各種時定数回路を接続するようにしてもよい

【００４２】

【発明の効果】上述のように本発明によれば、相補的バ
ツフア回路の出力間をインピーダンス回路で結び、当該
インピーダンス回路に流れる電流を出力することにより
、入力信号と無関係に相補的バツフア回路のアイドリン
グ電流を低減し得、その分ダイナミツクレンジが広く、
低消費電力、高ＳＮ比の電圧電流変換回路を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例による差動増幅回路を示すブ
ロツク図である。

【図２】従来の電圧電流変換回路を示すブロツク図であ
る。

【符号の説明】

１、２０……電圧電流変換回路、２、３、７、８、２２
〜７２……トランジスタ、４、Ｒ１〜Ｒ３２……抵抗。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の入力信号を入力する第１のバツフア
   回路と、第２の入力信号を入力する第２のバツフア回路
   と、上記第１及び第２のバツフア回路の出力間を結ぶイ
   ンピーダンス回路と、上記インピーダンス回路に流れる
   電流を出力する電流出力回路とを具え、上記第１のバツ
   フア回路は、上記第１の入力信号をベースに受けるＰＮ
   Ｐ型の第１のトランジスタと、上記第１の入力信号をベ
   ースに受けるＮＰＮ型の第２のトランジスタと、上記第
   １のトランジスタのエミツタ出力をベースに受けるＮＰ
   Ｎ型の第３のトランジスタと、上記第２のトランジスタ
   のエミツタ出力をベースに受け、上記第３のトランジス
   タのエミツタにエミツタを接続し、該エミツタ出力を上
   記インピーダンス回路の一端に出力するＰＮＰ型の第４
   のトランジスタとを有し、上記第２のバツフア回路は、
   上記第２の入力信号をベースに受けるＰＮＰ型の第５の
   トランジスタと、上記第２の入力信号をベースに受ける
   ＮＰＮ型の第６のトランジスタと、上記第５のトランジ
   スタのエミツタ出力をベースに受けるＮＰＮ型の第７の
   トランジスタと、上記第６のトランジスタのエミツタ出
   力をベースに受け、上記第７のトランジスタのエミツタ
   にエミツタを接続し、該エミツタ出力を上記インピーダ
   ンス回路の他端に出力するＰＮＰ型の第８のトランジス
   タとを有することを特徴とする電圧電流変換回路。