JPH04228152A - 信号処理システムおよびその信号読取方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の技術分野】この発明は、磁気テープ・レコー
ダのような、多重トラック式の記録システムのために特
に有用なタイミングまたはクロッキング回路に関するも
のである。

【０００２】

【従来の技術】この発明は、タイミングまたはクロッキ
ング・システムに関するものである。ここに、クロッキ
ング・システムとは、記録部材上に記録されたデータ信
号の復元のために有用なものである。記録部材の全ての
トラックは同時に読み取られるが、時間的には独立して
いる。信号のドロップアウトのような、ある種のエラー
を導出する状況が生じたときには、そのクロックをでき
るだけ早く回復させて、欠陥のある領域を通してその動
作周波数を維持することが望まれる。特に、いわゆるク
ロックの回復を改善するための、即ち、多重トラック式
のシステムにおいてセンスされる信号に基づいてタイミ
ング信号を発生するためのステップが試行されてきてい
る。このようなシステムにおいては、平均的なエラーの
長さを短縮すること、欠陥があった後でのクロックの回
復を増強すること、同期のロスがあったときの免疫性を
改善すること、記録媒体の加速されるトラッキング能力
を改善すること、信号回復チャンネルにおける信号対雑
音比を改善すること、および、高いゲインのループ・モ
ードを排除することが望まれている。これらの改善の全
ては、多重トラック式の磁気テープ・システムにおいて
現用されている独立の位相同期ループ即ち位相ロック・
ループ（ＰＬＬ）に関連している。

【０００３】クロック・タイミングのロスに関連する問
題、即ち、回復されるデータ信号とのＰＬＬの同期が外
れることが、記録されたデータの忠実な再生を妨げてい
る。この問題は継続的に重要な問題とされている。多く
の早期および現用の多重トラック式のテープ・システム
においては、このようなクロックの同期がトラックにお
いて失われたとき、該当する特定のトラックの読み取り
が停止されている。この読み取り停止動作は、”デッド
・トラッキング”と呼ばれる。再同期化のバーストは、
記録媒体から受け入れている信号に対して、デッド・ト
ラッキングにされたＰＬＬが再び同期することができる
ために用意されている。そして、これに続く信号は首尾
良く読み取られることができる。デッド・トラッキング
にされたＰＬＬの周波数が、所望の周波数または読み戻
しの周波数からかけ離れているときには、位相および周
波数同期のこの回復は問題があるようにみえる。記録媒
体から読み取られた信号に対するＰＬＬの動作の回復を
増強するための試行については、ＩＢＭ　　Ｔｅｃｈｎ
ｉｃａｌ　　Ｄｉｓｃｌｏｓｕｒｅ　　Ｂｕｌｌｅｔｉ
ｎＶｏｌ．　　１４　　Ｎｏ．３，　　Ａｕｇｕｓｔ，
　　１９７１　に示されている。この論文によれば、Ｐ
ＬＬまたは可変周波数クロック・オシレータ（ＶＦＣ）
がデッド・トラッキングにされたときには、このデッド
・トラッキングにされたＶＦＣはテープの移送体に関連
したタコメータに対して周波数の同期がとられる。この
動作によれば、ＶＦＣの全てがデッド・トラッキングに
されたとしても、テープの移動に対するＶＦＣの粗い同
期をとることはできる。

【０００４】信頼性のあるデータ回復を確実にするため
の別のアプローチは、いわゆる共通クロックである。即
ち、全てのチャンネルのために１個の位相ロック・ルー
プまたはクロックが用いられることである。チャンネル
の各々は、記録部材のスキューに適合するための位相調
節部を備えている。米国特許第４，４７０，０８２号お
よび米国特許第４，４３３，４２４号にはこのような共
通クロックが示されている。このいわゆる共通クロック
についての問題の一つは、高価であって、高周波回路が
必要であり、また、その信頼性に疑問があることである
。その読み戻しの制御をするために、より簡単な技術が
望まれている。

【０００５】

【発明が解決しようとする課題】この発明の目的は、複
数の位相ロック・ループに対する簡単で効果的な制御部
を提供することにあり、位相ロック・ループの各々につ
いてそれ自体の制御を行い、それでも平均的な周波数を
維持することが、これによって可能にされる。

【０００６】

【課題を解決するための手段】この発明によれば、複数
の位相ロック・ループには、基準キャパシタに対する共
通の入力が備えられている。比較的大容量のキャパシタ
が、全ての位相ロック・ループまたはクロッキング回路
、記録システムの１個のクロッキング回路またはトラッ
クに対する基準キャパシタをＡＣ結合している。この態
様において、全ての位相ロック・ループは、該全ての位
相ロック・ループから導出された共通の周波数基準部に
結合されている、独立した周波数制御基準部を備えてい
る。

【０００７】この発明の一つの局面において、基準周波
数源であるキャパシタは個別の位相ロック・ループの各
々における基準容量に等しい容量を有しており、また、
ＡＣ結合をしているキャパシタは比較的大きい容量を有
していて、個別の位相ロック・ループの周波数決定にイ
ンパクトを与えないようにされている。

【０００８】

【実施例】ここで図１を参照すると、磁気テープ１０が
多重トラック・トランスジューサ即ちヘッド・アセンブ
リ１１を適当に通過するようにされている。その好適な
構成において、ヘッド１１は、テープ１０上の記録トラ
ックの各々に対して、記録部分および読み取り部分の双
方を備えている。例えば、１８トラックのテープにおい
ては、ヘッド１１は、読み取りギャップと書き込みギャ
ップとの１８個の組み合せを有している。この出願にお
ける関心は、磁気テープからの信号の読み取りに用いら
れる基準クロックの周波数制御に向けられている。ここ
で理解されるべきことは、テープ１０を移送し、ヘッド
１１を搭載するためのレコーダの詳細は、その簡略化の
目的のために図示されていないことである。磁気テープ
１０上のトラックの各々に対して、１セットのチャンネ
ルまたは読み戻し回路１２、１３が設けられている。こ
れらのチャンネル回路は１セットのライン１５を介して
データ出力を生じるものであり、また、既に知られてい
るように、データの再構成のために位相同期がとられて
いる。チャンネル回路の各々は、基準クロック信号を発
生させるための、自己の周波数決定部分２０、２１、２
２を備えている。部分１３および２１は、複数の例示さ
れた回路１２、１４、２０および２２を指示するために
省略法で表されている。部分１２、１４、２０および２
２は、この発明を例示するために取り出して展開されて
いる。それぞれのトラックに対するヘッド１１のそれぞ
れの部分によってセンスされた信号は、チャンネル回路
１２−１４によって処理される。位相比較器１６におい
ては、それぞれのオシレータＶＣＯ３０によって供給さ
れる信号の位相が、検出器１７の出力信号の位相と比較
される。チャージ・ポンプ１８からのチャージ・ポンプ
信号は、それぞれに、ライン２５を介してＰＬＬフィル
タ２０−２２の入力部に加えられている。各チャージ・
ポンプ信号は、抵抗２６、キャパシタ２７および周波数
決定キャパシタ２８からなるＲＣ回路を通じて、ＶＣＯ
３０の動作周波数を制御するためのバッファ増幅器２９
に加えられる。周波数決定キャパシタ２８は接地基準電
位部（図示されない）に結合されている。概略的にいえ
ば、キャパシタ２８の容量値はキャパシタ２７の容量よ
りは幾らか大きくされている。上述のようなデザインは
先行の技術において知られていることである。

【０００９】この発明によれば、単一のキャパシタ４０
は、キャパシタ２８についてのＶＣＯの値およびその動
作周波数を決定するための容量を有しており、システム
の全てのＰＬＬフィルタ２０、２１および２２に接続さ
れている。ここで、キャパシタ２８は、１０倍の容量と
いうように、キャパシタ４０に比べて相当に大きい容量
を有している。この態様において、キャパシタ４０は、
ＤＣ的に絶縁されるべきＰＬＬフィルタ２０−２２の全
てに対してＡＣ的に結合されており、個別のＰＬＬフィ
ルタ２０−２２によって、種々の位相ロック・ループの
中のＶＣＯゲインのどのような差異でも補償するように
されている。この共通のキャパシタ４０は、好適には、
トラック数の増殖的なファクタによって決定される容量
を有している。即ち、ＶＣＯ３０の数は通常単一のキャ
パシタ４０に対して参照される。例えば、９トラックを
グループ化させるためには、キャパシタ４０は、先行技
術におけるキャパシタ２８の容量の９倍である。１８個
のＰＬＬフィルタ２０−２２のグループにおいては、共
通のキャパシタ４０は、先行技術における周波数キャパ
シタ２８の容量の１８倍である。

【００１０】図１に示されている配列によれば、各トラ
ックから結合キャパシタ２８を通してＰＬＬフィルタ２
０−２２の周波数補償部分を一緒に結合することにより
、全てのチャンネルに対する全体的なクロック効果が与
えられる。結合キャパシタ２８によりＤＣ（直流）電流
の阻止がなされて、それぞれのトラックまたはチャンネ
ルに対するＶＣＯゲイン間の差異に対する充電状態に留
まるようにされる。そして、全てのトラックの平均的な
ＶＣＯゲインが共通の接続部４１を通じて結合される。 この回路のテスト動作で示されたことは、ドロップアウ
トの長さを減少するための限界条件の下でデータをより
良好に回復することが、個別のチャンネル回路１２−１
４で可能にされたということである。これにより、いう
までもなく、デッド・トラッキングが減少するとともに
、データ回復の完全性が増強される。磁気テープ１０は
その動作速度に加速されている間に、全てのトラックに
対する全てのＰＬＬの周波数トラッキングが例示の構成
によって増強されることも見出された。この発明の付加
的な利点は、個別のチャンネル回路１２−１４に対する
位相ロック・ループのバンド幅が、信号対雑音の実行能
力の改善のために減少できるということである。全ての
位相ロック・ループに対して周波数基準をもたらすため
の技術は、図面に例示されているところから、他のフィ
ルタのトポロジまたは回路配列を用いてなすことができ
る。回路の簡略性のために、共通クロックまたは共通Ｖ
ＣＯについて随伴する付加的なコストなしで、その動作
を増強することができる。

【００１１】チャンネル回路１２−１４の各々に含まれ
ている信号検出回路１７が受け入れるものは、ヘッド１
１からの読み戻し信号、および、ＰＬＬフィルタ２０−
２２からのライン３１を通るクロック信号である。検出
回路１７に含まれているものは、このようなチャンネル
回路で見出されるような、通常の信号検出、エラー検出
・訂正、および、その他の信号処理のための手段である
。比較回路１６では、ライン３１上でのクロック信号と
同相の周波数が、ヘッド１１から受け入れた読み戻しの
それと比較される。（チャージ・ポンプ１８からの）位
相エラー信号がライン２５を通して加えられ、通常の態
様をもって、ヘッド１１から受け入れた信号に対するＶ
ＣＯ３０の動作に追従するようにされる。テープ１０の
移送速度の変化等に起因するような、読み戻し信号の質
の変化のために、ＶＣＯ３０は読み戻し信号の周波数お
よび移送に忠実に追従しないことがある。通常、このよ
うに劣化した動作は、チャンネル回路１２−１４の全て
に生じるようなことはない。この発明を実施することに
より、このような信号の質の変動に対する適応が改善さ
れる。

【００１２】

【発明の効果】この発明によれば、複数の位相ロック・
ループに対する簡単で効果的な制御部が提供される。こ
のようにすることで、位相ロック・ループの各々につい
てそれ自体の制御を行い、それでも平均的な周波数を維
持することが可能にされる。

【図面の簡単な説明】

【図１】磁気テープの環境においてこの発明の実施を例
示するための、一部ブロック式の回路図である。

【符号の説明】

１０　　磁気テープ １１　　ヘッド １２−１４　　チャンネル回路 １６　　比較回路 １７　　検出回路 １８　　チャージ・ポンプ ２０−２２　　ＰＬＬフィルタ ２８　　周波数決定キャパシタ ３０　　ＶＣＯ ４０　　キャパシタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１の複数の位相ロック・ループ（ＰＬＬ
   ）を有する信号処理システムにおいて、各ＰＬＬは周波
   数決定部分を含むクロック信号発生回路手段を有してお
   り、前記周波数決定部分の各々と組み合わされて、ＰＬ
   Ｌの各々がある所定の周波数を有するクロック信号を独
   立して発生することができる、所定の特性を有する共通
   の周波数決定回路手段、およびそれぞれのＰＬＬを前記
   共通の周波数決定回路手段とそれぞれに結合させる、第
   １の複数のＡＣ結合−ＤＣ阻止回路手段であって、前記
   共通の周波数決定回路手段と前記ＡＣ結合−ＤＣ阻止回
   路手段の全てとの間がオーミック接続にされているもの
   、の組み合わせからなる前記信号処理システム。
2. 【請求項２】前記共通の周波数決定回路手段としての共
   通キャパシタの容量は、個別にそれぞれのＰＬＬに挿入
   されたときには、それぞれのＰＬＬをして前記所定の周
   波数を有するクロック信号を発生せしめるものである、
   請求項１に記載の信号処理システム。
3. 【請求項３】前記ＡＣ結合−ＤＣ阻止回路手段の各々は
   単一のキャパシタであって、その電気的容量は前記共通
   のキャパシタの容量よりも十分に大きく、前記結合キャ
   パシタの容量は前記それぞれのＰＬＬの動作周波数に実
   質的な影響をおよぼさないものである、請求項２に記載
   の信号処理システム。
4. 【請求項４】Ｎ個のＰＬＬがあり、ここにＮは正の整数
   であって、共通の周波数−ゲイン決定キャパシタの容量
   は、個別の周波数−ゲイン決定キャパシタの電気的容量
   の約Ｎ倍である、請求項３に記載の信号処理システム。
5. 【請求項５】仮定的に同じ周波数を有する所定数の信号
   であるが、個別に搬送する情報を保持する信号を生成さ
   せるための手段、ＰＬＬの前記数は前記所定数であるも
   の、検出されるべき前記所定数の発生された信号を受け
   入れて、前記発生された信号からのデータを検出するた
   めの前記発生されたクロック信号を受け入れる、ある所
   定数の検出手段、および、前記クロック信号を受け入れ
   るための前記ＰＬＬ、および、検出されるべき前記発生
   された信号を受け入れ、前記ＰＬＬのそれぞれについて
   、前記周波数決定部分にそれぞれに位相エラー訂正手段
   を付与するように、前記ＰＬＬにそれぞれに結合されて
   いる、前記所定数の周波数および位相比較回路手段、の
   組み合せを更に含んでいる、請求項１に記載の信号処理
   システム。
6. 【請求項６】記録部材から信号を読み取るための方法に
   おいて、該記録部材上の複数のトラックは、検出される
   べき同様に複数の読み戻し信号を生成させるために、実
   質的に同時に同期がとられており、検出されるべき複数
   の読み戻し信号の各々に対するクロック信号を発生し、
   該発生されたクロック信号を、該読み戻し信号に追従す
   るように該発生されたクロック信号の位相および周波数
   を変更するための、位相エラー信号を発生する該読み戻
   し信号と比較するステップ、位相エラー信号を平均する
   ために複数のクロック信号について、読み取られた発生
   位相エラー信号のＡＣ結合を行い、全てのＰＬＬの該平
   均の位相エラー信号および該平均の周波数信号を、ＡＣ
   結合を通して個別のＰＬＬに供給するステップ、および
   読み戻し信号をクロック信号と比較することによって該
   読み戻し信号において搬送されるデータを検出して、そ
   れぞれの読み戻し信号におけるデータを分離して表示す
   るステップ、を含んでなる前記の方法。