JPH04233277A - 立方晶窒化ホウ素の層を有するトランジスター - Google Patents

立方晶窒化ホウ素の層を有するトランジスター

Info

Publication number
JPH04233277A
JPH04233277A JP3175333A JP17533391A JPH04233277A JP H04233277 A JPH04233277 A JP H04233277A JP 3175333 A JP3175333 A JP 3175333A JP 17533391 A JP17533391 A JP 17533391A JP H04233277 A JPH04233277 A JP H04233277A
Authority
JP
Japan
Prior art keywords
layer
silicon
boron nitride
silicon substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3175333A
Other languages
English (en)
Inventor
Joseph P Heremans
ジョゼフ・ピエール・エレマン
Gary L Doll
ゲーリー・リン・ドール
Jeffrey A Sell
ジェフリー・アラン・セル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
General Motors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Motors Corp filed Critical General Motors Corp
Publication of JPH04233277A publication Critical patent/JPH04233277A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3258—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】本発明は，一般には，例えばＵＳ−Ａ−４
，８０９，０５６の請求項１の前文に明記されているよ
うなマイクロエレクトロニクス用トランジスターに関す
る。さらに詳細には本発明は，下側に存在する単結晶シ
リコン基板に対してエピタキシャルレジストリー（ｅｐ
ｉｔａｘｉａｌ　　ｒｅｇｉｓｔｒｙ）となっていて且
つ高温での用途に適した立方晶窒化ホウ素の層をオーバ
ーレイしているシリコン能動層を有するトランジスター
に関する。
【０００２】窒化ホウ素（ＢＮ）は，実用上及び科学面
の両方の観点から，周期表の第ＩＩＩ〜ＩＶ族元素の最
も興味ある化合物である。窒化ホウ素は，３つの異なる
結晶構造（六方晶系構造，ウルツ鉱型構造，及び立方晶
セン亜鉛鉱型構造）を有することを特徴とする。立方晶
セン亜鉛鉱型の結晶構造を有する窒化ホウ素相は特に有
用である。なぜなら，高い抵抗率や高い熱伝導率も含め
て多くの望ましい物理的特性を有するからである。さら
に，立方晶セン亜鉛鉱型窒化ホウ素は，化学的には比較
的不活性である。こうした特性のため，この立方晶窒化
ホウ素は，特に高温で使用される電子素子に有用である
と考えられる。
【０００３】立方晶窒化ホウ素は，レーザーアブレーシ
ョン法（ｌａｓｅｒ−ａｂｌａｔｉｏｎ　　ｔｅｃｈｎ
ｉｑｕｅ）（特開平２−４０００３９２号に開示されて
いる）によってシリコンウエハー上に成長させている。 このレーザーアブレーション法の場合，単結晶の立方晶
窒化ホウ素皮膜が，〔１００〕軸に沿って配向したシリ
コン基板上にエピタキシャルに成長し，従って，得られ
た立方晶窒化ホウ素皮膜は，下側に存在するシリコン基
板に対してエピタキシャルレジストリーとなっている。
【０００４】前述したように，立方晶窒化ホウ素は，高
温で使用されるエレクトロニクス用品に適した多くの特
性を有している。しかしながら，電子素子を作製するに
は，シリコン能動層を存在させることが必要である。従
って，上記のレーザーアブレーション法によって形成さ
れた，下側のシリコン基板に対してエピタキシャルレジ
ストリーとなっている立方晶窒化ホウ素上にシリコン層
をエピタキシャル成長させるのが望ましい。このような
窒化ホウ素上シリコン皮膜（ｓｉｌｉｃｏｎ−ｏｎ−ｂ
ｏｒｏｎ　　ｎｉｔｒｉｄｅ　　ｆｉｌｍ）は，現在高
温使用のエレクトロニクス用品に適用されているサファ
イヤ上シリコン系（ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈ
ｉｒｅ　　ｓｙｓｔｅｍ）に置き換わりうるものである
。
【０００５】この窒化ホウ素上シリコン系は，シリコン
とサファイヤの界面間の格子が不整合であるのとは異な
り，オーバーレイしているシリコン層と窒化ホウ素層と
の間のエピタキシャル界面は，２つの異なる材料の結晶
学的構造間の格子が完全に整合していることを特徴とす
る。シリコンとサファイヤとの間の格子定数が不整合と
なる結果，シリコン層におけるキャリヤーの寿命が急激
に且つ再生不能なほどに短くなり，これによりサファイ
ヤ上シリコンを高温電子素子に使用することは制限され
る。
【０００６】従って，高温用途に適したシリコン能動層
（例えば，下側に存在する立方晶窒化ホウ素皮膜に対し
てエピタキシャルレジストリーとなっているシリコン能
動層）を有する素子を製造するための手段を提供するこ
とが望ましい。
【０００７】本発明によるトランジスターは，請求項１
の特徴付け部分に明記した特徴を有する。
【０００８】本発明の目的は，下側に存在する立方晶窒
化ホウ素層に対して結晶学的レジストリー（ｃｒｙｓｔ
ａｌｌｏｇｒａｐｈｉｃ　　ｒｅｇｉｓｔｒｙ）となっ
ているエピタキシャルシリコン層を提供することにあり
，このとき前記立方晶窒化ホウ素層は，下側に存在する
単結晶シリコン基板に対してエピタキシャルレジストリ
ーとなっている。
【０００９】本発明の他の目的は，このようなエピタキ
シャルシリコン層に対し，高温での使用に適した電子ト
ランジスター内において能動層の機能を果たさせること
にある。
【００１０】本発明の好ましい実施態様によれば，これ
らの目的や利点及び他の目的や利点は以下のように達成
される。
【００１１】トランジスターは，種々の材料の多層構造
にて作製される。先ず最初に，立方晶窒化ホウ素のオー
バーレイ層を，下側に存在している単結晶シリコン基板
上にエピタキシャル成長させる。シリコン基板は，〔１
００〕結晶面に沿って結晶学的に配向している。オーバ
ーレイしている窒化ホウ素層は，シリコン基板に対して
結晶学的レジストリーとなっており，レーザーアブレー
ション法を使用して形成されるのが好ましい。
【００１２】次に，シリコン層が下側に存在する立方晶
窒化ホウ素層に対して結晶学的レジストリーとなるよう
，立方晶窒化ホウ素の層上にシリコン層をエピタキシャ
ルに付着させる。このエピタキシャルシリコン層は，ト
ランジスター内にて能動層の機能を果たし，極めて薄く
作製することができる。適切にドーピングしたソース区
域とドレーン区域がこのシリコン層内に形成され，そし
てソース区域とドレーン区域にある間隔を設けた状態で
，シリコン層上にゲート電極が適切に形成される。
【００１３】本発明の特徴は，トランジスターの能動層
が，下側に存在する立方晶窒化ホウ素皮膜から成長して
いる素子品質のエピタキシャルシリコンによって与えら
れる，という点にある。エピタキシャルシリコンと立方
晶窒化ホウ素との間の結晶学的格子定数が整合しており
，従って格子定数の不整合により起こる応力が緩和され
，これにより能動層は極めて薄く作製することができる
。さらに，立方晶窒化ホウ素皮膜は，下側に存在するシ
リコン基板に対して結晶学的レジストリーとなっている
。
【００１４】本発明の上記利点及び他の利点は，添付の
図面を参照しつつ以下の詳細な説明を読めばさらに明ら
かとなろう。
【００１５】図面に断面が示されているように，トラン
ジスターは以下の方法によって作製することができる。 本質的に〔１００〕軸に沿って結晶学的に配向している
，研磨処理したｎ型導電性の単結晶シリコン基板１０が
供給される。レーザーアブレーション法を使用して，シ
リコン基板１０上に立方晶窒化ホウ素の皮膜層１２をエ
ピタキシャル成長させる。従って，立方晶窒化ホウ素皮
膜層１２は，下側に存在する単結晶シリコン基板１０に
対してエピタキシャルレジストリーとなっている。
【００１６】立方晶窒化ホウ素皮膜層１２を作製するた
めの好ましい方法は，同時係属中の特開平２−４００３
９２号に記載のレーザーアブレーション法を使用する（
該特許文献を参照の形でここに引用する）。一般には，
ステンレス鋼製の６ウェイ・クロスチャンバー（６−ｗ
ａｙ　　ｃｒｏｓｓ−ｃｈａｍｂｅｒ）（脱気体して適
度な低圧にする）内にて，多結晶質で六方配向した熱分
解窒化ホウ素を含有した窒化ホウ素ターゲットを回転タ
ーンテーブル上に配置し，そして単結晶シリコン基板と
関連付けて適切に位置決めする。ｎ型単結晶シリコン基
板１０を約４００℃に加熱し，アブレーションプロセス
及び付着プロセス中，その温度に保持した。適切な波長
と振動数で作動するＫｒＦエキシマーレーザー源がアブ
レーティングビーム（ａｂｌａｔｉｎｇ　　ｂｅａｍ）
として使用される。レーザーは超高純度の窒素ガスで作
動し，レーザーの流束量は約１．５〜５．２Ｊ／ｃｍ２
　である。これらのパラメーターで作動するレーザーか
ら放出されるエネルギーは約５エレクトロンボルトであ
り，この値は，窒化ホウ素ターゲットの解離に必要とさ
れる約４エレクトロンボルトの解離エネルギーより約２
０％高い。立方晶窒化ホウ素薄膜の厚さは，レーザーの
流束量とレーザーパルスの数を直線的に変えることによ
り求められる。約３．９Ｊ／ｃｍ２　のレーザー流束量
においては，１パルス当たり約０．０１８２ナノメータ
ー（０．１８２オングストローム）の平均付着速度が測
定される。１２，０００のパルス数及び約１．５Ｊ／ｃ
ｍ２　のレーザー流束量の場合，約１７６ナノメーター
の厚さを有する立方晶窒化ホウ素皮膜１２が得られるが
，本発明のトランジスターの使用に対しては，実用とな
りうるいかなる厚さも形成することができる。
【００１７】立方晶窒化ホウ素層１２は，図面に示され
ているシリコンベースのマイクロエレクトロニックトラ
ンジスターに対する絶縁性で熱伝導性の層として機能す
る。こうして得られる窒化ホウ素層１２は，約０．３６
ナノメーター（３．６オングストローム）の格子定数を
有する立方晶構造であることを特徴とする。この窒化ホ
ウ素層は，２つの異なるシリコン方向に沿って成長して
いることが見出されている。第１の配向は，〔００１〕
シリコン軸に平行な〔００１〕立方晶窒化ホウ素軸，及
び〔１１０〕シリコン軸に平行な〔１００〕立方晶窒化
ホウ素軸を有する。第２の配向においては，立方晶窒化
ホウ素の結晶学的軸はすべてシリコン軸と整合している
。第１の配向においては，窒化ホウ素の格子は，シリコ
ン格子の〔１１０〕対角面に嵌まり込むためには約５．
７％膨張しなければならない。こうした大きな格子不整
合の結果，シリコン−窒化ホウ素界面において高密度の
ディスロケーションが生じ，従ってより低品質のトラン
ジスター素子となる。第２の配向では，それぞれ約０．
５４３ナノメーター（５．４３オングストローム）の格
子定数をもった２つのシリコン格子が３つの立方晶窒化
ホウ素格子を収容し，このとき格子の不整合は０．０５
％未満である。この配置構成においては，ホウ素原子又
は窒素原子がシリコン原子上にてそれら自体整列し，こ
の結果，シリコン基板１０と立方晶窒化ホウ素層１２と
の形態学的界面が整合する。第２の配向は極めて有利で
ある。なぜなら，立方晶窒化ホウ素層１２とそれを取り
囲むシリコン基板１０との間の界面が整合しているため
，不整合界面により生じる応力が最小限に抑えられ，従
って，より高品質の界面，及びこれに応じたより高品質
のトランジスター素子が得られる。さらに，立方晶窒化
ホウ素層１２は，電気抵抗性バリヤー且つ熱伝導性バリ
ヤーとして機能する。
【００１８】エピタキシャルの立方晶窒化ホウ素皮膜１
２上に，好ましくは約２０〜７０ナノメーターの厚さを
有するシリコン薄層１４を成長させる。このシリコン薄
層１４は，トランジスターの能動層として機能し，約２
×１０１２ｃｍ−２未満の面積キャリヤー濃度を有する
ことを特徴とする。このシリコン能動層１４は，従来の
化学蒸着法，分子ビームエピタキシー法，又はレーザー
アブレーション法によって成長させることができる。こ
のシリコン層１４は格子整合した窒化ホウ素皮膜１２か
ら成長し，従って不整合に付きものの応力は最小限に抑
えられるので，シリコン層１４は，従来の金属組み合わ
せ物の場合のように，素子品質のエピタキシャルシリコ
ンを得るのにあまり厚くする必要はない。
【００１９】次いで，このｐ−ｎ−ｐ型トランジスター
のｎ型シリコン能動層１４内に，ｐ型のソース区域１６
とドレーン区域１８を形成させるために，３つの原子価
電子を有する適切な金属ドーパント（例えばホウ素やガ
リウム）を，適切なマスクを通して従来法に従って素子
中に拡散させる。さらに，ソース区域１６とドレーン区
域１８上に，オーバーレイする金属接点（好ましくはア
ルミニウムや金で形成されたもの）が設けられる。
【００２０】ソース区域１６とドレーン区域１８は，ｎ
型シリコン能動層１４のドーピングされていない区域２
０が，ソース区域１６とドレーン区域１８との間に設け
られるよう，ある間隔を置いて配置されている。次いで
，ソース区域１６とドレーン区域１８との接触が得られ
るよう，従来の技術を使用して電気絶縁層２２（例えば
，酸化ケイ素や立方晶窒化ホウ素）を，シリコン能動層
１４の非ドーピング区域２０上に成長させる。次いで，
トランジスターに対するゲート電極２４が得られるよう
，絶縁層２２上に金属パッド２４を蒸着させる。閾値電
圧バイアスより大きい適切な電圧バイアスをゲート電極
２４に加えると，ソース区域１６とドレーン区域１８と
の間に電荷が生起される。絶縁層２２は，ソース区域１
６からドレーン区域１８に電荷が確実に移動するよう機
能することが必要である。
【００２１】エピタキシャルシリコンの能動層１４はか
なり薄いので，ゲート電極２４の電圧バイアスが起こる
と，能動層１４全体にわたってシリコンが減少する。こ
れにより，高い作動温度時にトランジスターのスイッチ
を切るのを不可能にする熱励起の固有キャリヤーが実質
的になくなる。さらに，立方晶窒化ホウ素層１２は，シ
リコン基板１０とシリコン能動層１４との間における電
気抵抗性で且つ熱伝導性のバリヤーとして機能する。従
って，この素子は高温用途に対して有用である。本発明
の場合，立方晶窒化ホウ素層１２上に素子品質エピタキ
シャルシリコンの極めて薄い層１４を形成させることが
できる。このことは，結晶学的格子定数における不整合
に付きものの応力により従来では不可能であったことで
ある。
【００２２】好ましい実施態様を挙げて本発明を説明し
てきたが，当技術者にとっては，例えば，シリコン基板
をｐ型導電性の結晶学的に適切に配向したシリコン基板
に置き換えることにより，プロセスパラメーターを変え
てｎ−ｐ−ｎ型トランジスターを形成することにより，
そしてさらにＣＭＯＳ素子を形成することにより，他の
種々の形態の素子を考案できることは明らかである。従
って，本発明の範囲は特許請求の範囲によってのみ定め
られる。
【図面の簡単な説明】
【図１】本発明に従って作製されたトランジスターの断
面図である。
【符号の説明】

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】　　シリコン基板（１０）；前記シリコン
    基板をオーバーレイしている絶縁体層（１２）；前記絶
    縁体層（１２）をオーバーレイしているシリコン層（１
    ４）；前記シリコン層（１４）内における適切にドーピ
    ングされたソース区域（１６）とドレーン区域（１８）
    ；及び前記ソース区域（１６）と前記ドレーン区域（１
    ８）との電気的接触が行えるよう，前記シリコン層（１
    ４）を本質的にオーバーレイしているゲート電極（２４
    ）；を含み， （ａ）　　前記シリコン基板（１０）が単一の結晶面に
    沿って結晶学的に配向している； （ｂ）　　前記オーバーレイ絶縁体層（１２）が，前記
    シリコン基板（１０）の結晶格子と実質的に整合する結
    晶格子を有する窒化ホウ素のオーバーレイ層である；（
    ｃ）　　前記窒化ホウ素層（１２）をオーバーレイして
    いる前記シリコン層（１４）が，前記窒化ホウ素層（１
    ２）の結晶格子と実質的に整合する結晶格子を有する；
    （ｄ）　　前記ソース区域（１６）と前記ドレーン区域
    （１８）との間に前記シリコン層（１４）の非ドーピン
    グ区域（２０）が設けられるよう，前記ソース区域（１
    ６）と前記ドレーン区域（１８）が互いに隔離される；
    及び （ｅ）　　前記ゲート電極（２４）が，前記ソース区域
    （１６）と前記ドレーン区域（１８）との電気的接触を
    行えるよう，前記非ドーピング区域（２０）にて前記シ
    リコン層（１４）を本質的にオーバーレイしている；こ
    とを特徴とするトランジスター。
  2. 【請求項２】　　前記シリコン基板（１０）が〔１００
    〕結晶面に沿って結晶学的に配向している，請求項１記
    載のトランジスター。
  3. 【請求項３】　　前記シリコン基板（１０）が，〔１０
    ０〕結晶面に沿って結晶学的に配向した本質的に単結晶
    のシリコン基板であり；前記窒化ホウ素オーバーレイ層
    （１２）が，前記シリコン基板（１０）に対して結晶学
    的レジストリーとなっているエピタキシャル窒化ホウ素
    の層であり；そして前記窒化ホウ素層（１２）をオーバ
    ーレイしている前記シリコン層（１４）が，前記窒化ホ
    ウ素層に対して結晶学的レジストリーとなっているエピ
    タキシャルシリコンの層である；請求項１記載のトラン
    ジスター。
  4. 【請求項４】　　シリコン基板（１０）；前記シリコン
    基板をオーバーレイしている絶縁体層（１２）；及び前
    記絶縁体層（１２）をオーバーレイしているシリコン層
    （１４）；を含み， （ａ）　　前記シリコン基板（１０）が単一の結晶面に
    沿って結晶学的に配向している； （ｂ）　　前記オーバーレイ絶縁体層（１２）が，前記
    シリコン基板（１０）の結晶格子と実質的に整合する結
    晶格子を有する窒化ホウ素の層である；及び（ｃ）　　
    前記窒化ホウ素層（１２）をオーバーレイしている前記
    シリコン層（１４）が，前記窒化ホウ素層（１２）の結
    晶格子と実質的に整合する結晶格子を有する；ことを特
    徴とする多層構造物。
  5. 【請求項５】　　前記シリコン基板（１０）が本質的に
    〔１００〕結晶面に沿って配向している，請求項４記載
    の多層構造物。
  6. 【請求項６】　　前記シリコン基板（１０）が，〔１０
    ０〕結晶面に沿って配向した本質的に単結晶のシリコン
    基板であり；前記オーバーレイ窒化ホウ素層（１２）が
    ，前記シリコン基板（１０）に対して結晶学的レジスト
    リーとなっているエピタキシャル窒化ホウ素の層であり
    ；そして前記窒化ホウ素層（１２）をオーバーレイして
    いる前記シリコン層（１４）が，前記窒化ホウ素層に対
    して結晶学的レジストリーとなっているエピタキシャル
    シリコンの層である；請求項４記載の多層構造物。
  7. 【請求項７】　　高温での使用に適したトランジスター
    の作製方法であって， （ａ）　　単一の結晶軸に沿って配向したシリコンの基
    板（１０）を供給する工程； （ｂ）　　前記基板（１０）の表面に窒化ホウ素の薄膜
    層（１２）を付着させる工程，このとき前記窒化ホウ素
    薄膜層（１２）は前記基板（１０）と結晶学的に整合し
    ている； （ｃ）　　前記窒化ホウ素薄膜層（１２）にシリコンの
    薄膜層（１４）を付着させる工程，このとき前記シリコ
    ン薄膜層（１４）は前記窒化ホウ素薄膜層（１２）と結
    晶学的に整合している； （ｄ）　　互いにある間隔を置いて配置された関係にあ
    る少なくとも２つの区域（１６，１８）において前記シ
    リコン薄膜層（１４）にドーピングして，ドーピングさ
    れていないシリコンの区域（２０）によって隔離された
    ソース区域（１６）とドレーン区域（１８）を形成する
    工程；及び （ｅ）　　前記ソース区域（１６）と前記ドレーン区域
    （１８）との電気的接触が行えるよう，前記シリコン薄
    膜層（１４）の前記非ドーピング区域（２０）上に電気
    的接触部（２４）を配置する工程；の各工程を含むこと
    を特徴とする前記作製方法。
  8. 【請求項８】　　前記シリコン基板（１０）が本質的に
    〔１００〕結晶面に沿って配向している，請求項７記載
    のトランジスター作製方法。
  9. 【請求項９】　　前記シリコン基板（１０）が本質的に
    〔１００〕結晶軸に沿って配向しており，前記窒化ホウ
    素薄膜層（１２）が，前記シリコン基板（１０）の表面
    上に前記窒化ホウ素薄膜層をレーザーアブレーションす
    ることによって得られる，請求項７記載のトランジスタ
    ー作製方法。
  10. 【請求項１０】　　格子不整合が０．０５％未満にて立
    方晶窒化ホウ素格子を３つ収容できるよう，前記シリコ
    ン基板（１０）と前記シリコン層（１４）のそれぞれが
    約０．５４３ナノメーター（５．４３オングストローム
    ）の格子定数を有する，請求項１記載のトランジスター
    。
  11. 【請求項１１】　　格子不整合が０．０５％未満にて立
    方晶窒化ホウ素格子を３つ収容できるよう，前記シリコ
    ン基板（１０）と前記シリコン層（１４）のそれぞれが
    約０．５４３ナノメーター（５．４３オングストローム
    ）の格子定数を有する，請求項６記載の多層構造物。
JP3175333A 1990-07-16 1991-07-16 立方晶窒化ホウ素の層を有するトランジスター Pending JPH04233277A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US552978 1990-07-16
US07/552,978 US5142350A (en) 1990-07-16 1990-07-16 Transistor having cubic boron nitride layer

Publications (1)

Publication Number Publication Date
JPH04233277A true JPH04233277A (ja) 1992-08-21

Family

ID=24207613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3175333A Pending JPH04233277A (ja) 1990-07-16 1991-07-16 立方晶窒化ホウ素の層を有するトランジスター

Country Status (2)

Country Link
US (1) US5142350A (ja)
JP (1) JPH04233277A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775903B2 (ja) * 1989-10-04 1998-07-16 住友電気工業株式会社 ダイヤモンド半導体素子
US5264296A (en) * 1989-12-06 1993-11-23 General Motors Corporation Laser depositon of crystalline boron nitride films
US5330611A (en) * 1989-12-06 1994-07-19 General Motors Corporation Cubic boron nitride carbide films
US6677063B2 (en) * 2000-08-31 2004-01-13 Ppg Industries Ohio, Inc. Methods of obtaining photoactive coatings and/or anatase crystalline phase of titanium oxides and articles made thereby
US6839342B1 (en) 2000-10-09 2005-01-04 General Bandwidth Inc. System and method for interfacing signaling information and voice traffic
US6879667B1 (en) 2001-05-07 2005-04-12 General Bandwidth Inc. System and method for interfacing telephony voice signals with a broadband access network
US6570753B2 (en) * 2001-05-25 2003-05-27 University Of Houston Capacitor and method of storing energy
US9231063B2 (en) 2014-02-24 2016-01-05 International Business Machines Corporation Boron rich nitride cap for total ionizing dose mitigation in SOI devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557946B2 (ja) * 1972-04-19 1980-02-29
US4177474A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS57122515A (en) * 1981-01-22 1982-07-30 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS59114853A (ja) * 1982-12-21 1984-07-03 Agency Of Ind Science & Technol 積層集積回路素子の製造方法
JPS61149477A (ja) * 1984-12-25 1986-07-08 Furukawa Mining Co Ltd 窒化ホウ素膜の形成方法
JPS61222111A (ja) * 1985-03-26 1986-10-02 Sharp Corp 半導体装置の製造方法
EP0222215B1 (en) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JPS63120429A (ja) * 1986-11-10 1988-05-24 Toshiba Corp 半導体装置
JPS63129631A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 半導体装置
US4914491A (en) * 1987-11-13 1990-04-03 Kopin Corporation Junction field-effect transistors formed on insulator substrates
US4906587A (en) * 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527127A (ja) * 2006-02-16 2009-07-23 アルカテル−ルーセント ユーエスエー インコーポレーテッド 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
KR101351691B1 (ko) * 2006-02-16 2014-01-14 알카텔-루센트 유에스에이 인코포레이티드 장치, 장치 제조 방법 및 전계 효과 트랜지스터

Also Published As

Publication number Publication date
US5142350A (en) 1992-08-25

Similar Documents

Publication Publication Date Title
US4947218A (en) P-N junction diodes in silicon carbide
JP3380313B2 (ja) ダイヤモンド電界効果トランジスタ
EP0584230B1 (en) Oxides and nitrides of metastabile group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
US10134848B2 (en) Semiconductor device having a graphene layer, and method of manufacturing thereof
US5170231A (en) Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current
US4966860A (en) Process for producing a SiC semiconductor device
US5247533A (en) Gallium nitride group compound semiconductor laser diode
US8080836B2 (en) Embedded semiconductor component
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
EP0073509B1 (en) Semiconductor integrated circuit device
JP3930561B2 (ja) オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法
EP1424725A1 (en) ELECTRODE FOR p-TYPE SiC
US3577285A (en) Method for epitaxially growing silicon carbide onto a crystalline substrate
US5030580A (en) Method for producing a silicon carbide semiconductor device
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
US5523588A (en) Diamond film field effect transistor with self aligned source and drain regions
KR20100055098A (ko) 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
EP0863542A3 (en) III-V epitaxial wafer production
JPH01196873A (ja) 炭化珪素半導体装置
US5142350A (en) Transistor having cubic boron nitride layer
US5232862A (en) Method of fabricating a transistor having a cubic boron nitride layer
KR19990036983A (ko) 반도체 소자 및 그 제조 방법
US5081053A (en) Method for forming a transistor having cubic boron nitride layer
US5227318A (en) Method of making a cubic boron nitride bipolar transistor
CN114300545A (zh) 一种垂直结构氮化镓肖特基势垒二极管及其制作方法