JPH04233642A - キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法 - Google Patents

キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法

Info

Publication number
JPH04233642A
JPH04233642A JP3156925A JP15692591A JPH04233642A JP H04233642 A JPH04233642 A JP H04233642A JP 3156925 A JP3156925 A JP 3156925A JP 15692591 A JP15692591 A JP 15692591A JP H04233642 A JPH04233642 A JP H04233642A
Authority
JP
Japan
Prior art keywords
memory
cache
main memory
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3156925A
Other languages
English (en)
Inventor
Terry J Parks
テリィ　ジェイ．パークス
Keith D Matteson
ケイス　ディー．マッテソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dell USA Corp
Original Assignee
Dell USA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell USA Corp filed Critical Dell USA Corp
Publication of JPH04233642A publication Critical patent/JPH04233642A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0884—Parallel mode, e.g. in parallel with main memory or CPU

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子デジタルデータ処
理システムに関し、特にキャッシュメモリ及び主メモリ
を具えた電子デジタルデータ処理システムに関する。
【０００２】
【従来の技術】データ処理装置の向上は通常与えられた
命令を実行するのに必要な平均時間の短縮またはそのよ
うな命令を実行するのに必要な装置のコストの低減のい
ずれかに向けられてきた。これまで行なわれてきた典型
的な設計上の妥協はデータを記憶するためのメモリ装置
のコストとスピードに関するものである。例えば、テー
プメモリは伝統的にディスクメモリより処理速度は遅い
が安価である。一方ディスクメモリは数種類のものから
コストとスピードとの間の妥協に応じたいずれかが入手
可能である。ディスクメモリは固体メモリより処理速度
が遅く安価であり、一方固体メモリも数種類のものが可
能であり、その選択にはやはりコストとスピードとの間
の妥協が伴う。このように、より安価で処理速度の速い
メモリを供給する必要性は継続しており、これが得られ
ないなら既存のメモリの効率を改善する必要性がある。 本発明は２番目の種類の改善に関するものである。特に
、本発明は、関連するキャッシュメモリと主メモリとを
有するホスト中央処理装置（ＣＰＵ）がいずれかのメモ
リから記憶されたデータを得るのに必要な平均時間を短
縮する装置及び方法に関する。
【０００３】本発明の背景として、コンピュータシステ
ムは通常１種類以上のメモリを具えていることをあげる
べきであろう。１種類の処理速度の速いメモリのみを用
いた場合の高コストを避けることを認識し、コンピュー
タ設計者はデータや命令を保持するために種々の素子を
用い、ＣＰＵによって必要とされる情報の速さに基づい
て各情報片の記憶は選択される。即ち、通常処理速度は
速いが高価なメモリはＣＰＵが直ちに必要とする情報を
記憶するために用いられ、処理速度は遅いが安価なメモ
リは将来使用できるように情報を保持するために用いら
れる。
【０００４】多数のメモリおよび記憶装置がこれまでに
コンピュータシステムに用いられている。長期の保存に
は通常ディスクやテープ記憶装置が用いられる。ディス
クやテープを用いたデータ記憶装置は現在共通に用いら
れる全てのメモリ及び記憶装置の中で最も処理速度が遅
く、したがってこれらはプロセッサによって実際に用い
られていないデータやプログラムを保持するために通常
用いられている。ディスクやテープに記憶してある情報
を主メモリに移動するには比較的長時間を必要とするが
、データや命令をディスクやテープから移動することは
頻繁には行なわれずＣＰＵに負担をかけずにできるので
、この遅さは容認し得るものである。
【０００５】そのほかのメモリ素子には読み出し専用メ
モリ即ちＲＯＭがある。ＲＯＭは通常アクセスタイムが
５０〜２００ナノ秒であり、コンピュータのスイッチを
切っても内容は保持される。ＲＯＭメモリは機械を使用
状態にするための起動プログラムを保持することが多い
。
【０００６】システムの主メモリ用に最も共通に用いら
れている他のメモリ素子はＲＡＭであり、ディスクやテ
ープから転送されたデータやプログラムをＣＰＵが直ち
に用いるために使用される。主メモリは通常多数のダイ
ナミックＲＡＭ（以下「ＤＲＡＭ」と呼ぶ）で構成され
ている。プロセッサはこれらのＤＲＡＭの内容を約１０
０ナノ秒で検索でき、ＲＯＭと処理速度の点で肩を並べ
る。
【０００７】更に別の種類のメモリ装置にキャッシュメ
モリがある。キャッシュメモリは通常多数のスタティッ
クＲＡＭ（以下「ＳＲＡＭ」と呼ぶ）で構成されている
。キャッシュメモリは主メモリより最大１０倍処理速度
が速く、ＣＰＵが次に必要とする可能性のある動作命令
やデータを保持し、コンピュータ処理の高速化を図るた
めに用いられる。
【０００８】最後に、ＣＰＵ内に設けられている少量の
メモリをＣＰＵメモリまたはレジスタと呼んでいる。プ
ロセッサ内のデータレジスタは、速度を最適化したスタ
ティックＲＡＭで構成され、全メモリの中で最も処理速
度が速いものである。プログラムレジスタは次に実行さ
れるプログラム命令が記憶されているメモリのアドレス
を記憶し、命令レジスタは実行中の命令を保持し、汎用
レジスタは実行中にデータを短期間記憶する。
【０００９】上述のメモリ装置を基に、コンピュータシ
ステムにキャッシュメモリ構成を組み込み、頻繁にアク
セスされるデータを高速に処理するための局部的記憶装
置として用いることが当業者に知られている。キャッシ
ュシステムはマイクロプロセッサメモリ参照を各々横取
りして、必要とされるデータのアドレスがキャッシュ内
にあるか否か調べる。データがキャッシュ内にあれば（
これを「ヒット」と呼ぶ）、主システムメモリをアクセ
スするのに必要な待ち状態を生ずることなくそのデータ
は直ちにマイクロプロセッサに返送される。逆に、デー
タがキャッシュ内になければ（これを「ミス」と呼ぶ）
、メモリアドレス参照は主メモリ制御部に送られ、デー
タは主メモリから検索される。キャッシュヒットは局部
的に行なわれるので、局部キャッシュメモリによって処
理するプロセッサの「バス利用率」は非常に低く、この
ためシステムバスの帯域要求を減少し、他のバスマスタ
により多くのバス帯域を使用可能にする。当業者には周
知のように、コンピュータ内のバス即ちＣＰＵとシステ
ムメモリ及び記憶装置との間のデータ通信が主要な障害
であるので、これは重要である。仮想的には処理される
全命令及び全データは少なくとも１回この経路を通る。 システムの性能を最大にするにはバスを効率良く使用す
ることが不可欠である。
【００１０】当業者によってよく認められているように
、コンピュータシステムにキャッシュ制御部を付加える
際、マイクロプロセッサのバスを２つの別個のバス、即
ち実マイクロプロセッサバスとキャッシュ制御部ローカ
ルバスとに分離するように構成される。キャッシュ制御
部ローカルバスは、全ての適切なマイクロプロセッサ信
号にキャッシュコントーラローカルバスの同等物を与え
ることによって、マイクロプロセッサのフロントエンド
のように設計される。システムは、この「マイクロプロ
セッサのような」フロントエンドを、それを実際のマイ
クロプロセッサに対して行なうように、相互接続する。 マイクロプロセッサは単に速いシステムバスを監視し、
システムは低いバス帯域要求のマイクロプロセッサフロ
ントエンドを監視する。キャッシュサブシステムは双方
にとって「透明」である。データ通信分野において透明
とは、特定の制限内で１つ以上の定義された特性（ｐｒ
ｏｐｅｒｔｙ）を有するある範囲の信号を通過させる通
信媒体の能力のことをいう。このようなシステムにおい
てキャッシュ制御部ローカルバスは単なるバッファ機能
を有するマイクロプロセッサバスではなく、マイクロプ
ロセッサバスとは別個でこれと並列に動作することがで
きるものであることに留意すべきである。このように、
他のバスマスタ、即ちキャッシュ制御部バスシステムか
システムバスのいずれかに存在する１種類あるいは別の
種類の管理システムは、マイクロプロセッサがキャッシ
ュを用いて処理を行なっている間自由に他のシステム資
源を管理することができる。
【００１１】前述のように、キャッシュメモリシステム
はメモリ参照を横取りし、キャッシュ内にデータがない
時のみシステムメモリに送る。多くの従来の米国特許は
、種々の観点のキャッシュメモリやキャッシュメモリ部
を含むメモリのアクセス方法に向けられており、例えば
、ジーグラら（Ｚｉｅｇｌｅｒ　　ｅｔ　　ａｌ）の米
国特許第４７９４５２１号、ウェザーフォールドら（Ｗ
ｅａｔｈｅｒｆｏｌｄ　　ｅｔ　　ａｌ）の米国特許第
４６４６２３３号、モレノら（Ｍｏｒｅｎｏｅｔ　　ａ
ｌ）の米国特許４７８０８０８号、ジーグラら（Ｚｉｅ
ｇｌｅｒ　　ｅｔａｌ）の米国特許第４７８３７３６号
、ジョイスら（Ｊｏｉｃｅ　　ｅｔ　　ａｌ）の米国特
許第４１９５３４２号、クロフト（Ｋｒｏｆｔ）の米国
特許第４３７０７１０号、ドッド（Ｄｏｄｄ）の米国特
許第４４７６５２６号、シューマン（Ｓｃｈｅｕｎｅｍ
ａｎ）の米国特許第４０７０７０６号、カプリンスキ（
Ｋａｐｌｉｎｓｋｙ）の米国特許第４６６９０４３号、
ハムストラ（Ｈａｍｓｔｒａ）の米国特許第４８１１２
０３号、ジョイスら（Ｊｏｉｃｅ　　ｅｔ　　ａｌ）の
米国特許第４７８５３９８号、ガノンら（Ｇａｎｎｏｎ
　　ｅｔ　　ａｌ）の米国特許第４１８９７７０号、そ
してランゲら（Ｌａｎｇｅ　　ｅｔ　　ａｌ）の米国特
許第３８９６４１９号がある。最後にあげた「データ処
理システムのプロセッサにおけるキャッシュメモリ記憶
装置」という題のランゲらの米国特許第３８９６４１９
号は、キャッシュ記憶装置の動作と主メモリからのデー
タ情報に対する他の要求との並列処理について述べてい
る。この特許は、しかしながら、信号がバックアップメ
モリ記憶装置に対して「用意されている」間キャッシュ
記憶装置をチェックすることを具体的に教示している。 また、ランゲらの特許は、キャッシュディレクトリ、キ
ャッシュ記憶装置およびこれらのための制御ロジックを
中央処理装置の一部とすることを具体的に教示している
。この種の構成では、規則的な主メモリサイクルが開始
する前にキャッシュのチェックが完了するので、キャッ
シュ内で「ヒット」が行なわれると、主メモリサイクル
はプロセッサを離れなくなる。この種のシステムは、主
メモリアクセス信号が実際にキャッシュアクセス信号と
「並列に」バスに送り出されるシステムとは全く異なる
ものである。
【００１２】
【発明が解決しようとする課題】上述のことを基に、キ
ャッシュを含む構成のこれまでのコンピュータシステム
では、メモリ参照が発生すると、キャッシュ内でアクセ
スが調べられ、キャッシュ内に参照が見つからない（即
ち「ミス」の場合）時のみバスに送出されシステムメモ
リに送られることが認められる。このような構成では少
なくとも２つの問題点がある。第１に、キャッシュミス
はキャッシュ検索の遅れの原因となり、１アクセスサイ
クルが終了するのにキャッシュのないシステムと比較し
て少なくとも１クロック期間余分にかかることになる。 第２に、キャッシュ制御部はメモリ制御部用にプロセッ
サバスを再構成する必要があるので、キャッシュ制御部
の複雑さとピンの要求が増大する。バスの再構成によっ
て更にキャッシュミスの際のメモリアクセスの潜在性が
加わるので、このような複雑さは処理速度を更に遅くす
る原因となる。
【００１３】
【課題を解決するための手段】本発明は、キャッシュ制
御部とメモリ制御部とを有しキャッシュ制御部とメモリ
制御部の双方が並列にアクセスされるコンピュータシス
テムを提供する。即ち、キャッシュと主メモリ内で同時
にデータが調べられる。キャッシュ内に所望のデータが
見つからないなら、キャッシュミスが確認されるまで主
メモリ内の検索が開始されない場合と比較して数クロッ
ク早くそのデータの検索が主メモリ内で継続される。こ
のような場合、主メモリ内の検索はキャッシュ内の検索
のために遅れることはない。データがキャッシュ内で見
つかれば、検索の継続は冗長な情報がアクセスされる結
果となるので、主メモリ内での検索の開始は中止される
。
【００１４】本発明ではメモリ制御部へのバスを再構成
する必要がないので、従来のキャッシュ制御部のピン数
は余分であり、削除することができる。言い方を変えれ
ば、本発明は主メモリとキャッシュメモリとを有し、キ
ャッシュメモリに記憶され得るデータを検索する手段と
、主メモリ内に記憶されるデータを検索する手段と、こ
れらの手段双方を同時に動作させる手段とを含むコンピ
ュータシステムを提供するものである。
【００１５】本発明のある実施例では、主メモリ内に記
憶されるデータを捜す手段は不能化されてもよい。本発
明のある好適実施例では、全体のシステムは更に、キャ
ッシュメモリ内に記憶され得るデータを検索する手段が
そのようなデータを見つけた時主メモリ内に記憶される
データを検索する手段を不能化する手段を含む。他の観
点では、本発明のある好適実施例は、アクセス即ちデー
タがキャッシュ内で見つかりしたがって主メモリへのア
クセスは中止すべき時、非アサート状態にされることに
よってこのことを示すミスラインを含む。
【００１６】したがって、本発明の目的はキャッシュの
存在及び／または使用によって主メモリへのアクセスが
遅れることのないコンピュータシステムを提供すること
である。本発明の他の目的は、データができるだけ素速
くメモリシステムからアクセスされるコンピュータシス
テムを提供することである。本発明の更に他の目的は、
メモリからデータを抽出する方法であり、コンピュータ
システムに組み込むことができるものを提供することで
ある。本発明の更にまた別の目的は、ストリームライン
型キャッシュ制御部を提供することであり、メモリ制御
部用のプロセッサバスを再構成するためのピンを設ける
という従来の要求が除去されるのでストリームラインが
可能となる。
【００１７】本発明のその他の目的、利点、及び新規な
特徴は、添付図面とともに以下に述べる発明の詳細な説
明を考慮することにより明かとなろう。
【００１８】
【実施例】数種の図に同様な要素に同一符号が付けられ
ている図面を参照すると、まず図１及び図２に示されて
いるのは、本発明の概略的環境の大部分を構成している
ため理解すべき従来のバス構成のブロック図である。こ
れらの図に示されている構成については上記従来例の説
明の欄で説明したが、理解しやすくするために以下に更
に詳しく説明する。
【００１９】既に述べたように、電子計算機の技術、特
にパーソナルコンピュータに応用されるものでは、「バ
ス」という用語は１つ以上の信号源または電力源から１
つ以上の目的地に信号または電力を伝達するために用い
られる１つ以上の導体を意味する。バスラインは機能の
類似性のために共にグループ化することもでき、機能の
類似性は２つ以上のシステムまたはサブシステム間の接
続の際に生じる。
【００２０】コンピュータシステムは多くの場合ＣＰＵ
、メモリ、Ｉ／Ｏ等多くのサブシステムで構成されてお
り、これらは全てシステムバスによって相互接続されて
いると考えられている。サブシステムは通常１つ以上の
集積回路（ＩＣ）で構成され、レジスタ、または単純に
１、０で表わされる２進数の形状の情報を保持すること
ができる装置の集まりと見做すこともできる。一般的に
レジスタはある方法でデータを変形する時は「演算装置
」、単にデータを記憶する時は「記憶装置」と考えられ
る。そして、コンピュータ全体の動作は、システム内の
種々のレジスタ間の命令を表わすデータを含むデータの
転送と演算レジスタ内でのデータの変形のいずれかと見
ることができる。
【００２１】前述の説明にかんがみ、システムバスは、
アドレスバス、データバス及び制御バスに分類される。 アドレスバスは、データバス上を実際に転送されている
データのデータ転送に用いられる特定のメモリまたはＩ
／Ｏレジスタを指定するためにマイクロプロセッサによ
って用いられる。アドレスバス及びデータバスに沿って
信号を授受するサブシステムの動作を制御し同期をとる
信号は制御バス上に与えられる。
【００２２】具体的に言うと、図１には典型的な従来の
プロセッサシステムの構成が図示されており、符号２は
マイクロプロセッサを示し、４はシステムバスを示す。 マイクロプロセッサ２はシステムメモリ６及び入出力装
置８にシステムバス４を介して接続されている。上述の
制御、データ及びアドレス信号は、夫々バス制御部１０
、データバッファ１２及びアドレスバッファ１４を介し
てマイクロプロセッサ２とシステムバス４との間を転送
される。
【００２３】データバッファ１２及びアドレスバッファ
１４はロカールデータ及びアドレスバスのバッファ及び
／またはラッチとして機能し、マイクロプロセッサ２と
データバッファ１２及びアドレスバッファ１４との間の
導体を含み、これらを「システム」アドレス及びデータ
バッファとする。同様に、ローカル制御バス（即ちマイ
クロプロセッサ２とバス制御部１０との間の導体）はバ
ス制御部１０内のバス制御ロジックによってデコードさ
れ種々のシステムバスのリード及びライトコマンドを発
生する。
【００２４】次に図２を参照すると、図１のシステムが
インテル８２３８５キャッシュ制御部のようなキャッシ
ュ制御部１６を含んだ従来の変更された形状で示されて
いる。図２を参照すると、キャッシュ制御部１６を付加
えたことによって以前に定義したようにマイクロプロセ
ッサバスが２つの別個のバスに分離されたことが認めら
れる。第１のバスは、マイクロプロセッサ２とデータバ
ッファ１２及びアドレスバッファ１４との間に延びる実
際のマイクロプロセッサローカルバスである。第２のバ
スは、一方でデータバッファ１２とアドレスバッファ１
４、他方でシステムバス４との間に延びる「キャッシュ
制御部ローカルバス」である。キャッシュ制御部ローカ
ルバスは、キャッシュ制御部ローカルバスの同等物を全
ての適切なマイクロプロセッサ信号に与えることによっ
て、マイクロプロセッサのフロントエンドのようにする
ことを意図したものである。勿論コンピュータシステム
はこのマイクロプロセッサ状フロントエンドと、実際の
マイクロプロセッサと行なうように接続する。全ての実
際上の目的に対して、システムは、マイクロプロセッサ
フロントエンドをその低いバス帯域要求と共に監視して
いる。キャッシュサブシステムは、既に示したように、
双方に対して透明である。
【００２５】更に図２の参照を継続すると、マイクロプ
ロセッサ２からの制御及びアドレス信号は双方ともキャ
ッシュ制御部１６を通過することが認められる。アドレ
ス信号は更にキャッシュ制御部１６によって指示される
とキャッシュ制御部１６と連動するキャッシュ２２にも
導かれる。更に、キャッシュ制御部１６とシステムバス
４そして他の素子との間のデータ流は２方向に相互変化
可能であることが認められる。
【００２６】次に図３を参照すると、従来のプロセッサ
システムの別のブロック図が示されている。上述の従来
技術の欄で述べたように、キャッシュメモリシステムは
マイクロプロセッサからのメモリ参照を横取りし、要求
されたデータがキャッシュの中にあるか調べる。データ
がキャッシュ２２内にあれば（「ヒット」の場合）、デ
ータは待ち状態を生ずることなくマイクロプロセッサに
返送される。一方、データがキャッシュ内でみつからな
ければ（「ミス」の場合）、メモリ参照はシステムに送
られ、主メモリからデータが検索される。図３の内容で
は、この一連の動作は、直列に接続されたマイクロプロ
セッサ２、キャッシュ制御部１６、メモリ制御部２４及
びシステムメモリ６によって表わされる。キャッシュ２
２はキャッシュ制御部１６に接続されている。図示され
たように機能的直列構成で接続されると、メモリ参照は
最初キャッシュ制御部１６のみに対してなされる。その
後、キャッシュ２２内でミスが起きた時のみメモリ参照
は主即ちシステムメモリ６を調べる。
【００２７】電子計算機技術において「潜在性」という
用語は、アドレスの完了とアドレスされた場所からのデ
ータの実際の転送との間の時間を意味する。本発明で述
べられる主題に特に言及すれば、潜在性はミスが確認さ
れる前のキャッシュを調べる時間も含む。このように理
解すれば、従来のシステムにおいてキャッシュミスがキ
ャッシュ検索の潜在性を確実にすることが明かとなろう
。これは、このようなキャッシュ構成を有するシステム
は、キャッシュのない同様なシステムより、主メモリか
ら参照を引き出すのに少なくとも１サイクル余計に時間
がかかることを意味する。このように、従来のシステム
がメモリ制御部をレクリエートすることを必要とされる
ことまで含めると、キャッシュミスの発生によってメモ
リアクセスに更に潜在性が付加される。
【００２８】次に、図４を参照すると、本発明に応じて
構成されたシステムのブロック図が示されている。この
システムでは、キャッシュ制御部１６及びメモリ制御部
２４はマイクロプロセッサ２によって並列にアクセスさ
れる。このように、データ検索及び見つかった場合にそ
れを取り出す処理は、キャッシュメモリ２２及び主メモ
リ６内で同時に開始される。データがキャッシュ内で見
つからなかったなら、キャッシュ検索の潜在性に関連す
る遅れを生ずることなく主メモリ６から取り出される。 逆に、キャッシュ２２内でデータが見つかれば、主メモ
リから取り出す必要がないので、例えば線２６を介して
キャッシュ制御部１６からメモリ制御部２４への信号伝
送によって、メモリ制御部２４へのアクセスは中止され
る。この線２６は「ヒット」の時アサートまた「ミス」
の時非アサートとなる線であり、いずれかによりデータ
がキャッシュ２２内で見つかったため主メモリのアクセ
スサイクルを終了させる必要性を伝える。
【００２９】次に図５を参照すると、コンピュータシス
テムプロッセサモジュールのブロック図が示されており
、当業者にとって本発明のシステム及び方法がどのよう
に実施されているかを理解し認識するのに役立つであろ
う。図５は一般的なプロセッサカードの主要構成要素を
図示しており、その中には、マイクロプロセッサ２、キ
ャッシュ制御部１６、キャッシュメモリ２２Ａ、２２Ｂ
（２つのＳＲＡＭバンクから成っているので２つの部分
で示されている）及びメモリ及びバス制御部２８を含む
。図５のプロセッサモジュールは更にインテルのモデル
８０３８７のような数値コプロセッサ、ウエイテック（
Ｗｅｉｔｅｋ）の３１６７または４１６７のようなオプ
ショナルコプロセッサ３２、データ流及びエラー補正コ
ード（ＥＣＣ）制御部３４、メモリ及びバス制御部２８
と連動するパワーアップ自己テスト読み出し専用メモリ
（ＰＯＳＴＲＯＭ）３６、従来のスヌープ（ｓｎｏｏｐ
）アドレスラッチ３８、及びプログラマブル配列ロジッ
ク（ＰＡＬ）ライン拡張ロジック４０を含んでも良い。 図５に示されるように、全体のプロセッサモジュールは
システムの残りの部分とメモリ接続部４２及びプロセッ
サバス４４を介して相互動作を行なう。
【００３０】メモリ接続部４２はプロセッサモジュール
とコンピュータシステム全体に含まれる種々のメモリ素
子とを相互接続する。一方、プロセッサバス４４はプロ
セッサ、インテリジェントＩ／Ｏ、全てのシステムメモ
リ、及びシステムＩ／Ｏ及びＩ／Ｏ拡張スロットとの間
の接続を行なう。
【００３１】図５のプロセッサモジュールは、マイクロ
プロセッサ２、コプロセッサ３０、３２及びキャッシュ
メモリ２２とを相互接続するローカルアドレス、データ
及び制御バス、データ流及びＥＣＣ制御部３４、及びメ
モリ及びバス制御部２８を含む。このインターフェース
はＲＯＭからの読み出し、コプロセッサのサイクル、キ
ャッシュのリードヒットなどの局部的サイクルに用いら
れる。
【００３２】プロセッサモジュールのキャッシュサブシ
ステムは、キャッシュ２２Ａ、２２Ｂ、キャッシュ制御
部１６、ライン拡張ロジック４０及びスヌープアドレス
ラッチ３８から成る。スヌープアドレスラッチの目的は
キャッシュエントリを必要に応じて無効にするために発
生される各システムバスアドレスサイクルを捕えること
である。ライン拡張ロジック４０の目的はアドレス及び
制御信号をキャッシュ２２Ａ、２２Ｂまで辿ることであ
る。
【００３３】図５に示される本発明の実施例では、局部
的アドレス及び制御信号は、マイクロプロセッサ２２か
らキャッシュ制御部１６までマイクロプロセッサローカ
ルバス４６、バス４８内のアドレス及び制御導体、及び
ローカルアドレス及び制御バス５０を介して伝送される
。同時にこれらと同一の信号は主メモリのアクセスに用
いられ、上述のようにバス４６、４８を介すると共にコ
ントロールバス５２及びアドレスバス５４を介してメモ
リ及びバス制御部２８に伝送される。アドレス及び制御
信号は、キャッシュ制御部１６からキャッシュ２２Ａ、
２２Ｂにバス５６、５８及び６０を介して伝送される。 キャッシュ２２Ａ、２２Ｂでヒットが起こると、データ
がローカルデータバス６２、６４及びバス４８、４６を
介してプロセッサ２に局部的に送出される。キャッシュ
ヒットがあると、主メモリ内の検索は発生されて制御バ
ス６６、制御バス６８及びライン拡張ロジック４０を通
過した制御信号によって直ちに終了される。一方、キャ
ッシュ内でミスが起きた場合は、主メモリからのデータ
検索及び取り出しは中断されずに継続される。このよう
に、必要な時は主メモリからデータがキャッシュ検索潜
在性を全く伴わずに取り出すことができる。
【００３４】更にキャッシュ検索潜在性に関して、当業
者には良く理解されているが、従来のコンピュータシス
テム全てにおいて一部分を形成するクロック回路７０が
このような潜在性の源といえよう。一般的にクロック回
路７０はコンピュータシステムに信号を数ＭＨｚの速度
で伝送する水晶クロックを具えている。コンピュータ内
の各動作はこのクロック信号によって正確に規則正しく
行なわれる。各１クロックサイクルで、コンピュータ内
の全レジスタ（即ち一時的記憶回路）はリセットされ、
またはアドレスがプログラムカウンタに供給される。従
来のシステムでは、各クロックサイクルがデータを主メ
モリから取り出すのに用いられない時でこのような検索
が最終的に必要な時に潜在性が起こる。７または８サイ
クルの損失はめずらしくない。
【００３５】本発明の更に詳細な事項、特にその一部と
して行なわれる種々の動作のタイミングは図６を考慮す
ることによって理解し、認識できるであろう。既に述べ
たように、キャッシュメモリ内で見つかったデータは基
本的に直ちに得ることができるが、これに対して主メモ
リ内のみに記憶されているデータを得るには７または８
サイクル必要である。いずれの場合でも、通常メモリア
クセス信号を発生するには２クロックは必要である。こ
のような信号は、発生され約１クロックの間保持される
行アドレスストローブ（ＲＡＳ）信号７２、次に発生さ
れ約１クロックの間保持される列アドレスストローブ（
ＣＡＳ）信号７４からなる。当業者には認められている
ように、ＲＡＳ及びＣＡＳ信号両方で、メモリまたは記
憶装置に供給するのに好適な物理的アドレスをメモリに
ラッチさせる。ＲＡＳ制御信号もＣＡＳ制御信号もアク
セスサイクルを実行するためにアサートすることができ
る（図６で夫々点７６、７８で示されるように）。ＲＡ
ＳまたはＣＡＳ制御信号をアサートしながらサイクルを
実行しないことは、メモリ内でエラーが発生する可能性
があり、またサイクルをバックアップするのに時間が失
われるので、勿論望ましいことではない。本発明のシス
テムでは、ＲＡＳ及びＣＡＳ信号を設定するのに約２ク
ロックサイクルを要し、更にマッピングに約１クロック
サイクル、ウインドウの作成に約３クロックサイクルを
使う。このウインドウ内でキャッシュに「ヒット」があ
ったか否かの判断がなされる。「ヒット」があれば、単
にＣＡＳ制御パルスを落とさないように決定が下される
。ＣＡＳ制御パルスをアサートしなくてもメモリ動作ま
たは以後の動作タイミングには何の問題も生じない。 逆に、キャッシュメモリ内で「ミス」が起これば、ＣＡ
Ｓ制御パルスは落とされる。このようなばあい、本発明
の動作によって主メモリアクセスの開始を２−３サイク
ル早めることができる。
【００３６】次に図７を参照すると、これから説明する
タイミングに関する詳細が示されている。ここで、クロ
ック７０（図５に示されている）は全タイミングシステ
ムを駆動するクロックパルス８０を発生することが認め
られる。１つのサイクルが開始される時、プロセッサ２
はアドレスストローブＡＤＳ〜８２を送出する。仮想的
に、アドレス８２はシステムバスに送出される準備のた
め一時的にアービタ８４に蓄えられる。この時点で前述
のようにＲＡＳおよびＣＡＳ信号が設定され、キャッシ
ュ内で「ヒット」があったか否かに応じてＣＡＳ制御パ
ルスをアサートするか否かの決定がなされる。「ミス」
を示す信号が発生されると、サイクルを完了しＣＡＳ制
御パルス７８をアサートする決定がなされる。
【００３７】図８の状態図に示すような状態装置が物理
的に図５に示すメモリ及びバス制御部２８に配置されて
いる。メモリサイクルが開始されると、信号ＡＤＳ〜及
び信号ＰＡＧＥＨＩＴ（バー）によって状態装置がアイ
ドル状態８６からＲＯＷＡＤＤ状態８８に移行される。 キャッシュ制御部１６はアドレスがキャッシュヒットま
たはミスのどちらを示しているかを判断する。結果的に
、信号ＭＩＳＳ（バー）（ヒットの場合）によって状態
装置はアイドル状態８６に戻される。ＭＩＳＳ信号が発
生した場合、状態装置はＲＡＳ９２に移行し主メモリを
参照する。ＲＯＷＡＤＤが前のサイクルと同一であれば
信号ＰＡＧＥＨＩＴは真値となる。
【００３８】システムがアイドル状態８６にあり、ＡＤ
Ｓ〜信号が存在する時にＰＡＧＥＨＩＴが発生すると、
状態装置はＣＯＬＡＤＤ９０に移行し、主メモリへの列
アドレスをアサートする。キャッシュ制御部１６は再び
アドレスがキャッシュヒットまたはミスのどちらを示し
ているかを判断する。ヒットが示されていれば、ＭＩＳ
Ｓ（バー）信号によって状態装置はアイドル状態８６に
戻される。
【００３９】列アドレス９０への他の入口はＲＡＳ状態
９２からで、主メモリのアドレッシングを完了する。Ｃ
ＯＬＡＤＤ９０から、ＭＩＳＳは主メモリがアクセスさ
れなければならないことを示し、信号ＭＩＳＳが状態装
置をＣＡＳ９４に位置させて主メモリのアドレッシング
を完了させる。ＣＡＳ９４でＣＡＳ信号がアサートされ
た後、状態装置はアイドル状態８６に戻り、メモリサイ
クルは完了する。
【００４０】図８の状態装置はこのように検索対象の情
報がキャッシュメモリにある場合どのように主メモリの
参照が中断されるかを図式で表わしている。本発明のシ
ステムを示す図５及び図４を従来例を示す図３及び図２
と比較すると、本発明によって構成されたシステムでは
マイクロプロセッサローカルバス構成を再構成するキャ
ッシュ制御部の多数のピンが余分であることが認められ
る。本発明のシステムは従来のキャッシュ制御部より構
成が簡素であるので、より安価に製造することができる
。上述の教示にかんがみ、多数の変更変容が可能である
ことは明らかである。したがって、本発明は添付の特許
請求の範囲内で、上記具体的に説明した以外でも実施さ
れ得るものとする。
【図面の簡単な説明】
【図１】従来のマイクロプロセッサシステムのバス構成
を示すブロック図。
【図２】従来のマイクロプロセッサ及びキャッシュ制御
部システムのバス構成を示すブロック図。
【図３】従来のマイクロプロセッサ及びキャッシュ制御
部システムを示すブロック図。
【図４】本発明によるマイクロプロセッサ及びキャッシ
ュ制御部システムを示すブロック図。
【図５】本発明の好適実施例を含むプロセッサシステム
の一部分を示すブロック図。
【図６】本発明のシステム及び方法のタイミングを示す
図。
【図７】本発明のシステム及び方法のタイミングを示す
別の図。
【図８】本発明のシステムの内部状態及び内部の状態遷
移を示す状態図。
【符号の説明】
２　　　　マイクロプロセッサ ６　　　　システムメモリ １６　　キャッシュ制御部 ２２　　キャッシュ ２４　　メモリ制御部 ２８　　メモリ及びバス制御部 ３８　　スヌープアドレスラッチ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】　　主メモリとキャッシュメモリを有する
    コンピュータシステムであって、前記キャッシュメモリ
    内に記憶し得たデータを検索する手段と、前記主メモリ
    内に記憶されているデータを検索し、その検索動作を不
    能化させることができる手段と、前記キャッシュメモリ
    内に記憶し得たデータを検索する手段と前記主メモリ内
    に記憶されているデータを検索する手段とを同時に動作
    させる手段とからなる、前記システム。
  2. 【請求項２】　　更に前記キャッシュメモリ内に記憶し
    得たデータを検索する手段がそのようなデータを見つけ
    た時前記主メモリ内に記憶されているデータを検索する
    手段を不能化させる手段を更に含む請求項１のシステム
    。
  3. 【請求項３】　　前記主メモリ内に記憶されているデー
    タを検索する手段はメモリ制御部を含む請求項１のシス
    テム。
  4. 【請求項４】　　前記キャッシュメモリ内に記憶し得た
    データを検索する手段はキャッシュ制御部を含む請求項
    ３のシステム。
  5. 【請求項５】　　前記キャッシュ制御部はマイクロプロ
    セッサバスをシュミレートすることはできない請求項４
    のシステム。
  6. 【請求項６】　　アクセス可能なメモリ制御部と、アク
    セス可能なキャッシュ制御部と、前記アクセス可能なメ
    モリ制御部と前記アクセス可能なキャッシュ制御部とを
    並列にアクセスする手段と、前記アクセス可能なメモリ
    制御部のアクセスを終了させる手段とからなるコンピュ
    ータシステム。
  7. 【請求項７】　　前記アクセス可能なメモリ制御部のア
    クセスを終了させる手段は前記アクセス可能なキャッシ
    ュ制御部の前記アクセスの結果を基に作動される請求項
    ６のシステム。
  8. 【請求項８】　　前記アクセス可能なメモリ制御部のア
    クセスを終了させる手段は、前記アクセス可能なキャッ
    シュ制御部と前記アクセス可能なメモリ制御部とを相互
    接続するミスラインの非アサート状態である請求項７の
    システム。
  9. 【請求項９】　　主メモリと、主メモリ制御部と、キャ
    ッシュメモリ制御部とを有するコンピュータシステムで
    あって、物理アドレスを発生する手段と、前記物理アド
    レスを前記主メモリ及び前記キャッシュメモリ制御部に
    同時に供給を開始する手段と、前記物理アドレスの前記
    主メモリへの供給を終了させる手段とからなる前記シス
    テム。
  10. 【請求項１０】　　前記物理アドレスを前記主メモリに
    供給を開始する手段はＣＡＳ制御パルスをアサートする
    手段を含む請求項９のシステム。
  11. 【請求項１１】　　前記物理アドレスを前記主メモリへ
    の供給を終了させる手段は前記ＣＡＳ制御パルスをアサ
    ートする手段を不能化する手段を含む請求項１０のシス
    テム。
  12. 【請求項１２】　　更に、前記キャッシュメモリ制御部
    と連動してキャッシュメモリ内の「ミス」を指示する手
    段を含む請求項１１のシステム。
  13. 【請求項１３】　　前記キャッシュメモリ内の「ミス」
    の指示により前記ＣＡＳ制御信号をアサートする手段を
    不能化する請求項１３のシステム。
  14. 【請求項１４】　　キャッシュメモリと主メモリとを含
    むコンピュータシステム内のメモリをアクセスする方法
    であって、前記キャッシュメモリをアクセスし、前記キ
    ャッシュメモリのアクセスと同時に前記主メモリをアク
    セスし、前記キャッシュメモリ内で所望のデータが見つ
    かった場合はヒットであり、前記キャッシュメモリ内で
    所望のデータが見つからない場合はミスであり、ヒット
    の場合前記主メモリのアクセスを終了する段階からなる
    前記方法。
  15. 【請求項１５】　　主メモリとキャッシュメモリ制御部
    の含むコンピュータシステム内のメモリをアクセスする
    方法であって、物理アドレスを発生し、前記物理アドレ
    スを前記主メモリ及び前記キャッシュメモリ制御部に同
    時に供給し、前記主メモリへの前記物理アドレスの供給
    を終了するか否か判断する段階からなる前記方法。
  16. 【請求項１６】　　更に前記キャッシュメモリ制御部と
    連動するキャッシュメモリ内に所望のデータが配置され
    ているか否かを判断する段階を含む請求項１５の方法。
  17. 【請求項１７】　　前記物理アドレスの前記主メモリへ
    の供給を終了することを決定する段階は、所望のデータ
    が前記キャッシュメモリ内に配置されていないことが判
    断された後に行なわれる請求項１６の方法。
  18. 【請求項１８】　　更にＣＡＳ制御パルスをアサートす
    る随意の段階を含む請求項１７の方法。
  19. 【請求項１９】　　前記ＣＡＳ制御パルスをアサートす
    る段階は、前記アドレスの前記主メモリへの供給を終了
    する決定がなされた時に行なわれる請求項１８の方法。
  20. 【請求項２０】　　前記ＣＡＳ制御パルスをアサートす
    る段階は、前記アドレスの前記主メモリへの供給を終了
    しない決定がなされた時のみに行なわれる請求項２０の
    方法。
JP3156925A 1990-07-27 1991-06-27 キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法 Pending JPH04233642A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55923090A 1990-07-27 1990-07-27
US559230 1990-07-27

Publications (1)

Publication Number Publication Date
JPH04233642A true JPH04233642A (ja) 1992-08-21

Family

ID=24232815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156925A Pending JPH04233642A (ja) 1990-07-27 1991-06-27 キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法

Country Status (5)

Country Link
US (1) US5325508A (ja)
EP (1) EP0468786B1 (ja)
JP (1) JPH04233642A (ja)
KR (1) KR920003163A (ja)
DE (1) DE69132480T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501568A (ja) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド キャッシュを備えたデータ処理システムのオーバーヘッドを小さくするための方法及び装置
WO2013121516A1 (ja) * 2012-02-14 2013-08-22 ルネサスエレクトロニクス株式会社 データ処理装置
WO2024185323A1 (ja) * 2023-03-07 2024-09-12 富士通株式会社 プロセッサ

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488566A3 (en) * 1990-11-29 1992-10-21 Sun Microsystems, Inc. Method and apparatus for fast page mode selection
US5555395A (en) * 1993-05-28 1996-09-10 Dell U.S.A. L.P. System for memory table cache reloads in a reduced number of cycles using a memory controller to set status bits in the main memory table
JPH07210465A (ja) * 1993-12-30 1995-08-11 Internatl Business Mach Corp <Ibm> ペナルティのないキャッシュとメモリとのインタフェース
US5475633A (en) * 1994-06-01 1995-12-12 Intel Corporation Cache memory utilizing pseudo static four transistor memory cell
US6256694B1 (en) 1994-06-30 2001-07-03 Compaq Computer Corporation Distributed early arbitration
EP0694844B1 (en) * 1994-07-28 1999-09-15 Sun Microsystems, Inc. Reduced memory pin addressing for cache and main memory
US5634073A (en) * 1994-10-14 1997-05-27 Compaq Computer Corporation System having a plurality of posting queues associated with different types of write operations for selectively checking one queue based upon type of read operation
US5475690A (en) * 1994-11-10 1995-12-12 Digital Equipment Corporation Delay compensated signal propagation
US5533189A (en) * 1994-11-28 1996-07-02 International Business Machines Corporation System and method for error correction code generation
DE69622079T2 (de) * 1995-03-31 2002-10-31 Sun Microsystems, Inc. Verfahren und Vorrichtung zur schnellen Einleitung von Speicherzugriffen in einem cachekohärenten Multiprozessorsystem
US5890216A (en) * 1995-04-21 1999-03-30 International Business Machines Corporation Apparatus and method for decreasing the access time to non-cacheable address space in a computer system
WO1996037844A1 (en) * 1995-05-26 1996-11-28 National Semiconductor Corporation A pipelined microprocessor that makes memory requests to a cache memory and an external memory controller during the same clock cycle
US5822611A (en) * 1995-06-05 1998-10-13 Donley; Greggory D. Method for cycle request with quick termination without waiting for the cycle to reach the destination by storing information in queue
US5862344A (en) * 1995-08-28 1999-01-19 Ncr Corporation Apparatus and methods for routing data packets through a processing system network
US5761708A (en) * 1996-05-31 1998-06-02 Sun Microsystems, Inc. Apparatus and method to speculatively initiate primary memory accesses
US6065097A (en) * 1996-08-29 2000-05-16 Sun Microsystems, Inc. Apparatus and method for sharing a unified memory bus between external cache memory and primary memory
JP3620181B2 (ja) * 1996-12-05 2005-02-16 富士通株式会社 半導体装置及びリードアクセス方法
FR2761802B1 (fr) * 1997-04-08 1999-06-18 Sgs Thomson Microelectronics Ensemble de deux memoires sur un meme circuit integre monolithique
FR2762416B1 (fr) * 1997-04-16 1999-05-21 Thomson Multimedia Sa Methode et dispositif d'acces a des ensembles de donnees contenus dans une memoire de masse
US6098115A (en) * 1998-04-08 2000-08-01 International Business Machines Corporation System for reducing storage access latency with accessing main storage and data bus simultaneously
US6279082B1 (en) * 1998-10-14 2001-08-21 Telefonaktiebolaget Lm Ericsson (Publ) System and method for efficient use of cache to improve access to memory of page type
US6314472B1 (en) * 1998-12-01 2001-11-06 Intel Corporation Abort of DRAM read ahead when PCI read multiple has ended
EP1046998A1 (en) * 1999-04-22 2000-10-25 Texas Instruments Incorporated Digital signal processors with virtual addressing
US6587920B2 (en) * 2000-11-30 2003-07-01 Mosaid Technologies Incorporated Method and apparatus for reducing latency in a memory system
US6892279B2 (en) * 2000-11-30 2005-05-10 Mosaid Technologies Incorporated Method and apparatus for accelerating retrieval of data from a memory system with cache by reducing latency
US6487638B2 (en) * 2001-01-26 2002-11-26 Dell Products, L.P. System and method for time weighted access frequency based caching for memory controllers
US6507893B2 (en) 2001-01-26 2003-01-14 Dell Products, L.P. System and method for time window access frequency based caching for memory controllers
US7240157B2 (en) * 2001-09-26 2007-07-03 Ati Technologies, Inc. System for handling memory requests and method thereof
US6718440B2 (en) * 2001-09-28 2004-04-06 Intel Corporation Memory access latency hiding with hint buffer
US6789169B2 (en) * 2001-10-04 2004-09-07 Micron Technology, Inc. Embedded DRAM cache memory and method having reduced latency
US7334102B1 (en) 2003-05-09 2008-02-19 Advanced Micro Devices, Inc. Apparatus and method for balanced spinlock support in NUMA systems
US20060031565A1 (en) * 2004-07-16 2006-02-09 Sundar Iyer High speed packet-buffering system
US8341311B1 (en) * 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
EP2545424A4 (en) * 2010-03-09 2014-07-16 Happy Cloud Inc DATA STREAMING FOR INTERACTIVE DECISION-MAKING SOFTWARE APPLICATIONS
WO2012015766A2 (en) 2010-07-28 2012-02-02 Rambus Inc. Cache memory that supports tagless addressing
US20120079348A1 (en) * 2010-09-24 2012-03-29 Helia Naeimi Data with appended crc and residue value and encoder/decoder for same
US8671221B2 (en) 2010-11-17 2014-03-11 Hola Networks Ltd. Method and system for increasing speed of domain name system resolution within a computing device
US8782053B2 (en) 2011-03-06 2014-07-15 Happy Cloud Inc. Data streaming for interactive decision-oriented software applications
US10866897B2 (en) * 2016-09-26 2020-12-15 Samsung Electronics Co., Ltd. Byte-addressable flash-based memory module with prefetch mode that is adjusted based on feedback from prefetch accuracy that is calculated by comparing first decoded address and second decoded address, where the first decoded address is sent to memory controller, and the second decoded address is sent to prefetch buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258152A (ja) * 1988-04-08 1989-10-16 Fuji Xerox Co Ltd メモリ制御装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693165A (en) * 1971-06-29 1972-09-19 Ibm Parallel addressing of a storage hierarchy in a data processing system using virtual addressing
US3896419A (en) * 1974-01-17 1975-07-22 Honeywell Inf Systems Cache memory store in a processor of a data processing system
US4070706A (en) * 1976-09-20 1978-01-24 Sperry Rand Corporation Parallel requestor priority determination and requestor address matching in a cache memory system
US4195342A (en) * 1977-12-22 1980-03-25 Honeywell Information Systems Inc. Multi-configurable cache store system
US4189770A (en) * 1978-03-16 1980-02-19 International Business Machines Corporation Cache bypass control for operand fetches
US4370710A (en) * 1980-08-26 1983-01-25 Control Data Corporation Cache memory organization utilizing miss information holding registers to prevent lockup from cache misses
EP0088789B1 (en) * 1981-09-18 1987-08-05 CHRISTIAN ROVSING A/S af 1984 Multiprocessor computer system
US4780808A (en) * 1981-11-27 1988-10-25 Storage Technology Corporation Control of cache buffer for memory subsystem
US4476526A (en) * 1981-11-27 1984-10-09 Storage Technology Corporation Cache buffered memory subsystem
US4811203A (en) * 1982-03-03 1989-03-07 Unisys Corporation Hierarchial memory system with separate criteria for replacement and writeback without replacement
US4897783A (en) * 1983-03-14 1990-01-30 Nay Daniel L Computer memory system
US4747070A (en) * 1984-01-09 1988-05-24 Wang Laboratories, Inc. Reconfigurable memory system
US4669043A (en) * 1984-02-17 1987-05-26 Signetics Corporation Memory access controller
US4646233A (en) * 1984-06-20 1987-02-24 Weatherford James R Physical cache unit for computer
US4654778A (en) * 1984-06-27 1987-03-31 International Business Machines Corporation Direct parallel path for storage accesses unloading common system path
US4794521A (en) * 1985-07-22 1988-12-27 Alliant Computer Systems Corporation Digital computer with cache capable of concurrently handling multiple accesses from parallel processors
US4783736A (en) * 1985-07-22 1988-11-08 Alliant Computer Systems Corporation Digital computer with multisection cache
US4785398A (en) * 1985-12-19 1988-11-15 Honeywell Bull Inc. Virtual cache system using page level number generating CAM to access other memories for processing requests relating to a page
JPS62194563A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd バツフア記憶装置
KR950006590B1 (ko) * 1986-11-14 1995-06-19 가부시기가이샤 히다찌세이사꾸쇼 캐시 메모리를 갖는 마이크로 프로세서
IT1202687B (it) * 1987-03-25 1989-02-09 Honeywell Inf Systems Memoria tampone a predizione di hit
US4847758A (en) * 1987-10-30 1989-07-11 Zenith Electronics Corporation Main memory access in a microprocessor system with a cache memory
JPH0740247B2 (ja) * 1989-06-20 1995-05-01 松下電器産業株式会社 キャッシュメモリ装置
CA2044487A1 (en) * 1990-06-15 1991-12-16 Michael E. Tullis Lookaside cache
US5210845A (en) * 1990-11-28 1993-05-11 Intel Corporation Controller for two-way set associative cache

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258152A (ja) * 1988-04-08 1989-10-16 Fuji Xerox Co Ltd メモリ制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501568A (ja) * 2002-09-30 2006-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド キャッシュを備えたデータ処理システムのオーバーヘッドを小さくするための方法及び装置
WO2013121516A1 (ja) * 2012-02-14 2013-08-22 ルネサスエレクトロニクス株式会社 データ処理装置
JPWO2013121516A1 (ja) * 2012-02-14 2015-05-11 ルネサスエレクトロニクス株式会社 データ処理装置
US9542190B2 (en) 2012-02-14 2017-01-10 Renesas Electronics Corporation Processor with fetch control for stoppage
WO2024185323A1 (ja) * 2023-03-07 2024-09-12 富士通株式会社 プロセッサ

Also Published As

Publication number Publication date
EP0468786B1 (en) 2000-11-29
DE69132480T2 (de) 2001-06-13
EP0468786A3 (en) 1992-02-26
EP0468786A2 (en) 1992-01-29
DE69132480D1 (de) 2001-01-04
US5325508A (en) 1994-06-28
KR920003163A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
JPH04233642A (ja) キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法
KR920010950B1 (ko) 컴퓨터 시스템과 정보 판독 및 데이타 전송방법
US6526471B1 (en) Method and apparatus for a high-speed memory subsystem
US6556952B1 (en) Performance monitoring and optimizing of controller parameters
US6138208A (en) Multiple level cache memory with overlapped L1 and L2 memory access
US5276833A (en) Data cache management system with test mode using index registers and CAS disable and posted write disable
US5561783A (en) Dynamic cache coherency method and apparatus using both write-back and write-through operations
US5636363A (en) Hardware control structure and method for off-chip monitoring entries of an on-chip cache
US20020069333A1 (en) Predictive snooping of cache memory for master-initiated accesses
US6507897B2 (en) Memory paging control apparatus
US5822756A (en) Microprocessor cache memory way prediction based on the way of a previous memory read
US6154801A (en) Verification strategy using external behavior modeling
JPH05128000A (ja) 内蔵キヤツシユメモリを有するマイクロプロセツサおよびその内蔵キヤツシユメモリのテスト方法
US6073194A (en) Transaction based windowing methodology for pre-silicon verification
US6678838B1 (en) Method to track master contribution information in a write buffer
US5900016A (en) System for using a cache memory with a write-back architecture
US6219764B1 (en) Memory paging control method
US5617557A (en) Using an address pin as a snoop invalidate signal during snoop cycles
JP2755330B2 (ja) マイクロコンピユータ・システム
US6173243B1 (en) Memory incoherent verification methodology
JP3407808B2 (ja) コンピュータシステム
US6754779B1 (en) SDRAM read prefetch from multiple master devices
JP2716350B2 (ja) 電子データ記憶システム
Zurawski et al. The design and verification of the AlphaStation 600 5-series workstation
US20020100021A1 (en) Transparent shared memory access in a software development system