JPH04236628A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH04236628A JPH04236628A JP1674491A JP1674491A JPH04236628A JP H04236628 A JPH04236628 A JP H04236628A JP 1674491 A JP1674491 A JP 1674491A JP 1674491 A JP1674491 A JP 1674491A JP H04236628 A JPH04236628 A JP H04236628A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- stack
- stack pointer
- microprocessor
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
係わり、詳細にはスタックポインタの移動を高速化した
マイクロプロセッサに関する。
係わり、詳細にはスタックポインタの移動を高速化した
マイクロプロセッサに関する。
【０００２】
【従来の技術】従来から、マイクロプロセッサでは、ス
タックを参照して、スタックポインタを１だけ正の方向
または負の方向に１つずつ移動させるようになっていた
。
タックを参照して、スタックポインタを１だけ正の方向
または負の方向に１つずつ移動させるようになっていた
。
【０００３】図３は、従来のこのようなマイクロプロセ
ッサの構成を表わしたものである。マイクロプロセッサ
１１は、命令を図示しない主記憶装置から取り出す命令
フェッチ部１２を備えている。この命令フェッチ部１２
から取り出された命令は命令デコーダ１３に入力され、
解読される。解読された命令はスタック１４の参照に用
いられ、次にスタックポインタ１５が１だけインクリメ
ントまたはデクリメントされる。そして、同様に次の命
令が取り出されて命令デコーダ１３で解読されると、ス
タックポインタ１５で示された位置のスタック１４が参
照され、スタックポインタ１５が更に１だけインクリメ
ントまたはデクリメントされることになる。以下同様で
ある。
ッサの構成を表わしたものである。マイクロプロセッサ
１１は、命令を図示しない主記憶装置から取り出す命令
フェッチ部１２を備えている。この命令フェッチ部１２
から取り出された命令は命令デコーダ１３に入力され、
解読される。解読された命令はスタック１４の参照に用
いられ、次にスタックポインタ１５が１だけインクリメ
ントまたはデクリメントされる。そして、同様に次の命
令が取り出されて命令デコーダ１３で解読されると、ス
タックポインタ１５で示された位置のスタック１４が参
照され、スタックポインタ１５が更に１だけインクリメ
ントまたはデクリメントされることになる。以下同様で
ある。
【０００４】
【発明の解決しようとする課題】このように従来のマイ
クロプロセッサでは、スタックポインタの操作とスタッ
クの参照が連動するようになっていた。これは、棚構造
のメモリとしてのスタックに順にデータを格納したり、
順にデータを取り出すときに必要な動作であった。
クロプロセッサでは、スタックポインタの操作とスタッ
クの参照が連動するようになっていた。これは、棚構造
のメモリとしてのスタックに順にデータを格納したり、
順にデータを取り出すときに必要な動作であった。
【０００５】しかしながら、例えばスタックに格納され
たあるデータから幾つか飛び越えて所望のデータを読み
出すようにスタックポインタを移動させるような場合に
は、スタックの参照とスタックポインタの移動という動
作を繰り返して所望のデータまでたどりつかなければな
らない。すなわち、この場合にはスタックの参照という
操作が無駄に行われ、このためにスタックポインタの移
動を十分高速化することができないという問題があった
。
たあるデータから幾つか飛び越えて所望のデータを読み
出すようにスタックポインタを移動させるような場合に
は、スタックの参照とスタックポインタの移動という動
作を繰り返して所望のデータまでたどりつかなければな
らない。すなわち、この場合にはスタックの参照という
操作が無駄に行われ、このためにスタックポインタの移
動を十分高速化することができないという問題があった
。
【０００６】そこで本発明の目的は、スタックを参照す
る必要がない場合には、スタックポインタを高速で移動
させることのできるマイクロプロセッサを提供すること
にある。
る必要がない場合には、スタックポインタを高速で移動
させることのできるマイクロプロセッサを提供すること
にある。
【０００７】
【課題を解決するための手段】本発明では、データを後
入れ先出し法で積み重ねて収容するスタックと、このス
タックにおける参照するデータの位置を示すスタックポ
インタと、例えば主記憶装置から命令の取り出しを行う
命令フェッチ部と、取り出された命令における第１のフ
ィールドに属する部分を解読してスタックの参照とスタ
ックポインタの移動操作とをそれぞれ１回ずつ行わせる
ようにした命令を出力する第１の命令デコーダと、取り
出された命令における第２のフィールドに属する部分を
解読してスタックポインタの移動操作を更に１回行わせ
るか否かを表わした命令を出力する第２の命令デコーダ
とをマイクロプロセッサに具備させる。
入れ先出し法で積み重ねて収容するスタックと、このス
タックにおける参照するデータの位置を示すスタックポ
インタと、例えば主記憶装置から命令の取り出しを行う
命令フェッチ部と、取り出された命令における第１のフ
ィールドに属する部分を解読してスタックの参照とスタ
ックポインタの移動操作とをそれぞれ１回ずつ行わせる
ようにした命令を出力する第１の命令デコーダと、取り
出された命令における第２のフィールドに属する部分を
解読してスタックポインタの移動操作を更に１回行わせ
るか否かを表わした命令を出力する第２の命令デコーダ
とをマイクロプロセッサに具備させる。
【０００８】すなわち本発明では、スタックの参照を行
なってはスタックポインタを１つずつ移動させていく通
常の操作のとき、取り出された命令における第１のフィ
ールドに属する部分のみを使用する。これ以外のときに
は、第２のフィールドに属する部分も使用して、取り出
された１つの命令に対してスタックポインタを２つずつ
移動させるようにする。
なってはスタックポインタを１つずつ移動させていく通
常の操作のとき、取り出された命令における第１のフィ
ールドに属する部分のみを使用する。これ以外のときに
は、第２のフィールドに属する部分も使用して、取り出
された１つの命令に対してスタックポインタを２つずつ
移動させるようにする。
【０００９】
【実施例】以下、実施例につき本発明を詳細に説明する
。
。
【００１０】図１は本発明の一実施例におけるマイクロ
プロセッサの構成を表わしたものである。マイクロプロ
セッサ２１は、命令を図示しない主記憶装置から取り出
す命令フェッチ部２２を備えている。この命令フェッチ
部２２から取り出された命令は第１のフィールドと第２
のフィールドの２つのフィールドから構成されている。 このうち第１のフィールドは、従来の命令と同一構成の
もので、その内容は第１の命令デコーダ２３に入力され
るようになっている。第２のフィールドは命令のビット
長を従来のものよりも増やすことで追加されたもので、
その内容は第２の命令デコーダ２４に入力されるように
なっている。
プロセッサの構成を表わしたものである。マイクロプロ
セッサ２１は、命令を図示しない主記憶装置から取り出
す命令フェッチ部２２を備えている。この命令フェッチ
部２２から取り出された命令は第１のフィールドと第２
のフィールドの２つのフィールドから構成されている。 このうち第１のフィールドは、従来の命令と同一構成の
もので、その内容は第１の命令デコーダ２３に入力され
るようになっている。第２のフィールドは命令のビット
長を従来のものよりも増やすことで追加されたもので、
その内容は第２の命令デコーダ２４に入力されるように
なっている。
【００１１】第１の命令デコーダ２３は、図３に示した
従来の命令デコーダ１３と基本的に同一のものである。 すなわち、第１の命令デコーダ２３の解読する命令は、
スタック２５の参照とスタックポインタ２６を１だけイ
ンクリメントまたはデクリメントするためのものである
。
従来の命令デコーダ１３と基本的に同一のものである。 すなわち、第１の命令デコーダ２３の解読する命令は、
スタック２５の参照とスタックポインタ２６を１だけイ
ンクリメントまたはデクリメントするためのものである
。
【００１２】第２の命令デコーダ２４は、スタックポイ
ンタ２６のみの制御に用いられる。すなわち第２の命令
デコーダ２４の解読する命令は、スタックポインタ２６
を更に１だけインクリメントまたはデクリメントするか
、このような移動操作を行わないことを表わしている。
ンタ２６のみの制御に用いられる。すなわち第２の命令
デコーダ２４の解読する命令は、スタックポインタ２６
を更に１だけインクリメントまたはデクリメントするか
、このような移動操作を行わないことを表わしている。
【００１３】これら２種類の命令を組み合わせると、次
のような３通りの操作が可能になる。
のような３通りの操作が可能になる。
【００１４】（イ）スタック２５の参照に連動したスタ
ックポインタ２６の操作。
ックポインタ２６の操作。
【００１５】（ロ）スタック２５を参照せずにスタック
ポインタ２６を移動させる操作。
ポインタ２６を移動させる操作。
【００１６】（ハ）以上の（イ）および（ロ）を同時に
行って、スタック２５を参照しながら、スタックポイン
タ２６を一度に正または負の方向に２つずつ移動させる
操作。
行って、スタック２５を参照しながら、スタックポイン
タ２６を一度に正または負の方向に２つずつ移動させる
操作。
【００１７】図２は、本実施例のマイクロプロセッサの
このような制御の様子を表わしたものである。図１と共
に、これを説明する。
このような制御の様子を表わしたものである。図１と共
に、これを説明する。
【００１８】まず、命令フェッチ部２２が主記憶装置あ
るいは図示しないキャッシュメモリから命令を取り出す
（ステップＳ１０１）。この命令における第１のフィー
ルドに属する部分は第１の命令デコーダ２３に送られ（
ステップＳ１０２）、第２のフィールドに属する部分は
第２の命令デコーダ２４に送られる（ステップＳ１０３
）。
るいは図示しないキャッシュメモリから命令を取り出す
（ステップＳ１０１）。この命令における第１のフィー
ルドに属する部分は第１の命令デコーダ２３に送られ（
ステップＳ１０２）、第２のフィールドに属する部分は
第２の命令デコーダ２４に送られる（ステップＳ１０３
）。
【００１９】第１の命令デコーダ２３では、この命令が
スタック参照であるかどうかをチェックし（ステップＳ
１０４）、そうであれば（Ｙ）、スタックデータの参照
を行う（ステップＳ１０５）。そして、次にスタックポ
インタ２６のインクリメントまたはデクリメントの操作
が指示されているかどうかをチェックし（ステップＳ１
０６）、指示されている場合には（Ｙ）、その操作を行
って（ステップＳ１０７）、制御を終了させる。先のス
テップＳ１０４でスタック参照を行わない場合、および
ステップＳ１０６でスタックポインタ２６の操作が行わ
れない場合には、そのまま制御を終了させる（エンド）
。
スタック参照であるかどうかをチェックし（ステップＳ
１０４）、そうであれば（Ｙ）、スタックデータの参照
を行う（ステップＳ１０５）。そして、次にスタックポ
インタ２６のインクリメントまたはデクリメントの操作
が指示されているかどうかをチェックし（ステップＳ１
０６）、指示されている場合には（Ｙ）、その操作を行
って（ステップＳ１０７）、制御を終了させる。先のス
テップＳ１０４でスタック参照を行わない場合、および
ステップＳ１０６でスタックポインタ２６の操作が行わ
れない場合には、そのまま制御を終了させる（エンド）
。
【００２０】一方、第２の命令デコーダ２４では命令が
スタックポインタ２６のインクリメントまたはデクリメ
ントの操作が指示されているかどうかをチェックし（ス
テップＳ１０８）、指示されている場合には（Ｙ）、そ
の操作を行って（ステップＳ１０９）、制御を終了させ
る。指示されていない場合には（Ｎ）、そのまま制御を
終了させる（エンド）。
スタックポインタ２６のインクリメントまたはデクリメ
ントの操作が指示されているかどうかをチェックし（ス
テップＳ１０８）、指示されている場合には（Ｙ）、そ
の操作を行って（ステップＳ１０９）、制御を終了させ
る。指示されていない場合には（Ｎ）、そのまま制御を
終了させる（エンド）。
【００２１】以上の制御の結果、第１および第２の命令
デコーダ２３、２４が共にスタックポインタ２６の操作
の指示を解読した場合には、これが一度に正または負の
方向に２つずつ移動することになる。
デコーダ２３、２４が共にスタックポインタ２６の操作
の指示を解読した場合には、これが一度に正または負の
方向に２つずつ移動することになる。
【００２２】
【発明の効果】このように本発明によれば、従来から備
えられた第１の命令デコーダの他に第２の命令デコーダ
を設け、この第２の命令デコーダでもスタックポインタ
の操作の指示を解読することにしたので、スタックポイ
ンタのインクリメントまたはデクリメントを一度に２回
分行うことが可能になる。この場合、ダミーのスタック
参照の分だけ実行ステップ数を削減することができる。 また、本発明では第２の命令デコーダの解読結果だけを
用いてスタックを参照せずにスタックポインタのみを操
作することも可能になる。
えられた第１の命令デコーダの他に第２の命令デコーダ
を設け、この第２の命令デコーダでもスタックポインタ
の操作の指示を解読することにしたので、スタックポイ
ンタのインクリメントまたはデクリメントを一度に２回
分行うことが可能になる。この場合、ダミーのスタック
参照の分だけ実行ステップ数を削減することができる。 また、本発明では第２の命令デコーダの解読結果だけを
用いてスタックを参照せずにスタックポインタのみを操
作することも可能になる。
【図１】本発明の一実施例におけるマイクロプロセッサ
の回路構成の要部を示すブロック図である。
の回路構成の要部を示すブロック図である。
【図２】マイクロプロセッサの制御の様子を表わした流
れ図である。
れ図である。
【図３】従来のマイクロプロセッサの構成の一例を示す
ブロック図である。
ブロック図である。
２１ マイクロプロセッサ
２２ 命令フェッチ部
２３ 第１の命令デコーダ
２４ 第２の命令デコーダ
２５ スタック
２６ スタックポインタ
Claims (1)
- 【請求項１】 データを後入れ先出し法で積み重ねて
収容するスタックと、このスタックにおける参照するデ
ータの位置を示すスタックポインタと、命令の取り出し
を行う命令フェッチ部と、取り出された命令における第
１のフィールドに属する部分を解読して前記スタックの
参照と前記スタックポインタの移動操作とをそれぞれ１
回ずつ行わせるようにした命令を出力する第１の命令デ
コーダと、前記取り出された命令における第２のフィー
ルドに属する部分を解読してスタックポインタの移動操
作を更に１回行わせるか否かを表わした命令を出力する
第２の命令デコーダとを具備することを特徴とするマイ
クロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1674491A JP2920698B2 (ja) | 1991-01-18 | 1991-01-18 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1674491A JP2920698B2 (ja) | 1991-01-18 | 1991-01-18 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04236628A true JPH04236628A (ja) | 1992-08-25 |
| JP2920698B2 JP2920698B2 (ja) | 1999-07-19 |
Family
ID=11924780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1674491A Expired - Lifetime JP2920698B2 (ja) | 1991-01-18 | 1991-01-18 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920698B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212472A (ja) * | 2006-07-26 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | プログラム及び半導体装置 |
-
1991
- 1991-01-18 JP JP1674491A patent/JP2920698B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212472A (ja) * | 2006-07-26 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | プログラム及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2920698B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450605A (en) | Boundary markers for indicating the boundary of a variable length instruction to facilitate parallel processing of sequential instructions | |
| KR100328162B1 (ko) | 정보처리회로와마이크로컴퓨터와전자기기 | |
| EP1241567B1 (en) | Method and apparatus for executing coprocessor instructions | |
| US6654871B1 (en) | Device and a method for performing stack operations in a processing system | |
| CN114968369A (zh) | 用于采取vliw处理器中的相同执行数据包中的常数扩展槽指定或扩展常数位数的方法 | |
| JP2920698B2 (ja) | マイクロプロセッサ | |
| JPS60117335A (ja) | 情報処理装置 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JPS6131896B2 (ja) | ||
| JPS60108973A (ja) | 配列要素の最小値および最小要素の要素番号を求める方法 | |
| JPS61294548A (ja) | 機械命令実行装置 | |
| JPS6411973B2 (ja) | ||
| JP2687765B2 (ja) | 分岐予測方式 | |
| JPS6325373B2 (ja) | ||
| US20050138343A1 (en) | Processor-based structure and method for loading unaligned data | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPS62219128A (ja) | デ−タ処理装置 | |
| JPS63276126A (ja) | 命令デコ−ド回路 | |
| JPS62145430A (ja) | デ−タ処理装置 | |
| JPH0619705A (ja) | パイプライン制御方式 | |
| JPH05334081A (ja) | パイプライン処理方式 | |
| JPH06149570A (ja) | 命令制御装置 | |
| JPH04305736A (ja) | マイクロプロセッサ | |
| JPH04358227A (ja) | マイクロプロセッサ |