JPH04236637A - マイクロプロセッサ障害検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ウォッチドッグタイ
マ回路を用いてマイクロプロセッサの障害を検出するマ
イクロプロセッサ障害検出回路に関するものである。

【０００２】

【従来の技術】図３は例えば特公平２−１８５０３号公
報に示された従来のマイクロプロセッサ障害検出回路を
示すブロック図であり、図において、１８はマイクロプ
ロセッサ（以下、ＣＰＵという）、１７はＣＰＵ１８と
他のデバイスを接続するマイクロプロセッサバス、１９
はマイクロプロセッサバス１７を介してＣＰＵ１８を動
作させるプログラムを格納するリードオンリメモリ（以
下、ＲＯＭという）、２０はＣＰＵ１８が動作中に一時
的にデータを格納するランダムアクセスメモリ（以下、
ＲＡＭという）１０はマイクロプロセッサバス１７のア
ドレスバスに接続されるアドレスバスインタフェイス回
路、１１はアドレスバスインタフェイス回路１０からの
アドレスを所定値にデコードする第１アドレスデコード
回路、１２は第１アドレスデコード回路１１と同様に、
アドレスバスインタフェース回路１０からのアドレスを
所定値にデコードする第２アドレスデコード回路、１３
は第１アドレスデコード回路１１の出力により指定され
るウォッチドッグタイマ（以下、ＷＤＴという）回路、
１４はＷＤＴ回路１３より出力される異常検出信号を外
部へ通知するためのゲート回路、１５はマイクロプロセ
ッサバス１７のデータバスと接続されるデータバスイン
タフェイス回路、１６は第２アドレスデコード回路１２
の出力により指定される制御レジスタである。ここで、
制御レジスタ１６はデータバスインタフェイス回路１５
からのデータ内容により、ゲート回路１４がＷＤＴ回路
１３からの異常検出信号を外部へ通知するか否かの制御
を行う。また、ＷＤＴ回路１３は第１のアクセスと第２
のアクセスとのインターバル時間を測定し、このインタ
ーバル時間が所定の基準時間の下限以下または上限以上
の場合に、異常検出信号を出力するようになっている。

【０００３】次に動作について説明する。制御レジスタ
１６はＣＰＵ１８のリセット直後はリセットされて異常
信号が出力されず、ＣＰＵ１８の初期動作終了後に制御
レジスタ１６によりゲート回路１４が開かれて異常信号
が出力可能となっている。今、電源が投入されてシステ
ムが起動し、ＣＰＵ１８は正常に処理を行っているが、
ソフトウエアリセット時で非常に長い時間イニシャル処
理が行われていると仮定する。そうすると、最初のＷＤ
Ｔ回路１３へのアクセス時間が基準時間を越えるので、
電源ノイズによりＷＤＴ回路１３のモノマルチが異常信
号を発する。ところが、ＲＯＭ１９に予め格納されたデ
ータが、データバスインタフェイス回路１５を経由して
、デコード回路１２の出力により制御レジスタ１６に保
持されており、従って、ゲート回路１４は閉鎖された状
態を維持し、異常信号ＵＳは出力されない。

【０００４】

【発明が解決しようとする課題】従来のマイクロプロセ
ッサ障害検出回路は以上のように構成されているので、
ＣＰＵ１８の初期動作終了後に制御レジスタ１６により
ゲート回路１４が開かれると同時に、異常信号が出力さ
れる可能性があり、また、軽度の障害でも必ず異常信号
が出力されるなどの問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ゲート回路を開いても、直ちに
異常信号が出力されないようにするとともに、ＣＰＵ障
害の発生回数に応じた処理を実施できるマイクロプロセ
ッサ障害検出回路を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明に係るマイクロ
プロセッサ障害検出回路は、基本クロックを計数して周
期的にタイムオーバ信号を出力する第１のタイマカウン
タと、上記タイムオーバ信号をカウントし、設定回数以
上のカウント時にウォッチドッグタイムオーバ信号を出
力する第２のタイマカウンタと、上記タイムオーバ信号
が上記第２のタイマカウンタへ入力するのを禁止するゲ
ート回路とを設けて、該ウォッチドッグタイムオーバ信
号が設定障害検出回数を超えたとき、そのウォッチドッ
グタイムオーバ信号をステータスとして障害ステータス
レジスタに保持するようにしたものである。

【０００７】

【作用】この発明におけるマイクロプロセッサ障害検出
装置は、ウォッチドッグタイマ回路を構成する第１のタ
イマカウンタの出力をゲート回路を介して第２のタイマ
カウンタへ入力することにより、ウォッチドッグタイム
オーバ信号の不要な出力を避けて、ゲート回路の開閉が
できるようにするとともに、障害回数レジスタに設定し
た所定の回数分のウォッチドッグタイムオーバ信号が出
力されたことを通知するように機能する。

【０００８】

【実施例】以下、この発明の一実施例を図について説明
する。図１において、１はウォッチドッグタイマ回路を
構成する第１のタイマカウンタ、２は同じくウォッチド
ッグタイマ回路を構成する第２のタイマカウンタ、３は
第１のタイマカウンタ１と第２のタイマカウンタ２との
間に接続されて、第１のタイマカウンタ１の出力である
タイムオーバ信号を第２のタイマカウンタ２へ入力する
か否かを制御するゲート回路、４は第２のタイマカウン
タ２の出力であるウォッチドッグタイムオーバの信号を
カウントする障害検出カウンタ、５は障害検出回数を設
定する複数の障害回数レジスタ、６は障害検出カウンタ
４の出力と障害回数レジスタの出力とを比較する複数の
比較回路、７は第２のタイマカウンタ２の出力であるウ
ォッチドッグタイムオーバ信号と、各比較回路６の出力
とをステータスとして保持する障害ステータスレジスタ
であり、このほかの第３図に示したものと同一のブロッ
クには同一符号を付して、その重複する説明を省略する
。ここで、障害検出カウンタ４はＣＰＵ１８からの指示
によってもカウントアップする。また、障害ステータス
レジスタ７の出力は、割込み及びステータスとしてＣＰ
Ｕ１８へ通知されるとともに、外部装置へも通知される
。さらに、（ａ）は第１のタイマカウンタ１へ入力され
る基本クロック、（ｂ）は第１のタイマカウンタ１の出
力であるタイムオーバ信号、（ｃ）はゲート回路３より
第２のタイマカウンタ２へ出力されるタイムオーバ信号
、（ｄ）は第２のタイマカウンタ２より出力されるウォ
ッチドッグタイムオーバ信号、（ｅ）は比較回路より出
力される障害カウントオーバ信号である。また、図２は
このような回路各部の信号を示すタイミングチャートで
ある。

【０００９】次に動作について説明する。まず、ＣＰＵ
１８はウォッチドッグタイムオーバの値を第１のタイマ
カウンタ１と第２のタイマカウンタ２へ設定する。ここ
では、例えばウォッチドッグタイムオーバの値を「６」
とし、第１のタイマカウンタ１へ「３」を、第２のタイ
マカウンタ２へ「２」を設定するものとする。また、ゲ
ート回路３は、タイムオーバ信号（ｂ）を許可の状態と
し、障害回数レジスタ５の設定値は「２」とし、各障害
回数レジスタ５及び比較回路６は複数での構成が可能で
あるが、ここでは１個についてする。実際の動作では、
まず、図２のｔ１　点より第１のタイマカウンタ１が基
本クロック（ａ）のカウントを開始する。次に、ｔ２　
点になると、第１のタイマカウンタ１はカウント値が「
３」であるので、タイムオーバ信号（ｂ）を出力する。 この時、ゲート回路３はタイムオーバ信号（ｂ）が許可
状態であるので、タイムオーバ信号（ｃ）を出力する。 次に、ｔ３　点になると、タイムオーバ信号（ｂ），（
ｃ）がｔ２　点におけると同様に出力される。さらに、
第２のタイマカウンタ２はタイムオーバ信号（ｃ）を２
回カウントしているので、ウォッチドッグタイムオーバ
信号（ｄ）が出力される。この時、ウォッチドッグタイ
ムオーバ信号（ｄ）はステータスとして障害ステータス
レジスタ７へ通知されるとともに、ＣＰＵ１８及び外部
装置へも通知される。次に、ｔ４　点では、ｔ２　点に
おけると同様の動作となる。さらにｔ５　点でゲート回
路３がタイムオーバ信号（ｂ）を禁止状態にした場合、
ｔ６　点で第１のタイマカウンタ１よりタイムオーバ信
号（ｂ）が出力されても、ゲート回路３で禁止されてい
るため、タイムオーバ信号（ｃ）は出力されない。次に
、ｔ７　点でゲート回路３がタイムオーバ信号（ｂ）を
許可状態にした場合、ｔ８　点で第１のタイマカウンタ
１よりの出力であるタイムオーバ信号（ｂ）はゲート回
路３を介して、タイムオーバ信号（ｃ）として第２のタ
イマカウンタ２へ入力される。この時、第２のタイマカ
ウンタ２はタイムオーバ信号（ｃ）を２回カウントして
いるので、ウォッチドッグタイムオーバ信号（ｄ）が出
力される。さらに、障害検出カウンタ４はウォッチドッ
グタイムオーバ信号（ｄ）のカウント回数「２」を比較
回路６へ出力する。この時、障害回数レジスタ５には障
害カウント「２」が設定されているので、比較回路６は
障害カウントオーバ信号（ｅ）を出力する。障害カウン
トオーバ信号（ｅ）はステータスとして障害ステータス
レジスタ７へ通知されるとともに、ＣＰＵ１８及び外部
装置へも通知される。なお、ＲＯＭ１９，ＲＡＭ２０は
ＣＰＵ１８を動作させるプログラム及びデータを格納す
るために使用され、マイクロプロセッサバス１７はＣＰ
Ｕ１８から他のデバイス、例えば第１のタイマカウンタ
１等をアクセスするために使用される。

【００１０】なお、上記実施例では障害検出カウンタ４
への入力をウォッチドッグタイムオーバ信号（ｄ）とし
て説明したが、ＣＰＵ１８からの指示により、障害検出
カウンタ４をカウントアップするようにしてもよく、上
記実施例と同様の効果を奏する。

【００１１】

【発明の効果】以上のように、この発明によれば基本ク
ロックを計数して周期的にタイムオーバ信号を出力する
第１のタイマカウンタと、そのタイムオーバ信号をカウ
ントし、設定回数以上のカウント時にウォッチドッグタ
イムオーバ信号を出力する第２のタイマカウンタと、上
記タイムオーバ信号が上記第２のタイマカウンタへ入力
するのを禁止するゲート回路とを設けて、該ウォッチド
ッグタイムオーバ信号が設定障害検出回数を超えたとき
、そのウォッチドッグタイムオーバ信号をステータスと
して障害ステータスレジスタに保持するように構成した
ので、障害の発生回数に応じたマイクロプロセッサの障
害処理を実現でき、ウォッチドッグタイムオーバ信号の
不要な出力を防止して、軽度の障害発生によって直ちに
異常信号を出力しないようにすることができるものが得
られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるマイクロプロセッサ
障害検出回路を示すブロック図である。

【図２】図１におけるブロック各部の信号を示すタイミ
ングチャート図である。

【図３】従来のマイクロプロセッサ障害検出回路を示す
ブロック図である。

【符号の説明】

１　　第１のタイマカウンタ ２　　第２のタイマカウンタ ３　　ゲート回路 ４　　障害検出カウンタ ５　　障害回数レジスタ ６　　比較回路 ７　　障害ステータスレジスタ １７　　マイクロプロセッサバス １８　　マイクロプロセッサ（ＣＰＵ）なお、図中、同
一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　マイクロプロセッサバスを介してマイ
   クロプロセッサに接続されたウォッチドッグタイマ回路
   により、該マイクロプロセッサの障害を検出するマイク
   ロプロセッサ障害検出回路において、上記ウォッチドッ
   グタイマ回路を構成し、基本クロックを計数して周期的
   にタイムオーバ信号を出力する第１のタイマカウンタと
   、上記ウォッチドッグタイマ回路を構成し、上記タイム
   オーバ信号をカウントし、設定回数以上のカウント時に
   ウォッチドッグタイムオーバ信号を出力する第２のタイ
   マカウンタと、上記第１のタイマカウンタ回路からのタ
   イムオーバ信号が上記第２のタイマカウンタ回路へ入力
   するのを禁止または許可するゲート回路と、該ウォッチ
   ドッグタイムオーバ信号をカウントする障害検出カウン
   タと、所定の障害検出回数を設定する障害回数レジスタ
   と、該障害回数レジスタの出力と上記障害検出カウンタ
   の出力とを比較する比較回路と、上記ウォッチドッグタ
   イムオーバ信号と上記比較回路の出力をステータスとし
   て保持する障害ステータスレジスタとを備えたことを特
   徴とするマイクロプロセッサ障害検出回路。