JPH04237094A - カラーディスプレイ装置 - Google Patents
カラーディスプレイ装置Info
- Publication number
- JPH04237094A JPH04237094A JP1956691A JP1956691A JPH04237094A JP H04237094 A JPH04237094 A JP H04237094A JP 1956691 A JP1956691 A JP 1956691A JP 1956691 A JP1956691 A JP 1956691A JP H04237094 A JPH04237094 A JP H04237094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- green
- color
- circuits
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はカラーディスプレイ装置
に係わり、特に、液晶表示素子を用いてカラー画像の表
示を行うようにしたカラーディスプレイ装置に用いて好
適なものである。
に係わり、特に、液晶表示素子を用いてカラー画像の表
示を行うようにしたカラーディスプレイ装置に用いて好
適なものである。
【０００２】
【従来の技術】従来より、液晶を用いてテレビ画像をカ
ラー表示することが提案されている。このような表示を
行うカラーディスプレイ装置においては、図３に示すよ
うに緑色表示画素Ｇ、赤色表示画素Ｒ、青色表示画素Ｂ
の３色トリオを水平方向に順に配置する。このように水
平方向に配置された各色の表示画素をドライブする方式
は、従来より種々提案されている（例えば特開昭６２−
２８０７２３号公報）。この場合、一つ一つの表示画素
をドライブすると水平方向のシフトレジスタの駆動速度
を高速にしなければならない。そこで、図３に示すよう
に３色の表示画素に色信号を同時に入力する方式が従来
より提案されている。
ラー表示することが提案されている。このような表示を
行うカラーディスプレイ装置においては、図３に示すよ
うに緑色表示画素Ｇ、赤色表示画素Ｒ、青色表示画素Ｂ
の３色トリオを水平方向に順に配置する。このように水
平方向に配置された各色の表示画素をドライブする方式
は、従来より種々提案されている（例えば特開昭６２−
２８０７２３号公報）。この場合、一つ一つの表示画素
をドライブすると水平方向のシフトレジスタの駆動速度
を高速にしなければならない。そこで、図３に示すよう
に３色の表示画素に色信号を同時に入力する方式が従来
より提案されている。
【０００３】上記のような３信号同時入力方式の場合、
水平シフトレジスタからのアドレスパルスは、３色の表
示画素トリオ毎に出せばよいので動作速度を大幅に低減
することができる利点が得られる。
水平シフトレジスタからのアドレスパルスは、３色の表
示画素トリオ毎に出せばよいので動作速度を大幅に低減
することができる利点が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに３色同時入力方式にする場合、図４の概略構成説明
図およびタイミングチャートに示すように、青色信号Ｖ
Ｂを赤色表示画素Ｒに供給するための信号線中にはタイ
ミング調整を行うための手段を設ける必要はなく、した
がって、上記青色信号ＶＢはＡＣアンプ２４に直接供給
することができる。しかし、赤色表示画素Ｒおよび緑色
表示画素ＧのＡＣアンプ２２，２３に、赤色信号ＶＲお
よび緑色信号ＶＧを供給するライン中には、サンプルホ
ールド回路２０，２１を設け、クロック信号φＨ１，φ
Ｈ２によって開かれているゲートが閉じるタイミングに
合わせて各色の信号が同時に供給されるようにタイミン
グ調整する必要がある。
うに３色同時入力方式にする場合、図４の概略構成説明
図およびタイミングチャートに示すように、青色信号Ｖ
Ｂを赤色表示画素Ｒに供給するための信号線中にはタイ
ミング調整を行うための手段を設ける必要はなく、した
がって、上記青色信号ＶＢはＡＣアンプ２４に直接供給
することができる。しかし、赤色表示画素Ｒおよび緑色
表示画素ＧのＡＣアンプ２２，２３に、赤色信号ＶＲお
よび緑色信号ＶＧを供給するライン中には、サンプルホ
ールド回路２０，２１を設け、クロック信号φＨ１，φ
Ｈ２によって開かれているゲートが閉じるタイミングに
合わせて各色の信号が同時に供給されるようにタイミン
グ調整する必要がある。
【０００５】ところで、上記サンプルホールド回路とし
ては、例えば図５に示すようなエミッタフォロワを用い
た回路が使用され、赤色スイッチング信号φＲ （緑色
信号φＧ ）によってスイッチ２５を開閉し、入力信号
Ｖｓｉｇをサンプルホールド用コンデンサＣｓにホール
ドすることによりタイミング調整を行っていた。しかし
ながら、水平信号は垂直信号と比較して周波数が非常に
高いので、これをサンプルホールドするには多くの動作
電流Ｉφを必要としていた。また、各色信号の内、緑色
信号は帯域が広いので、緑色信号をサンプルホールドす
るためには動作電流Ｉφを多く流し、周波数特性を上げ
る必要があった。これらにより、従来のカラーディスプ
レイ装置は表示部の周辺回路の消費電力が多くなってし
まう不都合があった。本発明は上述の問題点に鑑み、３
色の色信号を同時に入力するためのタイミング調整を行
うのに使用するサンプルホールド回路の周波数特性を下
げ、表示部の周辺回路の消費電力を低減できるようにす
ることを目的とする。
ては、例えば図５に示すようなエミッタフォロワを用い
た回路が使用され、赤色スイッチング信号φＲ （緑色
信号φＧ ）によってスイッチ２５を開閉し、入力信号
Ｖｓｉｇをサンプルホールド用コンデンサＣｓにホール
ドすることによりタイミング調整を行っていた。しかし
ながら、水平信号は垂直信号と比較して周波数が非常に
高いので、これをサンプルホールドするには多くの動作
電流Ｉφを必要としていた。また、各色信号の内、緑色
信号は帯域が広いので、緑色信号をサンプルホールドす
るためには動作電流Ｉφを多く流し、周波数特性を上げ
る必要があった。これらにより、従来のカラーディスプ
レイ装置は表示部の周辺回路の消費電力が多くなってし
まう不都合があった。本発明は上述の問題点に鑑み、３
色の色信号を同時に入力するためのタイミング調整を行
うのに使用するサンプルホールド回路の周波数特性を下
げ、表示部の周辺回路の消費電力を低減できるようにす
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明のカラーディスプ
レイ装置は、垂直方向に平行に配設された複数の第１の
信号線と、水平方向に平行に配設された複数の第２の信
号線とが設けられ、これらの第１、第２の信号線の各交
点にそれぞれ選択素子を介して画素電極が設けられてな
るカラーディスプレイ装置において、赤，青および緑の
各色信号を上記各電素電極に同時に入力させるようにす
るとともに、水平方向における３色の表示画素トリオの
配置を、水平方向の始点方向から見て緑色の表示画素が
最後になるように配置している。
レイ装置は、垂直方向に平行に配設された複数の第１の
信号線と、水平方向に平行に配設された複数の第２の信
号線とが設けられ、これらの第１、第２の信号線の各交
点にそれぞれ選択素子を介して画素電極が設けられてな
るカラーディスプレイ装置において、赤，青および緑の
各色信号を上記各電素電極に同時に入力させるようにす
るとともに、水平方向における３色の表示画素トリオの
配置を、水平方向の始点方向から見て緑色の表示画素が
最後になるように配置している。
【０００７】
【作用】３色の表示画素を配置するに際し、水平方向の
始点方向から見て緑色の表示画素が最後になるように配
置することにより、緑色信号をサンプルホールドするこ
となく３色同時入力のタイミング調整を行うことが可能
になり、表示装置の周辺回路の低消費電力化が図れる。
始点方向から見て緑色の表示画素が最後になるように配
置することにより、緑色信号をサンプルホールドするこ
となく３色同時入力のタイミング調整を行うことが可能
になり、表示装置の周辺回路の低消費電力化が図れる。
【０００８】
【実施例】図１は、本発明のカラーディスプレイ装置の
一実施例を示し、表示画素の配置および要部の配線を示
す図である。図１において、１はテレビの映像信号が供
給される入力端子で、この入力端子１からの信号が例え
ばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１
，Ｍ２ ，・・・Ｍｍ を通じて垂直（Ｙ軸）方向のラ
インＬ１ ，Ｌ２ ，Ｌｍ に供給される。なお、ｍは
水平（Ｘ軸）方向の画素数に相当する数である。次いで
、２はｍ段のシフトレジスタであり、このシフトレジス
タ２に水平周波数のｍ倍のクロック信号φ１Ｈ，φ２Ｈ
が供給される。そして、このシフトレジスタ２の各出力
端子からのクロック信号φ１Ｈ，φ２Ｈによって順次走
査される駆動パルス信号φＨ１〜φＨｍがスイッチング
素子Ｍ１ 〜Ｍｍ の各制御端子に供給される。
一実施例を示し、表示画素の配置および要部の配線を示
す図である。図１において、１はテレビの映像信号が供
給される入力端子で、この入力端子１からの信号が例え
ばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１
，Ｍ２ ，・・・Ｍｍ を通じて垂直（Ｙ軸）方向のラ
インＬ１ ，Ｌ２ ，Ｌｍ に供給される。なお、ｍは
水平（Ｘ軸）方向の画素数に相当する数である。次いで
、２はｍ段のシフトレジスタであり、このシフトレジス
タ２に水平周波数のｍ倍のクロック信号φ１Ｈ，φ２Ｈ
が供給される。そして、このシフトレジスタ２の各出力
端子からのクロック信号φ１Ｈ，φ２Ｈによって順次走
査される駆動パルス信号φＨ１〜φＨｍがスイッチング
素子Ｍ１ 〜Ｍｍ の各制御端子に供給される。
【０００９】この場合、３個のスイッチング素子Ｍ毎に
一つの駆動パルス信号φＨ が供給される。すなわち、
赤、緑、青の３色同時入力が行われるようになされてい
る。なお、シフトレジスタ２には低電位ＶＳＳと高電位
ＶＤＤとが供給され、この２つの電位の駆動パルスが形
成される。また、各ラインＬ１ 〜Ｌｍ にそれぞれ例
えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１
１，Ｍ１２，・・・Ｍ１ｍ、Ｍ２１，Ｍ２２，・・・Ｍ
２ｍ、Ｍｎ１，Ｍｎ２，・・・Ｍｎｍの一端が接続され
る。なお、ｍは水平走査線に相当する数である。
一つの駆動パルス信号φＨ が供給される。すなわち、
赤、緑、青の３色同時入力が行われるようになされてい
る。なお、シフトレジスタ２には低電位ＶＳＳと高電位
ＶＤＤとが供給され、この２つの電位の駆動パルスが形
成される。また、各ラインＬ１ 〜Ｌｍ にそれぞれ例
えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１
１，Ｍ１２，・・・Ｍ１ｍ、Ｍ２１，Ｍ２２，・・・Ｍ
２ｍ、Ｍｎ１，Ｍｎ２，・・・Ｍｎｍの一端が接続され
る。なお、ｍは水平走査線に相当する数である。
【００１０】これらのスイッチング素子Ｍ１１〜Ｍｎｍ
の他端が、液晶セルＣ１１、Ｃ１２、・・・Ｃ１ｍを通
じてターゲット端子３に接続される。次いで、４はｎ段
のシフトレジスタであり、このシフトレジスタ４に水平
周波数のクロック信号φ１Ｖ， φ２Ｖが供給される。 そして、上記シフトレジスタ４の各出力端子からのクロ
ック信号φ１Ｖ、φ２Ｖによって順次走査される駆動パ
ルス信号φＶ１， φＶ２・・・φＶｎが、水平（Ｘ軸
）方向のゲート線Ｇ１ ，Ｇ２，・・・Ｇｎ を通じて
スイッチング素子Ｍ１１〜ＭｎｍのＸ軸方向の各列（Ｍ
１１〜Ｍ１ｍ），（Ｍ２１〜Ｍ２ｍ）・・・（Ｍｎ１〜
Ｍｎｍ）毎の制御端子にそれぞれ供給される。なお、シ
フトレジスタ４にもシフトレジスタ２と同様に、低電位
ＶＳＳと高電位ＶＤＤとが供給される。
の他端が、液晶セルＣ１１、Ｃ１２、・・・Ｃ１ｍを通
じてターゲット端子３に接続される。次いで、４はｎ段
のシフトレジスタであり、このシフトレジスタ４に水平
周波数のクロック信号φ１Ｖ， φ２Ｖが供給される。 そして、上記シフトレジスタ４の各出力端子からのクロ
ック信号φ１Ｖ、φ２Ｖによって順次走査される駆動パ
ルス信号φＶ１， φＶ２・・・φＶｎが、水平（Ｘ軸
）方向のゲート線Ｇ１ ，Ｇ２，・・・Ｇｎ を通じて
スイッチング素子Ｍ１１〜ＭｎｍのＸ軸方向の各列（Ｍ
１１〜Ｍ１ｍ），（Ｍ２１〜Ｍ２ｍ）・・・（Ｍｎ１〜
Ｍｎｍ）毎の制御端子にそれぞれ供給される。なお、シ
フトレジスタ４にもシフトレジスタ２と同様に、低電位
ＶＳＳと高電位ＶＤＤとが供給される。
【００１１】このように構成された図１の回路において
、例えばφＶ１、φＨ１が出力されているときは、スイ
ッチング素子Ｍ１ 、Ｍ２ 、Ｍ３ とＭ１１，Ｍ１２
，・・・Ｍ１ｍがオンされる。これにより、青色用入力
端子１Ｂ、ラインＬ１、スイッチング素子Ｍ１１、液晶
セルＣ１１、ターゲット端子３の電流路が形成され、入
力端子１Ｂに供給された信号とターゲット端子３に供給
された信号との電位差が液晶セルＣ１１に供給される。
、例えばφＶ１、φＨ１が出力されているときは、スイ
ッチング素子Ｍ１ 、Ｍ２ 、Ｍ３ とＭ１１，Ｍ１２
，・・・Ｍ１ｍがオンされる。これにより、青色用入力
端子１Ｂ、ラインＬ１、スイッチング素子Ｍ１１、液晶
セルＣ１１、ターゲット端子３の電流路が形成され、入
力端子１Ｂに供給された信号とターゲット端子３に供給
された信号との電位差が液晶セルＣ１１に供給される。
【００１２】また、赤色用入力端子１Ｒ、ラインＬ２
、スイッチング素子Ｍ１２、液晶セルＣ１２、ターゲッ
ト端子３の電流路が形成され、入力端子１Ｒに供給され
た信号とターゲット端子３に供給された信号との電位差
が液晶セルＣ１２に供給される。更に、緑色用入力端子
１Ｇ、ラインＬ３ 、スイッチング素子Ｍ１３、液晶セ
ルＣ１３、ターゲット端子３の電流路が形成され、入力
端子１Ｇに供給された信号とターゲット端子３に供給さ
れた信号との電位差が液晶セルＣ１３に供給される。
、スイッチング素子Ｍ１２、液晶セルＣ１２、ターゲッ
ト端子３の電流路が形成され、入力端子１Ｒに供給され
た信号とターゲット端子３に供給された信号との電位差
が液晶セルＣ１２に供給される。更に、緑色用入力端子
１Ｇ、ラインＬ３ 、スイッチング素子Ｍ１３、液晶セ
ルＣ１３、ターゲット端子３の電流路が形成され、入力
端子１Ｇに供給された信号とターゲット端子３に供給さ
れた信号との電位差が液晶セルＣ１３に供給される。
【００１３】これにより、各セルの容量分に、色信号に
よる電位差に相当する電荷が蓄積され、この電荷量に対
応して液晶の光透過率が制御される。これと同様なこと
が３色の表示画素トリオ毎に順次行われ、更に、次のフ
ィールドの信号が供給された時点で各セルＣ１１〜Ｃｎ
ｍの電荷量が書換えられる。
よる電位差に相当する電荷が蓄積され、この電荷量に対
応して液晶の光透過率が制御される。これと同様なこと
が３色の表示画素トリオ毎に順次行われ、更に、次のフ
ィールドの信号が供給された時点で各セルＣ１１〜Ｃｎ
ｍの電荷量が書換えられる。
【００１４】このように構成された３色同時入力方式の
液晶ディスプレイにおいて、本実施例においては図１中
破線で示す画素電極Ｐ１１〜Ｐｎｍの配列を、水平方向
の始点方向から見て緑色の表示画素Ｇが３色の表示画素
トリオ毎に最後になるように配置している。すなわち、
図１の例では３色のトリオがＢ，Ｒ，Ｇの順番となるよ
うに配置している。
液晶ディスプレイにおいて、本実施例においては図１中
破線で示す画素電極Ｐ１１〜Ｐｎｍの配列を、水平方向
の始点方向から見て緑色の表示画素Ｇが３色の表示画素
トリオ毎に最後になるように配置している。すなわち、
図１の例では３色のトリオがＢ，Ｒ，Ｇの順番となるよ
うに配置している。
【００１５】３色の表示画素トリオをこのように配置す
ることにより、入力端子１Ｂ，１Ｒ，１Ｇに色信号を供
給する外部周辺回路の構成を図２の外部回路概略構成図
およびタイミングチャートに示すようにすることができ
る。すなわち、青色信号ＶＢおよび赤色信号Ｒを処理す
る回路のみにサンプルホールド回路５、６をそれぞれ設
ければよくなり、緑色信号ＶＧはスルーさせてＡＣアン
プ９に直接供給することができるようになる。
ることにより、入力端子１Ｂ，１Ｒ，１Ｇに色信号を供
給する外部周辺回路の構成を図２の外部回路概略構成図
およびタイミングチャートに示すようにすることができ
る。すなわち、青色信号ＶＢおよび赤色信号Ｒを処理す
る回路のみにサンプルホールド回路５、６をそれぞれ設
ければよくなり、緑色信号ＶＧはスルーさせてＡＣアン
プ９に直接供給することができるようになる。
【００１６】これにより、低域成分しかもたない青色信
号ＶＢおよび赤色信号Ｒのみをサンプルホールド回路に
通してからＡＣアンプ７、８にそれぞれ供給すればよく
、緑色信号ＶＧのための周波数特性のよいサンプルホー
ルド回路を不要にすることができる。したがって、外部
周辺回路におけるサンプルホールド回路の周波数特性を
下げることができ、消費電力を大幅に低減することがで
きる。なお、上記実施例においては、Ｂ，Ｒ，Ｇの順番
となるように３色の表示画素トリオを配置したが、この
順番は緑色表示画素Ｇが水平方向の始点方向から見て最
後になるようにすればよく、したがって、Ｒ，Ｂ，Ｇの
順番でもよい。
号ＶＢおよび赤色信号Ｒのみをサンプルホールド回路に
通してからＡＣアンプ７、８にそれぞれ供給すればよく
、緑色信号ＶＧのための周波数特性のよいサンプルホー
ルド回路を不要にすることができる。したがって、外部
周辺回路におけるサンプルホールド回路の周波数特性を
下げることができ、消費電力を大幅に低減することがで
きる。なお、上記実施例においては、Ｂ，Ｒ，Ｇの順番
となるように３色の表示画素トリオを配置したが、この
順番は緑色表示画素Ｇが水平方向の始点方向から見て最
後になるようにすればよく、したがって、Ｒ，Ｂ，Ｇの
順番でもよい。
【００１７】
【発明の効果】本発明は上述したように、赤，青および
緑の各色信号を同時に入力させるようにするとともに、
水平方向の始点方向から見て緑色の表示画素が最後にな
るように配置するようにしたので、緑色信号をサンプル
ホールドすることなく３色同時入力のタイミング調整を
行うことが可能になり、表示部に色信号を供給する周辺
回路におけるタイミング調整用サンプルホールド回路の
周波数特性を下げることができ、消費電力化の低減が図
れる。
緑の各色信号を同時に入力させるようにするとともに、
水平方向の始点方向から見て緑色の表示画素が最後にな
るように配置するようにしたので、緑色信号をサンプル
ホールドすることなく３色同時入力のタイミング調整を
行うことが可能になり、表示部に色信号を供給する周辺
回路におけるタイミング調整用サンプルホールド回路の
周波数特性を下げることができ、消費電力化の低減が図
れる。
【図１】本発明の一実施例を示す表示部の概略構成説明
図である。
図である。
【図２】図１に示した表示部の周辺回路の概略構成説明
図およびタイミングチャートである。
図およびタイミングチャートである。
【図３】従来の３色の表示画素トリオの配置例を示す表
示部の説明図である。
示部の説明図である。
【図４】図３に示した表示部の周辺回路の概略構成説明
図およびタイミングチャートである。
図およびタイミングチャートである。
【図５】サンプルホールド回路の一例を示す回路図であ
る。
る。
１Ｒ 赤色信号入力端子
１Ｂ 青色信号入力端子
１Ｇ 緑色信号入力端子
２ 水平シフトレジスタ
３ ターゲット端子
４ 垂直シフトレジスタ
５，６ サンプルホールド回路
Ｒ 赤色表示画素
Ｂ 青色表示画素
Ｇ 緑色表示画素
Claims (1)
- 【請求項１】 垂直方向に平行に配設された複数の第
１の信号線と、水平方向に平行に配設された複数の第２
の信号線とが設けられ、これらの第１、第２の信号線の
各交点にそれぞれ選択素子を介して画素電極が設けられ
てなるカラーディスプレイ装置において、赤，青および
緑の各色信号を上記各画素電極に同時に入力させるよう
にするとともに、水平方向における３色の表示画素トリ
オの配置を、水平方向の始点方向から見て緑色の表示画
素が最後になるように配置したことを特徴とするカラー
ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1956691A JPH04237094A (ja) | 1991-01-18 | 1991-01-18 | カラーディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1956691A JPH04237094A (ja) | 1991-01-18 | 1991-01-18 | カラーディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04237094A true JPH04237094A (ja) | 1992-08-25 |
Family
ID=12002846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1956691A Pending JPH04237094A (ja) | 1991-01-18 | 1991-01-18 | カラーディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04237094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293030A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法 |
-
1991
- 1991-01-18 JP JP1956691A patent/JPH04237094A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293030A (ja) * | 2005-04-11 | 2006-10-26 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619225A (en) | Liquid crystal display apparatus and method of driving the same | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| KR0171233B1 (ko) | 화상표시장치 및 그의 구동방법 | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| US6621481B1 (en) | Shift register, display device, image sensing element driving apparatus, and image sensing apparatus | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| US5883608A (en) | Inverted signal generation circuit for display device, and display apparatus using the same | |
| JPS62175074A (ja) | 液晶表示装置 | |
| JPS60156095A (ja) | 液晶デイスプレイ装置 | |
| JPH10133174A (ja) | 液晶ディスプレイの駆動装置 | |
| JPH04237094A (ja) | カラーディスプレイ装置 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| US20030174109A1 (en) | Liquid crystal display device and its drive method, and camera system | |
| JP3311224B2 (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JPH08201769A (ja) | 液晶表示装置 | |
| JPH03167977A (ja) | 液晶ディスプレイ装置 | |
| JPH0132995B2 (ja) | ||
| US5703608A (en) | Signal processing circuit | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP3782668B2 (ja) | 画像表示装置およびその駆動方法 | |
| JPH02312371A (ja) | 液晶ディスプレイ装置 | |
| JPH0310549Y2 (ja) | ||
| JPH0450708Y2 (ja) |