JPH04237204A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH04237204A JPH04237204A JP3005287A JP528791A JPH04237204A JP H04237204 A JPH04237204 A JP H04237204A JP 3005287 A JP3005287 A JP 3005287A JP 528791 A JP528791 A JP 528791A JP H04237204 A JPH04237204 A JP H04237204A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- amplifier
- circuit
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に係り、特にテ
ープレコーダ，ビデオテープレコーダ等の音声信号の前
置増幅に使用する増幅回路に関する。
ープレコーダ，ビデオテープレコーダ等の音声信号の前
置増幅に使用する増幅回路に関する。
【０００２】
【従来の技術】従来、テープレコーダ等の磁気ヘッドが
出力する音声信号を増幅する増幅回路としては、次に示
す回路が一般に知られている。図５は、従来の増幅回路
の一例の回路図である。図において、３は磁気ヘッド、
４は差動増幅器からなる演算増幅器を夫々示す。磁気ヘ
ッド３は、一端をグランドに、他端を第１の演算増幅器
（以下、演算増幅器と略す）４の非反転入力端子に接続
されている。磁気ヘッド３は、磁気テープ（図示せず。 ）に記録された音声信号を再生して出力する。
出力する音声信号を増幅する増幅回路としては、次に示
す回路が一般に知られている。図５は、従来の増幅回路
の一例の回路図である。図において、３は磁気ヘッド、
４は差動増幅器からなる演算増幅器を夫々示す。磁気ヘ
ッド３は、一端をグランドに、他端を第１の演算増幅器
（以下、演算増幅器と略す）４の非反転入力端子に接続
されている。磁気ヘッド３は、磁気テープ（図示せず。 ）に記録された音声信号を再生して出力する。
【０００３】抵抗Ｒ４ 及びＲ５ は夫々直列接続され
、抵抗Ｒ４ の一端は演算増幅器４の反転入力端子に、
抵抗Ｒ５ の一端は演算増幅器４の出力端子に夫々接続
されている。抵抗Ｒ５ の両端にはコンデンサＣ２ が
接続されている。
、抵抗Ｒ４ の一端は演算増幅器４の反転入力端子に、
抵抗Ｒ５ の一端は演算増幅器４の出力端子に夫々接続
されている。抵抗Ｒ５ の両端にはコンデンサＣ２ が
接続されている。
【０００４】抵抗Ｒ３ の一端は演算増幅器４の反転入
力端子に、他端は電解コンデンサＣ４ の＋側端子に夫
々接続されている。電解コンデンサＣ４ の一側端子は
グランドに接続されている。また、抵抗Ｒ３ とコンデ
ンサＣ４ の接続点と演算増幅器４の出力端子には抵抗
Ｒ１６が接続されている。
力端子に、他端は電解コンデンサＣ４ の＋側端子に夫
々接続されている。電解コンデンサＣ４ の一側端子は
グランドに接続されている。また、抵抗Ｒ３ とコンデ
ンサＣ４ の接続点と演算増幅器４の出力端子には抵抗
Ｒ１６が接続されている。
【０００５】上記の抵抗Ｒ４ ，Ｒ５ 及びコンデンサ
Ｃ２ からなる時定数回路により、磁気ヘッド３の出力
信号の高域の周波数特性の補償を行なっている。また抵
抗Ｒ３ 及びコンデンサＣ４ からなる時定数回路によ
り、低域の周波数特性の補償も併せて行なっている。抵
抗Ｒ１６は直流帰還により演算増幅器４のバイアス電流
によるオフセット電圧を低減している。コンデンサＣ４
はまた、演算増幅器４のオフセット電圧による出力電
圧の振れを防止している。
Ｃ２ からなる時定数回路により、磁気ヘッド３の出力
信号の高域の周波数特性の補償を行なっている。また抵
抗Ｒ３ 及びコンデンサＣ４ からなる時定数回路によ
り、低域の周波数特性の補償も併せて行なっている。抵
抗Ｒ１６は直流帰還により演算増幅器４のバイアス電流
によるオフセット電圧を低減している。コンデンサＣ４
はまた、演算増幅器４のオフセット電圧による出力電
圧の振れを防止している。
【０００６】演算増幅器４は、一般に７０ｄＢ程度の高
利得に設定されるため、抵抗Ｒ３ は数１０〔Ω〕の値
となる。このためコンデンサＣ４ は、１００〔Ｈｚ〕
以下の所望の低域補償を行なうために、１００〜２００
〔μＦ〕の電界コンデンサが通常使用されている。
利得に設定されるため、抵抗Ｒ３ は数１０〔Ω〕の値
となる。このためコンデンサＣ４ は、１００〔Ｈｚ〕
以下の所望の低域補償を行なうために、１００〜２００
〔μＦ〕の電界コンデンサが通常使用されている。
【０００７】
【発明が解決しようとする課題】しかるに、上記構成の
増幅回路によれば、１００〔μＦ〕以上の容量値の電解
コンデンサを使用しなければならない。１００〔μＦ〕
以上の電解コンデンサは、一般に直径約６．３〔ｍｍ〕
、印刷回路基板実装時の高さ約５．５〔ｍｍ〕以上から
成るために、テープレコーダ等の小型化、特に薄型化を
著しく妨げていた。
増幅回路によれば、１００〔μＦ〕以上の容量値の電解
コンデンサを使用しなければならない。１００〔μＦ〕
以上の電解コンデンサは、一般に直径約６．３〔ｍｍ〕
、印刷回路基板実装時の高さ約５．５〔ｍｍ〕以上から
成るために、テープレコーダ等の小型化、特に薄型化を
著しく妨げていた。
【０００８】本発明は上記の欠点に鑑みなてなされたも
のであって、電解コンデンサを使用することなく、所望
の周波数特性の補償が行なえ、テープレターダ等を薄型
化することが可能な増幅回路を提供することを目的とす
る。
のであって、電解コンデンサを使用することなく、所望
の周波数特性の補償が行なえ、テープレターダ等を薄型
化することが可能な増幅回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記の問題を解決するた
めに本発明では、再生音声信号を増幅する第１の演算増
幅器と、該第１の演算増幅器の帰還路に接続された時定
数回路とよりなる増幅回路において、前記第１の演算増
幅器の出力端子に接続され高出力インピーダンスに構成
された第２の演算増幅器と、該第２の演算増幅器の入力
端子に接続された出力インピーダンス設定用抵抗と、該
第２の演算増幅器の出力端子に接続されたコンデンサと
からなり、低域周波数成分を選択するフィルタ回路と、
該フィルタ回路の出力端子に接続された第３の演算増幅
器を有するバッファアンプと、該バッファアンプの出力
端子と前記第１の演算増幅器の帰還入力端子に接続され
た帰還抵抗とを設けた。
めに本発明では、再生音声信号を増幅する第１の演算増
幅器と、該第１の演算増幅器の帰還路に接続された時定
数回路とよりなる増幅回路において、前記第１の演算増
幅器の出力端子に接続され高出力インピーダンスに構成
された第２の演算増幅器と、該第２の演算増幅器の入力
端子に接続された出力インピーダンス設定用抵抗と、該
第２の演算増幅器の出力端子に接続されたコンデンサと
からなり、低域周波数成分を選択するフィルタ回路と、
該フィルタ回路の出力端子に接続された第３の演算増幅
器を有するバッファアンプと、該バッファアンプの出力
端子と前記第１の演算増幅器の帰還入力端子に接続され
た帰還抵抗とを設けた。
【００１０】
【作用】前記再生音声信号は、前記第１の演算増幅器に
より高域周波数特性補償される。
より高域周波数特性補償される。
【００１１】前記フィルタ回路は、前記出力インピーダ
ンス設定用抵抗により設定された前記高出力インピーダ
ンスと前記コンデンサとで構成される。前記フィルタ回
路は、前記再生音声信号の低域周波数特性補償を行なう
。
ンス設定用抵抗により設定された前記高出力インピーダ
ンスと前記コンデンサとで構成される。前記フィルタ回
路は、前記再生音声信号の低域周波数特性補償を行なう
。
【００１２】前記帰還抵抗により、前記バッファアンプ
の出力信号が前記第１の演算増幅回路の入力端子に直流
帰還される。
の出力信号が前記第１の演算増幅回路の入力端子に直流
帰還される。
【００１３】
【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例の構成を示す回路図である。同図
中、図５と同一構成部分については同一符号を付し、そ
の説明は適宜省略する。図１において、１，５夫々は差
動増幅器から成る第２及び第３の演算増幅器（以下、夫
々演算増幅器と略す。）を示している。
１は本発明の一実施例の構成を示す回路図である。同図
中、図５と同一構成部分については同一符号を付し、そ
の説明は適宜省略する。図１において、１，５夫々は差
動増幅器から成る第２及び第３の演算増幅器（以下、夫
々演算増幅器と略す。）を示している。
【００１４】演算増幅器４の利得を設定する抵抗Ｒ３
は、一端を演算増幅器４の反転入力端子に、他端をグラ
ンドに接続されている。演算増幅器４の出力端子は、演
算増幅器１の非反転入力端子に接続されている。
は、一端を演算増幅器４の反転入力端子に、他端をグラ
ンドに接続されている。演算増幅器４の出力端子は、演
算増幅器１の非反転入力端子に接続されている。
【００１５】演算増幅器１の反転入力端子には、出力イ
ンピーダンス設定用抵抗である抵抗Ｒ１ が接続され、
抵抗Ｒ１ の他端はグランドに接続されている。演算増
幅器１の出力インピーダンスは高インピーダンスに設定
されており、そのインピーダンス値は抵抗Ｒ１ により
設定出来る。この構成についての詳細な説明は後述する
。演算増幅器１の出力端子にはコンデンサＣ１ が接続
され、コンデンサＣ１ の他端はグランドに接続されて
いる。これによりフィルタ回路２が構成されている。
ンピーダンス設定用抵抗である抵抗Ｒ１ が接続され、
抵抗Ｒ１ の他端はグランドに接続されている。演算増
幅器１の出力インピーダンスは高インピーダンスに設定
されており、そのインピーダンス値は抵抗Ｒ１ により
設定出来る。この構成についての詳細な説明は後述する
。演算増幅器１の出力端子にはコンデンサＣ１ が接続
され、コンデンサＣ１ の他端はグランドに接続されて
いる。これによりフィルタ回路２が構成されている。
【００１６】フィルタ回路２の出力端子は、演算増幅器
５の非反転入力端子に接続されている。演算増幅器５の
反転入力端子には抵抗Ｒ６ 及びＲ７ が接続されてい
る。 抵抗Ｒ６ の他端はグランドに、抵抗Ｒ７ の他端は、
演算増幅器５の出力端子に夫々接続され、これによりバ
ッファアンプ６が構成されている。
５の非反転入力端子に接続されている。演算増幅器５の
反転入力端子には抵抗Ｒ６ 及びＲ７ が接続されてい
る。 抵抗Ｒ６ の他端はグランドに、抵抗Ｒ７ の他端は、
演算増幅器５の出力端子に夫々接続され、これによりバ
ッファアンプ６が構成されている。
【００１７】バッファアンプ６の出力端子には、抵抗Ｒ
２ が接続されている。抵抗Ｒ２ の他端は演算増幅器
４の反転入力端子に接続されている。高インピーダンス
に構成されたフィルタ回路２の出力インピーダンスを、
バッファアンプ６により低インピーダンスに変換し、抵
抗Ｒ２ を介して直流的に電流帰還をかけている。
２ が接続されている。抵抗Ｒ２ の他端は演算増幅器
４の反転入力端子に接続されている。高インピーダンス
に構成されたフィルタ回路２の出力インピーダンスを、
バッファアンプ６により低インピーダンスに変換し、抵
抗Ｒ２ を介して直流的に電流帰還をかけている。
【００１８】上記構成では、抵抗Ｒ２ ，Ｒ６ ，Ｒ７
の値により直流負帰還量を調整して出力オフセット電
圧を低減している。また、高域周波数補償は従来どおり
抵抗Ｒ４ ，Ｒ５ 及びコンデンサＣ２ により行ない
、低域周波数補償はフィルタ回路２により行なっている
。
の値により直流負帰還量を調整して出力オフセット電
圧を低減している。また、高域周波数補償は従来どおり
抵抗Ｒ４ ，Ｒ５ 及びコンデンサＣ２ により行ない
、低域周波数補償はフィルタ回路２により行なっている
。
【００１９】次に、このフィルタ回路２の構成の具体例
について図２の回路図と共に説明する。同図中、図１と
同一構成部分については同一符号を付し、その説明は省
略する。図２において、１は演算増幅器であり、その具
体的な回路図を示している。電源端子７，８夫々には、
正の電源電圧ＶＣＣ及び負の電源電圧−ＶＥＥが接続さ
れている演算増幅器１，４，５夫々には電源端子７及び
８が接続され、電源電圧ＶＣＣ及び−ＶＥＥが供給され
ている。
について図２の回路図と共に説明する。同図中、図１と
同一構成部分については同一符号を付し、その説明は省
略する。図２において、１は演算増幅器であり、その具
体的な回路図を示している。電源端子７，８夫々には、
正の電源電圧ＶＣＣ及び負の電源電圧−ＶＥＥが接続さ
れている演算増幅器１，４，５夫々には電源端子７及び
８が接続され、電源電圧ＶＣＣ及び−ＶＥＥが供給され
ている。
【００２０】ＮＰＮ型トランジスタＱ１２はダイオード
接続されて、エミッタを電源電圧−ＶＥＥに、コレクタ
を抵抗Ｒ９ 及びＮＰＮ型トランジスタＱ１１のベース
に接続されている。抵抗Ｒ９ の他端は電源電圧ＶＣＣ
に接続されている。トランジスタＱ１１のコレクタはＮ
ＰＮ型差動対トランジスタＱ１ ，Ｑ２ の共通エミッ
タに、エミッタは抵抗Ｒ８ に夫々接続されている。抵
抗Ｒ８ の他端は電源電圧−ＶＥＥに接続されている。
接続されて、エミッタを電源電圧−ＶＥＥに、コレクタ
を抵抗Ｒ９ 及びＮＰＮ型トランジスタＱ１１のベース
に接続されている。抵抗Ｒ９ の他端は電源電圧ＶＣＣ
に接続されている。トランジスタＱ１１のコレクタはＮ
ＰＮ型差動対トランジスタＱ１ ，Ｑ２ の共通エミッ
タに、エミッタは抵抗Ｒ８ に夫々接続されている。抵
抗Ｒ８ の他端は電源電圧−ＶＥＥに接続されている。
【００２１】差動対トランジスタＱ１ ，Ｑ２ 夫々の
コレクタには、夫々ダイオード接続されたＰＮＰ型トラ
ンジスタＱ３ 及びＰＮＰ型トランジスタＱ５ のコレ
クタが接続されている。トランジスタＱ３ ，Ｑ５ の
エミッタは電源電圧ＶＣＣに接続されている。
コレクタには、夫々ダイオード接続されたＰＮＰ型トラ
ンジスタＱ３ 及びＰＮＰ型トランジスタＱ５ のコレ
クタが接続されている。トランジスタＱ３ ，Ｑ５ の
エミッタは電源電圧ＶＣＣに接続されている。
【００２２】出力トランジスタであるＰＮＰ型トランジ
スタＱ９ はトランジスタＱ３ とカレントミラー接続
されている。トランジスタＱ３ とトランジスタＱ９
の電流比は、夫々のトランジスタのエミッタ面積比によ
りｋ１ 倍に設定されている。トランジスタＱ９ のエ
ミッタは、電源電圧ＶＣＣに接続されている。また、ト
ランジスタＱ９ のコレクタは、ＮＰＮ型トランジスタ
Ｑ１０のコレクタに接続されている。
スタＱ９ はトランジスタＱ３ とカレントミラー接続
されている。トランジスタＱ３ とトランジスタＱ９
の電流比は、夫々のトランジスタのエミッタ面積比によ
りｋ１ 倍に設定されている。トランジスタＱ９ のエ
ミッタは、電源電圧ＶＣＣに接続されている。また、ト
ランジスタＱ９ のコレクタは、ＮＰＮ型トランジスタ
Ｑ１０のコレクタに接続されている。
【００２３】ＰＮＰ型トランジスタＱ４ はトランジス
タＱ３ とカレントミラー接続されている。トランジス
タＱ３ とトランジスタＱ４ の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりｋ２ 倍に設定されて
おり、その値はｋ１ ＜ｋ２ となる様選ばれている。 トランジスタＱ４ のエミッタは、電源電圧ＶＣＣに接
続されている。また、トランジスタＱ４ のコレクタは
、差動トランジスタＱ２ のベース及びＮＰＮ型トラン
ジスタＱ７ のコレクタに接続されている。
タＱ３ とカレントミラー接続されている。トランジス
タＱ３ とトランジスタＱ４ の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりｋ２ 倍に設定されて
おり、その値はｋ１ ＜ｋ２ となる様選ばれている。 トランジスタＱ４ のエミッタは、電源電圧ＶＣＣに接
続されている。また、トランジスタＱ４ のコレクタは
、差動トランジスタＱ２ のベース及びＮＰＮ型トラン
ジスタＱ７ のコレクタに接続されている。
【００２４】ＰＮＰ型トランジスタＱ６ はトランジス
タＱ５ とカレントミラー接続されている。トランジス
タＱ５ とトランジスタＱ４ の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりｋ２ 倍に設定されて
いる。トランジスタＱ６ のエミッタは、電源電圧ＶＣ
Ｃに接続されている。また、トランジスタＱ６ のコレ
クタは、ＮＰＮ型トランジスタＱ８ のコレクタに接続
されている。
タＱ５ とカレントミラー接続されている。トランジス
タＱ５ とトランジスタＱ４ の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりｋ２ 倍に設定されて
いる。トランジスタＱ６ のエミッタは、電源電圧ＶＣ
Ｃに接続されている。また、トランジスタＱ６ のコレ
クタは、ＮＰＮ型トランジスタＱ８ のコレクタに接続
されている。
【００２５】トランジスタＱ８ はダイオード接続され
ており、トランジスタＱ８ のエミッタは電源電圧−Ｖ
ＥＥに接続されている。また、トランジスタＱ８ のベ
ースは、トランジスタＱ７ 及びトランジスタＱ１０の
夫々のベースに接続されている。トランジスタＱ７ 、
トランジスタＱ１０夫々のエミッタは、電源電圧−ＶＥ
Ｅに接続されている。
ており、トランジスタＱ８ のエミッタは電源電圧−Ｖ
ＥＥに接続されている。また、トランジスタＱ８ のベ
ースは、トランジスタＱ７ 及びトランジスタＱ１０の
夫々のベースに接続されている。トランジスタＱ７ 、
トランジスタＱ１０夫々のエミッタは、電源電圧−ＶＥ
Ｅに接続されている。
【００２６】演算増幅器１の非反転入力端子となる差動
トランジスタＱ１ のベースには、演算増幅器４の出力
端子が接続されている。反転入力端子となる差動トラン
ジスタＱ２ のベースには、抵抗Ｒ１ が接続されてい
る。出力端子となるトランジスタＱ９ のコレクタには
コンデンサＣ１ が接続されている。抵抗Ｒ１ 、コン
ゲンサＣ１ 夫々はグランドに接続されている。また、
トランジスタＱ９ のコレクタは、バッファアンプを構
成する演算増幅器５の非反転入力端子に接続されている
。
トランジスタＱ１ のベースには、演算増幅器４の出力
端子が接続されている。反転入力端子となる差動トラン
ジスタＱ２ のベースには、抵抗Ｒ１ が接続されてい
る。出力端子となるトランジスタＱ９ のコレクタには
コンデンサＣ１ が接続されている。抵抗Ｒ１ 、コン
ゲンサＣ１ 夫々はグランドに接続されている。また、
トランジスタＱ９ のコレクタは、バッファアンプを構
成する演算増幅器５の非反転入力端子に接続されている
。
【００２７】次に、上記のとおり構成されたフィルタ回
路２について詳しく説明する。図において、抵抗Ｒ１
を流れる電流をｉ、差動トランジスタＱ１ ，Ｑ２ 夫
々のベース電圧をＶ１ ，Ｖ２ とする。
路２について詳しく説明する。図において、抵抗Ｒ１
を流れる電流をｉ、差動トランジスタＱ１ ，Ｑ２ 夫
々のベース電圧をＶ１ ，Ｖ２ とする。
【００２８】オフセット電圧を０とすれば、Ｖ１ ，Ｖ
２ の関係は、 Ｖ１ ＝Ｖ２ ＝Ｒ１ ｉ （
１） また、トランジスタＱ９ のコレクタにおける出
力インピーダンスＲＯＵＴ は、各カレントミラー回路
の電流比ｋ１ ，ｋ２ により、
２ の関係は、 Ｖ１ ＝Ｖ２ ＝Ｒ１ ｉ （
１） また、トランジスタＱ９ のコレクタにおける出
力インピーダンスＲＯＵＴ は、各カレントミラー回路
の電流比ｋ１ ，ｋ２ により、
【００２９】
【数１】
【００３０】で表わされる。一例として、Ｒ１ ＝１〔
ＭΩ〕のとき、電流比ｋ１ ＝０．５、ｋ２ ＝５に選
ぶと
ＭΩ〕のとき、電流比ｋ１ ＝０．５、ｋ２ ＝５に選
ぶと
【００３１】
【数２】
【００３２】とすることが出来る。このように、演算増
幅器１の出力インピーダンスＲＯＵＴ を、抵抗Ｒ１
の値のｋ２ ／ｋ１ 倍とすることが出来る。このため
、コンデンサＣ１ は小容量で、１００〔Ｈｚ〕以下の
低域時定数を有するローパスフィルタ回路を構成するこ
とが出来る。
幅器１の出力インピーダンスＲＯＵＴ を、抵抗Ｒ１
の値のｋ２ ／ｋ１ 倍とすることが出来る。このため
、コンデンサＣ１ は小容量で、１００〔Ｈｚ〕以下の
低域時定数を有するローパスフィルタ回路を構成するこ
とが出来る。
【００３３】なお、演算増幅器１の電圧利得は例えば１
に設定し、総合的な利得の調整は抵抗Ｒ２ ，Ｒ５ に
設定し、総合的な利得の調整は抵抗Ｒ２ ，Ｒ５ 及び
演算増幅器５により行ない、総合的に安定に動作し、所
望の周波数特性が得られる様に調整する。
に設定し、総合的な利得の調整は抵抗Ｒ２ ，Ｒ５ に
設定し、総合的な利得の調整は抵抗Ｒ２ ，Ｒ５ 及び
演算増幅器５により行ない、総合的に安定に動作し、所
望の周波数特性が得られる様に調整する。
【００３４】例えば、ＲＯＵＴ ＝１０〔ＭΩ〕に設定
し、Ｃ１ ＝１〔μＦ〕、Ｃ２ ＝０．０３３〔μＦ〕
、Ｒ３ ＝５０〔Ω〕、Ｒ４ ＝４〔ｋΩ〕、Ｒ５ ＝
１２０〔ｋΩ〕、Ｒ６ ＝３３〔ｋΩ〕、Ｒ７ ＝１０
０〔ｋΩ〕のときに、Ｒ２ の値を選んで計算機により
シミュレーションした結果を次に示す。
し、Ｃ１ ＝１〔μＦ〕、Ｃ２ ＝０．０３３〔μＦ〕
、Ｒ３ ＝５０〔Ω〕、Ｒ４ ＝４〔ｋΩ〕、Ｒ５ ＝
１２０〔ｋΩ〕、Ｒ６ ＝３３〔ｋΩ〕、Ｒ７ ＝１０
０〔ｋΩ〕のときに、Ｒ２ の値を選んで計算機により
シミュレーションした結果を次に示す。
【００３５】図３は、本発明の一実施例の周波数特性の
計算機によるシミュレーション結果を示す図である。図
において、横軸は対数スケールで周波数を示し、縦軸は
リニヤスケールで利得を示している。図中、Ｉで示す曲
線は帰還抵抗Ｒ２ ＝１〔ｋΩ〕のときの増幅回路の周
波数特性を示している。同様に、ＩＩ，ＩＩＩ ，ＩＶ
で示す夫々の曲線は、Ｒ２ ＝７５０，５００，２５０
〔Ω〕のときの周波数特性を示している。夫々の曲線が
示すとおり、ＲＯＵＴ ＝１０〔ＭΩ〕、Ｃ１ ＝１〔
μＦ〕として低域時定数３１８０〔μｓｅｃ〕以下の周
波数特性が得られている。
計算機によるシミュレーション結果を示す図である。図
において、横軸は対数スケールで周波数を示し、縦軸は
リニヤスケールで利得を示している。図中、Ｉで示す曲
線は帰還抵抗Ｒ２ ＝１〔ｋΩ〕のときの増幅回路の周
波数特性を示している。同様に、ＩＩ，ＩＩＩ ，ＩＶ
で示す夫々の曲線は、Ｒ２ ＝７５０，５００，２５０
〔Ω〕のときの周波数特性を示している。夫々の曲線が
示すとおり、ＲＯＵＴ ＝１０〔ＭΩ〕、Ｃ１ ＝１〔
μＦ〕として低域時定数３１８０〔μｓｅｃ〕以下の周
波数特性が得られている。
【００３６】以上説明したとおり本実施例によれば、演
算増幅器１の出力インピーダンスを高く設定することに
よって、１〔μＦ〕以下のコンデンサＣ１ を使用して
所望の周波数特性を実現することが出来る。このため、
従来使用していた電解コンデンサを使用することなく、
セラミック型のチップコンデンサと抵抗、半導体とで増
幅回路を構成することが可能になる。
算増幅器１の出力インピーダンスを高く設定することに
よって、１〔μＦ〕以下のコンデンサＣ１ を使用して
所望の周波数特性を実現することが出来る。このため、
従来使用していた電解コンデンサを使用することなく、
セラミック型のチップコンデンサと抵抗、半導体とで増
幅回路を構成することが可能になる。
【００３７】したがって、全ての回路部品をチップ部品
化することにより、増幅回路基板の小型化と薄型化が行
なえる。よって、テープレコーダ等の小型化並びに薄型
化を図ることが出来る。また、チップコンデンサは数〔
μＦ〕から数１０〔μＦ〕でも使用することが出来るが
、この値を１〔μＦ〕以下にすることにより部品コスト
を低減することが可能になる。
化することにより、増幅回路基板の小型化と薄型化が行
なえる。よって、テープレコーダ等の小型化並びに薄型
化を図ることが出来る。また、チップコンデンサは数〔
μＦ〕から数１０〔μＦ〕でも使用することが出来るが
、この値を１〔μＦ〕以下にすることにより部品コスト
を低減することが可能になる。
【００３８】次に、図４は本発明の他の実施例の構成を
示す回路図である。同図中、図１と同一構成部分につい
ては同一符号を付し、その説明は省略する。図４におい
て、４ａ，５ａ夫々は演算増幅器を示している。演算増
幅器４ａは、反転入力端子に磁気ヘッド３の出力端子が
接続されている。また、非反転入力端子と出力端子に、
時定数回路が接続されている。
示す回路図である。同図中、図１と同一構成部分につい
ては同一符号を付し、その説明は省略する。図４におい
て、４ａ，５ａ夫々は演算増幅器を示している。演算増
幅器４ａは、反転入力端子に磁気ヘッド３の出力端子が
接続されている。また、非反転入力端子と出力端子に、
時定数回路が接続されている。
【００３９】演算増幅器１の出力端子と演算増幅器５ａ
の反転入力端子には、抵抗Ｒ１１が接続されている。演
算増幅器１の出力端子と演算増幅器５ａの出力端子には
、抵抗Ｒ１２とコンデンサＣ３ が接続されている。ま
た、演算増幅器５ａの非反転入力端子には、抵抗Ｒ１０
が接続されている。抵抗Ｒ１０の他端はグランドに接続
されている。直流帰還抵抗Ｒ２ は、演算増幅器５ａの
出力端子と、演算増幅器４ａの反転入力端子に接続され
ている。
の反転入力端子には、抵抗Ｒ１１が接続されている。演
算増幅器１の出力端子と演算増幅器５ａの出力端子には
、抵抗Ｒ１２とコンデンサＣ３ が接続されている。ま
た、演算増幅器５ａの非反転入力端子には、抵抗Ｒ１０
が接続されている。抵抗Ｒ１０の他端はグランドに接続
されている。直流帰還抵抗Ｒ２ は、演算増幅器５ａの
出力端子と、演算増幅器４ａの反転入力端子に接続され
ている。
【００４０】上記実施例においては、演算増幅器５ａ、
抵抗Ｒ１０，Ｒ１１，Ｒ１２及びコンデンサＣ３ から
成るバッファ回路と、演算増幅器１とによりローパスフ
ィルタ回路が構成されている。
抵抗Ｒ１０，Ｒ１１，Ｒ１２及びコンデンサＣ３ から
成るバッファ回路と、演算増幅器１とによりローパスフ
ィルタ回路が構成されている。
【００４１】
【発明の効果】上述の如く本発明によれば、電解コンデ
ンサを使用することなく、小型のチップコンデンサを用
いて所望の周波数特性の増幅回路を構成出来るため、テ
ープレコーダ等の小型化並びに薄型化が行なえる特長が
ある。
ンサを使用することなく、小型のチップコンデンサを用
いて所望の周波数特性の増幅回路を構成出来るため、テ
ープレコーダ等の小型化並びに薄型化が行なえる特長が
ある。
【図１】本発明の一実施例の構成を示す回路図である。
【図２】本発明の一実施例のフィルタ回路の構成の具体
例を示す回路図である。
例を示す回路図である。
【図３】本発明の一実施例の周波数特性の計算機による
シミュレーション結果を示す図である。
シミュレーション結果を示す図である。
【図４】本発明の他の実施例の構成を示す回路図である
。
。
【図５】従来の増幅回路の一例の回路図である。
１ 第２の演算増幅器
２ フィルタ回路
５ 第３の演算増幅器
６ バッファアンプ
Ｒ１ インピーダンス設定用抵抗
Ｒ２ 帰還抵抗
Ｃ１ ，Ｃ３ コンデンサ
Claims (2)
- 【請求項１】 再生信号に所定の周波数特性を付与し
増幅する増幅回路において、出力端子からの出力信号の
低域周波数成分を選択するフィルタ回路と、該フィルタ
回路の出力信号を緩衝増幅するバッファアンプと、該バ
ッファアンプの出力信号を増幅回路の入力端子に供給す
る帰還抵抗とを有することを特徴とする増幅回路。 - 【請求項２】 再生音声信号を増幅する第１の演算増
幅器と、該第１の演算増幅器の帰還路に接続された時定
数回路とよりなる増幅回路において、前記第１の演算増
幅器の出力端子に接続され高出力インピーダンスに構成
された第２の演算増幅器と、該第２の演算増幅器の入力
端子に接続された出力インピーダンス設定用抵抗と、該
第２の演算増幅器の出力端子に接続されたコンデンサと
からなり、低域周波数成分を選択するフィルタ回路と、
該フィルタ回路の出力端子に接続された第３の演算増幅
器を有するバッファアンプと、該バッファアンプの出力
端子と前記第１の演算増幅器の帰還入力端子に接続され
た帰還抵抗とを具備してなることを特徴とする増幅回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005287A JPH04237204A (ja) | 1991-01-21 | 1991-01-21 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005287A JPH04237204A (ja) | 1991-01-21 | 1991-01-21 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04237204A true JPH04237204A (ja) | 1992-08-25 |
Family
ID=11607026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3005287A Pending JPH04237204A (ja) | 1991-01-21 | 1991-01-21 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04237204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369278A (en) * | 2000-12-27 | 2002-05-22 | Eugueni Sergeyevich Alechine | A method of signal transmission for low frequency sounds |
-
1991
- 1991-01-21 JP JP3005287A patent/JPH04237204A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369278A (en) * | 2000-12-27 | 2002-05-22 | Eugueni Sergeyevich Alechine | A method of signal transmission for low frequency sounds |
| GB2369278B (en) * | 2000-12-27 | 2003-02-19 | Eugenie Sergeyevich Aleshin | Method of sound channel upgrading |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US5416645A (en) | Reproducing circuit having common base amplifier, low-pass filter and peak detector for use with magnetoresistive head | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US4479093A (en) | Amplifier having high common mode rejection | |
| JP2661607B2 (ja) | 差動出力を有する差動増幅器 | |
| US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
| JPH04237204A (ja) | 増幅回路 | |
| US6175276B1 (en) | Indirect emitter-coupling preamplifier for magneto-resistive heads with single-ended feedback | |
| US4158820A (en) | Low level preamplifier circuit | |
| US6667658B2 (en) | Compact variable gain amplifier | |
| US3890576A (en) | Transistor amplifying circuit | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JP3512654B2 (ja) | 圧電スピーカを駆動する増幅器 | |
| JPS61128615A (ja) | ヘツドアンプ | |
| JPH0279605A (ja) | オーディオ増幅器 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH10241105A (ja) | 再生イコライザ回路 | |
| JPH0738539B2 (ja) | 音声信号増幅回路 | |
| JPH0574123B2 (ja) | ||
| JPS6211047Y2 (ja) | ||
| JPS63142712A (ja) | フイルタ回路 | |
| JPH089931Y2 (ja) | 増幅回路 | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPS6411165B2 (ja) | ||
| JP2535585B2 (ja) | ピ―ク検波回路 |