JPH10241105A - 再生イコライザ回路 - Google Patents
再生イコライザ回路Info
- Publication number
- JPH10241105A JPH10241105A JP9055546A JP5554697A JPH10241105A JP H10241105 A JPH10241105 A JP H10241105A JP 9055546 A JP9055546 A JP 9055546A JP 5554697 A JP5554697 A JP 5554697A JP H10241105 A JPH10241105 A JP H10241105A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- operational amplifier
- switch element
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】 切り換え時のノイズの発生を抑えつつ、回路
の簡素化を実現した再生イコライザ回路を提供する。 【解決手段】 再生・記録の磁気ヘッドからの音声再生
信号を受ける第１の演算増幅回路の負帰還ループに対し
て、第１のキャパシタと第２の演算増幅回路を含んで、
上記第１のキャパシタの容量値を等価適に倍増させる容
量増倍回路と、かかる容量倍増回路を構成する第１のキ
ャパシタの出力側ノードと交流的接地点の間に第２のキ
ャパシタとスイッチ素子を設け、上記スイッチ素子がオ
フ状態のときに上記第１のキャパシタと上記容量倍増回
路によりハイポジションテープに対応したＮＡＢ特性に
設定し、上記スイッチ素子がオン状態のときに上記第２
のキャパシタにより高域帰還量をパスさせてノーマルポ
ジションテープに対応したＮＡＢ特性に設定する。
の簡素化を実現した再生イコライザ回路を提供する。 【解決手段】 再生・記録の磁気ヘッドからの音声再生
信号を受ける第１の演算増幅回路の負帰還ループに対し
て、第１のキャパシタと第２の演算増幅回路を含んで、
上記第１のキャパシタの容量値を等価適に倍増させる容
量増倍回路と、かかる容量倍増回路を構成する第１のキ
ャパシタの出力側ノードと交流的接地点の間に第２のキ
ャパシタとスイッチ素子を設け、上記スイッチ素子がオ
フ状態のときに上記第１のキャパシタと上記容量倍増回
路によりハイポジションテープに対応したＮＡＢ特性に
設定し、上記スイッチ素子がオン状態のときに上記第２
のキャパシタにより高域帰還量をパスさせてノーマルポ
ジションテープに対応したＮＡＢ特性に設定する。
Description
【０００１】
【発明の属する技術分野】この発明は、再生イコライザ
回路に関し、カセットテープレコーダにおける磁気ヘッ
ドからの音声信号の信号処理を行う再生系回路であっ
て、ノーマルポジションテープとハイポジションテープ
とに対応したＮＡＢ（National AssociationBroadcaste
rs)特性の切り換えが可能とされた再生イコライザ回路
に利用して有効な技術に関するものである。
回路に関し、カセットテープレコーダにおける磁気ヘッ
ドからの音声信号の信号処理を行う再生系回路であっ
て、ノーマルポジションテープとハイポジションテープ
とに対応したＮＡＢ（National AssociationBroadcaste
rs)特性の切り換えが可能とされた再生イコライザ回路
に利用して有効な技術に関するものである。
【０００２】
【従来の技術】カセットテープレコーダにおいては、再
生イコライザ回路が設けられる。この再生イコライザ回
路においては、ノーマルポジションテープとメタルテー
プのようなハイポジションテープとでは録音時の高域補
償が異なるために、再生のときにテープに応じてイコラ
イザ特性の高域を切り換える必要がある。このような切
り換え機能を持つ再生イコライザ回路の例として、特公
平１−４９０４６号公報がある。上記公報の再生イコラ
イザ回路では、上記音声信号を増幅する帰還ループに、
２つのバッファ増幅回路を設け、それを選択的に動作さ
せることにより帰還ループに挿入される抵抗素子を切り
換えるようにするものである。
生イコライザ回路が設けられる。この再生イコライザ回
路においては、ノーマルポジションテープとメタルテー
プのようなハイポジションテープとでは録音時の高域補
償が異なるために、再生のときにテープに応じてイコラ
イザ特性の高域を切り換える必要がある。このような切
り換え機能を持つ再生イコライザ回路の例として、特公
平１−４９０４６号公報がある。上記公報の再生イコラ
イザ回路では、上記音声信号を増幅する帰還ループに、
２つのバッファ増幅回路を設け、それを選択的に動作さ
せることにより帰還ループに挿入される抵抗素子を切り
換えるようにするものである。
【０００３】
【発明が解決しようとする課題】上記公報に記載された
再生イコライザ回路では、上記帰還ループを切り換える
ための２つのバッファアンプが必要になり、しかもその
動作を切り換えるための制御回路が必要となり、回路が
複雑になってしまうという問題がある。また、上記２つ
のバッファアンプ間にオフセット差があると上記切り換
え的に直流電位が変化してポップ音のようなノイズが発
生してしまうという問題がある。
再生イコライザ回路では、上記帰還ループを切り換える
ための２つのバッファアンプが必要になり、しかもその
動作を切り換えるための制御回路が必要となり、回路が
複雑になってしまうという問題がある。また、上記２つ
のバッファアンプ間にオフセット差があると上記切り換
え的に直流電位が変化してポップ音のようなノイズが発
生してしまうという問題がある。
【０００４】この発明の目的は、切り換え時のノイズの
発生を抑えつつ、回路の簡素化を実現した再生イコライ
ザ回路を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面から明らかになるであろう。
発生を抑えつつ、回路の簡素化を実現した再生イコライ
ザ回路を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、再生・記録の磁気ヘッドか
らの音声再生信号を受ける第１の演算増幅回路の負帰還
ループに対して、第１のキャパシタと第２の演算増幅回
路を含んで、上記第１のキャパシタの容量値を等価適に
倍増させる容量増倍回路と、かかる容量倍増回路を構成
する第１のキャパシタの出力側ノードと交流的接地点の
間に第２のキャパシタとスイッチ素子を設け、上記スイ
ッチ素子がオフ状態のときに上記第１のキャパシタと上
記容量倍増回路によりハイポジションテープに対応した
ＮＡＢ特性に設定し、上記スイッチ素子がオン状態のと
きに上記第２のキャパシタにより高域帰還量をパスさせ
てノーマルポジションテープに対応したＮＡＢ特性に設
定する。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、再生・記録の磁気ヘッドか
らの音声再生信号を受ける第１の演算増幅回路の負帰還
ループに対して、第１のキャパシタと第２の演算増幅回
路を含んで、上記第１のキャパシタの容量値を等価適に
倍増させる容量増倍回路と、かかる容量倍増回路を構成
する第１のキャパシタの出力側ノードと交流的接地点の
間に第２のキャパシタとスイッチ素子を設け、上記スイ
ッチ素子がオフ状態のときに上記第１のキャパシタと上
記容量倍増回路によりハイポジションテープに対応した
ＮＡＢ特性に設定し、上記スイッチ素子がオン状態のと
きに上記第２のキャパシタにより高域帰還量をパスさせ
てノーマルポジションテープに対応したＮＡＢ特性に設
定する。
【０００６】
【発明の実施の形態】図１には、この発明に係る再生イ
コライザ回路の一実施例の概略回路図が示されている。
同図の各回路素子は、図示しないノイズリダクション回
路等の信号処理を行う回路とともに公知の半導体集積回
路の製造技術により、単結晶シリコンのような１個の半
導体基板上において形成される。
コライザ回路の一実施例の概略回路図が示されている。
同図の各回路素子は、図示しないノイズリダクション回
路等の信号処理を行う回路とともに公知の半導体集積回
路の製造技術により、単結晶シリコンのような１個の半
導体基板上において形成される。
【０００７】同図において、１は磁気ヘッドであり、外
付部品により構成される。この磁気ヘッド１は外部端子
Ｐ１を介して半導体集積回路内に形成された第１の演算
増幅回路２の非反転入力端子（＋）に接続される。つま
り、上記磁気ヘッド１にて発生した音声信号は、上記演
算増幅回路２の非反転入力端子（＋）に供給される。上
記演算増幅回路２の直流利得を設定するために、上記反
転入力端子（−）と回路の接地電位との間には、基準抵
抗Ｒ１が設けられ、上記反転入力端子（−）と出力端子
ＯＵＴとの間には帰還抵抗Ｒ２が設けられる。
付部品により構成される。この磁気ヘッド１は外部端子
Ｐ１を介して半導体集積回路内に形成された第１の演算
増幅回路２の非反転入力端子（＋）に接続される。つま
り、上記磁気ヘッド１にて発生した音声信号は、上記演
算増幅回路２の非反転入力端子（＋）に供給される。上
記演算増幅回路２の直流利得を設定するために、上記反
転入力端子（−）と回路の接地電位との間には、基準抵
抗Ｒ１が設けられ、上記反転入力端子（−）と出力端子
ＯＵＴとの間には帰還抵抗Ｒ２が設けられる。
【０００８】この実施例では、ノーマルポジションテー
プとハイポジションテープに対応した２通りのイコライ
ジング特性を得るために、上記演算増幅回路２の反転入
力端子（−）と出力端子ＯＵＴとの間には、交流帰還回
路３が設けられる。この交流帰還回路３は、半導体集積
回路に形成可能な素子を用いて上記音声信号に対応した
比較的大きな時定数を実現するため、小さな容量値のキ
ャパシタを用いて回路的に倍増された大きな容量値を得
る容量倍増回路４が用いられる。そして、このような容
量倍増回路４を用いつつ、上記のようなハイポジション
テープに適したイコライジング特性と、ノーマルポジシ
ョンテープに適したイコライジング特性との切り換えを
実現するためのキャパシタとスイッチとが設けられる。
プとハイポジションテープに対応した２通りのイコライ
ジング特性を得るために、上記演算増幅回路２の反転入
力端子（−）と出力端子ＯＵＴとの間には、交流帰還回
路３が設けられる。この交流帰還回路３は、半導体集積
回路に形成可能な素子を用いて上記音声信号に対応した
比較的大きな時定数を実現するため、小さな容量値のキ
ャパシタを用いて回路的に倍増された大きな容量値を得
る容量倍増回路４が用いられる。そして、このような容
量倍増回路４を用いつつ、上記のようなハイポジション
テープに適したイコライジング特性と、ノーマルポジシ
ョンテープに適したイコライジング特性との切り換えを
実現するためのキャパシタとスイッチとが設けられる。
【０００９】図２には、上記容量増倍回路の回路図が示
されている。入力端子Ｖinの信号は、一方において抵抗
Ｒ５とキャパシタ（コンデンサ）Ｃ１からなる時定数回
路を介して第２の演算増幅回路６の非反転入力端子
（＋）に供給される。この演算増幅回路の出力Ｖout と
反転入力端子（−）との間は直接接続されて、１００％
の負帰還がかけられる。そして、上記入力端子Ｖinの信
号は他方において抵抗Ｒ４を介して上記演算増幅回路６
の反転入力端子（−）に伝えられる。上記抵抗Ｒ４，Ｒ
５及びキャパシタＣ１は、演算増幅回路とともに半導体
集積回路に形成される。
されている。入力端子Ｖinの信号は、一方において抵抗
Ｒ５とキャパシタ（コンデンサ）Ｃ１からなる時定数回
路を介して第２の演算増幅回路６の非反転入力端子
（＋）に供給される。この演算増幅回路の出力Ｖout と
反転入力端子（−）との間は直接接続されて、１００％
の負帰還がかけられる。そして、上記入力端子Ｖinの信
号は他方において抵抗Ｒ４を介して上記演算増幅回路６
の反転入力端子（−）に伝えられる。上記抵抗Ｒ４，Ｒ
５及びキャパシタＣ１は、演算増幅回路とともに半導体
集積回路に形成される。
【００１０】この実施例の容量増倍回路における容量増
倍の原理は次の通りである。入力端子Ｖinから見たイン
ピーダンスをＺとおくと、次式（１）と（２）が成立す
る。演算増幅回路６においてはその非反転入力端子
（＋）の信号電圧と反転入力端子（−）の信号電圧とは
等しくなるように動作し、上記のように反転入力端子
（−）には、出力電圧Ｖout が１００％帰還されるか
ら、 （Ｖin−Ｖout ）／Ｒ５＝ｊω・Ｃ１・Ｖout ・・・・・・・・（１） Ｖin／Ｚ＝（Ｖin−Ｖout ）／Ｒ４＋（Ｖin−Ｖout ）／Ｒ５ ・・（２） 上記式（１）と（２）からＺは、次式（３）で表すこと
ができる。 Ｚ＝（Ｒ４・Ｒ５）／（Ｒ４＋Ｒ５）＋Ｒ４／ｊω・Ｃ１・（Ｒ４＋Ｒ５） ・・（３） したがって、入力端子ＶinからみたインピーダンスＺ
は、等価直列抵抗Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）を有し、
容量Ｃ１が等価的に（Ｒ４＋Ｒ５）／Ｒ４倍されたもの
となる。
倍の原理は次の通りである。入力端子Ｖinから見たイン
ピーダンスをＺとおくと、次式（１）と（２）が成立す
る。演算増幅回路６においてはその非反転入力端子
（＋）の信号電圧と反転入力端子（−）の信号電圧とは
等しくなるように動作し、上記のように反転入力端子
（−）には、出力電圧Ｖout が１００％帰還されるか
ら、 （Ｖin−Ｖout ）／Ｒ５＝ｊω・Ｃ１・Ｖout ・・・・・・・・（１） Ｖin／Ｚ＝（Ｖin−Ｖout ）／Ｒ４＋（Ｖin−Ｖout ）／Ｒ５ ・・（２） 上記式（１）と（２）からＺは、次式（３）で表すこと
ができる。 Ｚ＝（Ｒ４・Ｒ５）／（Ｒ４＋Ｒ５）＋Ｒ４／ｊω・Ｃ１・（Ｒ４＋Ｒ５） ・・（３） したがって、入力端子ＶinからみたインピーダンスＺ
は、等価直列抵抗Ｒ４・Ｒ５／（Ｒ４＋Ｒ５）を有し、
容量Ｃ１が等価的に（Ｒ４＋Ｒ５）／Ｒ４倍されたもの
となる。
【００１１】図１において、上記キャパシタＣ１と抵抗
Ｒ４及びＲ５は、上記のような容量倍増回路を構成する
ものであり、その時定数は、高域時定数がハイポジショ
ンテープに対応した７０μｓになるように設定される。
特に制限されないが、上記キャパシタＣ１は２３３ｐＦ
とされ、抵抗Ｒ４は７．２ＫΩとされ、抵抗Ｒ５は３０
０ＫΩとされる。これにより、上記ハイポジションテー
プに対応した高域時定数７０μｓを実現するものであ
る。上記抵抗Ｒ１とＲ２は、３３０ＫΩと１８０Ωとさ
れて直流利得が設定される。このように容量Ｃ１が２３
３ｐＦのように、従来のような０．０１μＦのコンデン
サに比べて大幅に小さな容量値を用いつつ、上記抵抗
（Ｒ４＋Ｒ５）／Ｒ４により増倍された容量値と、上記
の等価直列抵抗（Ｒ４・Ｒ５）／（Ｒ４＋Ｒ５）の抵抗
値により低域時定数を３１８０μｓｅｃに、高域時定数
を７０μｓｅｃにするものである。この場合、増幅回路
６のオフセットを適宜抑えておけば、直流電位の変化が
生じないから、切り換え時にポップ音等のノイズが発生
することがない。
Ｒ４及びＲ５は、上記のような容量倍増回路を構成する
ものであり、その時定数は、高域時定数がハイポジショ
ンテープに対応した７０μｓになるように設定される。
特に制限されないが、上記キャパシタＣ１は２３３ｐＦ
とされ、抵抗Ｒ４は７．２ＫΩとされ、抵抗Ｒ５は３０
０ＫΩとされる。これにより、上記ハイポジションテー
プに対応した高域時定数７０μｓを実現するものであ
る。上記抵抗Ｒ１とＲ２は、３３０ＫΩと１８０Ωとさ
れて直流利得が設定される。このように容量Ｃ１が２３
３ｐＦのように、従来のような０．０１μＦのコンデン
サに比べて大幅に小さな容量値を用いつつ、上記抵抗
（Ｒ４＋Ｒ５）／Ｒ４により増倍された容量値と、上記
の等価直列抵抗（Ｒ４・Ｒ５）／（Ｒ４＋Ｒ５）の抵抗
値により低域時定数を３１８０μｓｅｃに、高域時定数
を７０μｓｅｃにするものである。この場合、増幅回路
６のオフセットを適宜抑えておけば、直流電位の変化が
生じないから、切り換え時にポップ音等のノイズが発生
することがない。
【００１２】この実施例では、ＮＡＢ特性の高域特性差
は、図４のＤＩＮ再生イコライズ特性（ＮＡＢカーブ）
に示すように、１．３３ＫＨｚと２．２７ＫＨｚ以上の
高域ゲインのみであることに着目し、上記増幅回路２の
高域における帰還率を変えることにより上記周波数帯の
ゲイン切り換えを実現するものである。つまり、上記キ
ャパシタＣ１の出力側ノード（演算増幅回路の非反転入
力（＋））にキャパシタＣ２を設け、これに直列にスイ
ッチ手段ＳＷを設けて選択的に交流的接地電位に接続す
るようにするものである。つまり、ノーマルポジション
テープの再生のときには、スイッチ手段ＳＷをオン状態
にして、上記キャパシタＣ２を上記帰還ループのバイパ
ス経路として挿入させるものである。これにより、かか
るキャパシタＣ２により高域帯の信号を交流的接地点に
パスさせて上記増幅回路２の帰還率を小さくし、１．３
３ＫＨｚまでゲインが大きくするようにしてＮＡＢ特性
を得るものである。
は、図４のＤＩＮ再生イコライズ特性（ＮＡＢカーブ）
に示すように、１．３３ＫＨｚと２．２７ＫＨｚ以上の
高域ゲインのみであることに着目し、上記増幅回路２の
高域における帰還率を変えることにより上記周波数帯の
ゲイン切り換えを実現するものである。つまり、上記キ
ャパシタＣ１の出力側ノード（演算増幅回路の非反転入
力（＋））にキャパシタＣ２を設け、これに直列にスイ
ッチ手段ＳＷを設けて選択的に交流的接地電位に接続す
るようにするものである。つまり、ノーマルポジション
テープの再生のときには、スイッチ手段ＳＷをオン状態
にして、上記キャパシタＣ２を上記帰還ループのバイパ
ス経路として挿入させるものである。これにより、かか
るキャパシタＣ２により高域帯の信号を交流的接地点に
パスさせて上記増幅回路２の帰還率を小さくし、１．３
３ＫＨｚまでゲインが大きくするようにしてＮＡＢ特性
を得るものである。
【００１３】このようなノーマルポジションテープに対
応した高域時定数１２０μｓを実現するために、上記キ
ャパシタＣ２の容量値は、上記の各素子定数の場合には
１６７ｐＦに設定される。つまり、上記キャパシタＣ２
をも含めて半導体集積回路に形成することができる。上
記スイッチ手段ＳＷは、トランジスタやＭＯＳＦＥＴを
利用することができるので、このスイッチも半導体集積
回路に形成することができる。したがって、上記磁気ヘ
ッド１以外の回路素子は、半導体集積回路に形成でき、
しかも演算増幅回路６、抵抗Ｒ１〜Ｒ５及びキャパシタ
Ｃ１，Ｃ２とスイッチＳＷという極めて簡単な回路より
構成できるものである。
応した高域時定数１２０μｓを実現するために、上記キ
ャパシタＣ２の容量値は、上記の各素子定数の場合には
１６７ｐＦに設定される。つまり、上記キャパシタＣ２
をも含めて半導体集積回路に形成することができる。上
記スイッチ手段ＳＷは、トランジスタやＭＯＳＦＥＴを
利用することができるので、このスイッチも半導体集積
回路に形成することができる。したがって、上記磁気ヘ
ッド１以外の回路素子は、半導体集積回路に形成でき、
しかも演算増幅回路６、抵抗Ｒ１〜Ｒ５及びキャパシタ
Ｃ１，Ｃ２とスイッチＳＷという極めて簡単な回路より
構成できるものである。
【００１４】上記のように直流利得を決定する抵抗Ｒ
１，Ｒ２を含めて帰還回路を構成する全ての素子を半導
体集積回路に内蔵するようにしたことにより、再生イコ
ライザ回路での外付部品点数を無くすことができる。こ
れに伴い、外部端子も磁気ヘッドを接続するための入力
端子Ｐ１のみとなる。このような部品点数の削減によ
り、実装スペースの小型化、組み立て工数の削減等が相
乗的に作用してカセットテープレコーダ等の大幅な小型
軽量化とコストの低減が期待できる。特に、イヤホーン
で再生音を聞くポータブル型の再生専用装置において
は、カセットテープとほぼ同じ大きさの極限まで小型軽
量化が望まれているから、上記のような再生イコライザ
回路が半導体集積回路に全て内蔵できることの意義は大
きくなる。
１，Ｒ２を含めて帰還回路を構成する全ての素子を半導
体集積回路に内蔵するようにしたことにより、再生イコ
ライザ回路での外付部品点数を無くすことができる。こ
れに伴い、外部端子も磁気ヘッドを接続するための入力
端子Ｐ１のみとなる。このような部品点数の削減によ
り、実装スペースの小型化、組み立て工数の削減等が相
乗的に作用してカセットテープレコーダ等の大幅な小型
軽量化とコストの低減が期待できる。特に、イヤホーン
で再生音を聞くポータブル型の再生専用装置において
は、カセットテープとほぼ同じ大きさの極限まで小型軽
量化が望まれているから、上記のような再生イコライザ
回路が半導体集積回路に全て内蔵できることの意義は大
きくなる。
【００１５】図３には、この発明に係る再生イコライザ
回路の他の一実施例の概略回路図が示されている。この
実施例では、容量倍増回路を構成する抵抗Ｒ４とＲ５
と、その等価抵抗値に直列に抵抗Ｒ３を挿入して上記７
０μｓに対応した高域時定数を実現するものである。こ
の構成では、上記容量倍増率を決定するための抵抗Ｒ
４，Ｒ５を半導体集積回路に形成しやすい抵抗値として
２ＫΩや６０ＫΩの抵抗素子を用いつつ、それに上記抵
抗Ｒ３を挿入することにより簡単に上記所望の時定数を
得るものである。また、スイッチＳＷとして、トランジ
スタＱ１を用いている。このトランジスタＱ１のベース
に制御信号ｓｃを供給し、それをトランジスタＱ１のベ
ース，エミッタ間以上のハイレベルにすれば、トランジ
スタＱ１がオン状態となり、キャパシタＣ２を交流的接
地点に接続して上記ノーマルポジションテープに対応し
た高域時定数１２０μｓに切り換えるようにするもので
ある。
回路の他の一実施例の概略回路図が示されている。この
実施例では、容量倍増回路を構成する抵抗Ｒ４とＲ５
と、その等価抵抗値に直列に抵抗Ｒ３を挿入して上記７
０μｓに対応した高域時定数を実現するものである。こ
の構成では、上記容量倍増率を決定するための抵抗Ｒ
４，Ｒ５を半導体集積回路に形成しやすい抵抗値として
２ＫΩや６０ＫΩの抵抗素子を用いつつ、それに上記抵
抗Ｒ３を挿入することにより簡単に上記所望の時定数を
得るものである。また、スイッチＳＷとして、トランジ
スタＱ１を用いている。このトランジスタＱ１のベース
に制御信号ｓｃを供給し、それをトランジスタＱ１のベ
ース，エミッタ間以上のハイレベルにすれば、トランジ
スタＱ１がオン状態となり、キャパシタＣ２を交流的接
地点に接続して上記ノーマルポジションテープに対応し
た高域時定数１２０μｓに切り換えるようにするもので
ある。
【００１６】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 再生・記録の磁気ヘッドからの音声再生信号を
受ける第１の演算増幅回路の負帰還ループに対して、第
１のキャパシタと第２の演算増幅回路を含んで、上記第
１のキャパシタの容量値を等価適に倍増させる容量増倍
回路と、かかる容量倍増回路を構成する第１のキャパシ
タの出力側ノードと交流的接地点の間に第２のキャパシ
タとスイッチ素子を設け、上記スイッチ素子がオフ状態
のときに上記第１のキャパシタと上記容量倍増回路によ
りハイポジションテープに対応したＮＡＢ特性に設定
し、上記スイッチ素子がオン状態のときに上記第２のキ
ャパシタにより高域帰還量をパスさせてノーマルポジシ
ョンテープに対応したＮＡＢ特性に設定することによ
り、切り換え時のノイズの発生を抑えつつ、上記ノーマ
ルポジョンとハイポジションの切り換え機能を持つ再生
イコライザ回路を簡単な構成で実現できるという効果が
得られる。
記の通りである。すなわち、 （１） 再生・記録の磁気ヘッドからの音声再生信号を
受ける第１の演算増幅回路の負帰還ループに対して、第
１のキャパシタと第２の演算増幅回路を含んで、上記第
１のキャパシタの容量値を等価適に倍増させる容量増倍
回路と、かかる容量倍増回路を構成する第１のキャパシ
タの出力側ノードと交流的接地点の間に第２のキャパシ
タとスイッチ素子を設け、上記スイッチ素子がオフ状態
のときに上記第１のキャパシタと上記容量倍増回路によ
りハイポジションテープに対応したＮＡＢ特性に設定
し、上記スイッチ素子がオン状態のときに上記第２のキ
ャパシタにより高域帰還量をパスさせてノーマルポジシ
ョンテープに対応したＮＡＢ特性に設定することによ
り、切り換え時のノイズの発生を抑えつつ、上記ノーマ
ルポジョンとハイポジションの切り換え機能を持つ再生
イコライザ回路を簡単な構成で実現できるという効果が
得られる。
【００１７】（２） 上記容量増倍回路として、入力信
号が第１の抵抗とキャパシタにより形成された積分回路
を介して上記第２の演算増幅回路の非反転入力端子に供
給され、上記入力信号が第２の抵抗を介して上記演算増
幅回路の反転入力端子に供給され、上記第２の演算増幅
回路の反転入力端子には出力信号がそのまま帰還させる
回路を用いることにより、半導体集積回路での高い精度
の抵抗比に従って容量を倍増できること、容量比による
高い精度の１２０μｓと７０μｓの比が実現できるこ
と、及び等価直列抵抗も合わせて形成することができる
という効果が得られる。
号が第１の抵抗とキャパシタにより形成された積分回路
を介して上記第２の演算増幅回路の非反転入力端子に供
給され、上記入力信号が第２の抵抗を介して上記演算増
幅回路の反転入力端子に供給され、上記第２の演算増幅
回路の反転入力端子には出力信号がそのまま帰還させる
回路を用いることにより、半導体集積回路での高い精度
の抵抗比に従って容量を倍増できること、容量比による
高い精度の１２０μｓと７０μｓの比が実現できるこ
と、及び等価直列抵抗も合わせて形成することができる
という効果が得られる。
【００１８】（３） 上記により、直流利得を決定する
抵抗を含めて帰還回路を構成する素子を半導体集積回路
に内蔵するようにしたことにより、再生イコライザ回路
での外付部品点数を無くすことができ、かかる部品点数
の削減とそれに伴う実装スペースの小型化や組み立て工
数の削減等が相乗的に作用してカセットテープレコーダ
等の大幅な小型軽量化とコストの低減が実現できるとい
う効果が得られる。
抵抗を含めて帰還回路を構成する素子を半導体集積回路
に内蔵するようにしたことにより、再生イコライザ回路
での外付部品点数を無くすことができ、かかる部品点数
の削減とそれに伴う実装スペースの小型化や組み立て工
数の削減等が相乗的に作用してカセットテープレコーダ
等の大幅な小型軽量化とコストの低減が実現できるとい
う効果が得られる。
【００１９】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、容量
増倍回路としては、ミラー積分回路を利用するものであ
ってもよい。必要に応じて、ステレオの２チャンネル分
を１つの半導体集積回路に内蔵したり、あるいは上記再
生イコライザ回路から後段の信号処理回路の全てを１つ
の半導体集積回路に形成するものであってもよい。上記
キャパシタＣ２とスイッチＳＷとの直列回路は逆にして
もよい。すなわち、スイッチを介して上記キャパシタＣ
２が上記キャパシタＣ１の出力側ノードに接続されるよ
うにしてもよい。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、容量
増倍回路としては、ミラー積分回路を利用するものであ
ってもよい。必要に応じて、ステレオの２チャンネル分
を１つの半導体集積回路に内蔵したり、あるいは上記再
生イコライザ回路から後段の信号処理回路の全てを１つ
の半導体集積回路に形成するものであってもよい。上記
キャパシタＣ２とスイッチＳＷとの直列回路は逆にして
もよい。すなわち、スイッチを介して上記キャパシタＣ
２が上記キャパシタＣ１の出力側ノードに接続されるよ
うにしてもよい。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、再生・記録の磁気ヘッドか
らの音声再生信号を受ける第１の演算増幅回路の負帰還
ループに対して、第１のキャパシタと第２の演算増幅回
路を含んで、上記第１のキャパシタの容量値を等価適に
倍増させる容量増倍回路と、かかる容量倍増回路を構成
する第１のキャパシタの出力側ノードと交流的接地点の
間に第２のキャパシタとスイッチ素子を設け、上記スイ
ッチ素子がオフ状態のときに上記第１のキャパシタと上
記容量倍増回路によりハイポジションテープに対応した
ＮＡＢ特性に設定し、上記スイッチ素子がオン状態のと
きに上記第２のキャパシタにより高域帰還量をパスさせ
てノーマルポジションテープに対応したＮＡＢ特性に設
定することにより、切り換え時のノイズの発生を抑えつ
つ、上記ノーマルポジョンとハイポジションの切り換え
機能を持つ再生イコライザ回路を簡単な構成で実現でき
る。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、再生・記録の磁気ヘッドか
らの音声再生信号を受ける第１の演算増幅回路の負帰還
ループに対して、第１のキャパシタと第２の演算増幅回
路を含んで、上記第１のキャパシタの容量値を等価適に
倍増させる容量増倍回路と、かかる容量倍増回路を構成
する第１のキャパシタの出力側ノードと交流的接地点の
間に第２のキャパシタとスイッチ素子を設け、上記スイ
ッチ素子がオフ状態のときに上記第１のキャパシタと上
記容量倍増回路によりハイポジションテープに対応した
ＮＡＢ特性に設定し、上記スイッチ素子がオン状態のと
きに上記第２のキャパシタにより高域帰還量をパスさせ
てノーマルポジションテープに対応したＮＡＢ特性に設
定することにより、切り換え時のノイズの発生を抑えつ
つ、上記ノーマルポジョンとハイポジションの切り換え
機能を持つ再生イコライザ回路を簡単な構成で実現でき
る。
【図１】この発明に係る再生イコライザ回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】この発明に係る再生イコライザ回路に用いられ
る容量増倍回路の一実施例を示す回路図である。
る容量増倍回路の一実施例を示す回路図である。
【図３】この発明に係る再生イコライザ回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図４】この発明を説明するためのＤＩＮ再生イコライ
ズ特性図である。
ズ特性図である。
１…磁気ヘッド、２…第１の演算増幅回路、３…交流帰
還回路、４…容量増倍回路、６…第２の演算増幅回路、
Ｐ１…外部端子、Ｒ１〜Ｒ５…抵抗、Ｃ１，Ｃ２…キャ
パシタ（コンデンサ）、ＳＷ…スイッチ素子、Ｑ１…ト
ランジスタ（スイッチ）。
還回路、４…容量増倍回路、６…第２の演算増幅回路、
Ｐ１…外部端子、Ｒ１〜Ｒ５…抵抗、Ｃ１，Ｃ２…キャ
パシタ（コンデンサ）、ＳＷ…スイッチ素子、Ｑ１…ト
ランジスタ（スイッチ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 綿貫 祐史 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 川本 幹彦 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (4)
- 【請求項１】 再生・記録の磁気ヘッドと、 上記磁気ヘッドからの音声再生信号を受ける第１の演算
増幅回路と、 上記第１の演算増幅回路の負帰還ループに設けられ、第
１のキャパシタと第２の演算増幅回路を含んで、上記第
１のキャパシタの容量値を等価適に倍増させる容量増倍
回路と、 上記容量倍増回路を構成する第１のキャパシタの出力側
ノードと交流的接地点との間に直列形態に設けられてな
る第２のキャパシタ及びスイッチ素子とを備えてなり、 上記スイッチ素子がオフ状態のときに上記第１のキャパ
シタと上記容量倍増回路によりハイポジションテープに
対応したＮＡＢ特性に設定し、 上記スイッチ素子がオン状態のときに上記第２のキャパ
シタにより高域帰還量をパスさせてノーマルポジション
テープに対応したＮＡＢ特性に設定してなることを特徴
とする再生イコライザ回路。 - 【請求項２】 上記容量増倍回路は、入力信号が第１の
抵抗と上記第１のキャパシタにより形成された積分回路
を介して上記第２の演算増幅回路の非反転入力端子に供
給され、上記入力信号が第２の抵抗を介して上記演算増
幅回路の反転入力端子に供給され、上記第２の演算増幅
回路の反転入力端子には出力信号がそのまま帰還される
ものであることを特徴とする請求項１の再生イコライザ
回路。 - 【請求項３】 上記第２のキャパシタの一方の電極は、
第１のキャパシタの出力ノード側に接続され、上記第２
のキャパシタの他方の電極は、上記スイッチ素子を介し
て交流的接地点に接続されるものであることを特徴とす
る請求項１又は請求項２の再生イコライザ回路。 - 【請求項４】 上記第１の演算増幅回路、容量倍増回路
及び第２のキャパシタとスイッチ素子は、１つの半導体
集積回路に形成されてなることを特徴とする請求項２又
は請求項３の再生イコライザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055546A JPH10241105A (ja) | 1997-02-24 | 1997-02-24 | 再生イコライザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055546A JPH10241105A (ja) | 1997-02-24 | 1997-02-24 | 再生イコライザ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10241105A true JPH10241105A (ja) | 1998-09-11 |
Family
ID=13001716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9055546A Withdrawn JPH10241105A (ja) | 1997-02-24 | 1997-02-24 | 再生イコライザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10241105A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2104373A1 (en) | 2008-03-13 | 2009-09-23 | Kabushiki Kaisha Audio- Technica | Condenser microphone |
| CN101350598B (zh) | 2007-07-19 | 2010-05-19 | 展讯通信（上海）有限公司 | 双路反馈单电源音频功率放大器 |
-
1997
- 1997-02-24 JP JP9055546A patent/JPH10241105A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350598B (zh) | 2007-07-19 | 2010-05-19 | 展讯通信（上海）有限公司 | 双路反馈单电源音频功率放大器 |
| EP2104373A1 (en) | 2008-03-13 | 2009-09-23 | Kabushiki Kaisha Audio- Technica | Condenser microphone |
| US8126165B2 (en) | 2008-03-13 | 2012-02-28 | Kabushiki Kaisha Audio-Technica | Condenser microphone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508656A (en) | Amplifier with offset correction | |
| JPH10241105A (ja) | 再生イコライザ回路 | |
| US5266905A (en) | Audio amplifier with amplified feedback | |
| US5787182A (en) | Audio signal amplifier circuit and a portable audio equipment using the same | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JPH098580A (ja) | 再生イコライザ回路 | |
| JP3157461B2 (ja) | 平滑回路 | |
| JP2689786B2 (ja) | クロストーク低減回路 | |
| JPH0212740Y2 (ja) | ||
| JP3394116B2 (ja) | 差動増幅器の電源リップル抑圧回路 | |
| JPS63272208A (ja) | 音声信号増幅回路 | |
| JP3243888B2 (ja) | 半導体装置 | |
| JP2900394B2 (ja) | アイソレーション回路 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPS6031298Y2 (ja) | 過渡音防止回路 | |
| JP2663453B2 (ja) | 録音イコライザ回路 | |
| JP2535585B2 (ja) | ピ―ク検波回路 | |
| JP3929832B2 (ja) | 入力信号処理回路 | |
| JPH04237204A (ja) | 増幅回路 | |
| JPS6322793Y2 (ja) | ||
| JPS61128615A (ja) | ヘツドアンプ | |
| JPS6234166B2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPH0427726B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |