JPH04237342A - プログラムテスト装置 - Google Patents
プログラムテスト装置Info
- Publication number
- JPH04237342A JPH04237342A JP91118991A JP11899191A JPH04237342A JP H04237342 A JPH04237342 A JP H04237342A JP 91118991 A JP91118991 A JP 91118991A JP 11899191 A JP11899191 A JP 11899191A JP H04237342 A JPH04237342 A JP H04237342A
- Authority
- JP
- Japan
- Prior art keywords
- program
- test
- fuzzy
- executing
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、開発したソフトウェ
アのプログラムをテストするためのテストパラメータを
生成するプログラムテスト装置に関する。
アのプログラムをテストするためのテストパラメータを
生成するプログラムテスト装置に関する。
【０００２】
【従来の技術】プログラムをテストするためのテストパ
ラメータ生成の背景として、少ないテストランの回数、
所要時間で、高いテスト網羅率（カバレージ値）が期待
できるテストパラメータの動的な自動生成手段が求めら
れている。また、大規模なオンライン・リアルタイム・
システムなどでは、単体ステトを終えたモジュールを部
品として組合せて、１つのシステムを構築する開発方式
が適用され、その結果として、制御構造に着目したテス
トの重要性が高くなっている。従来、伝統的なテストパ
ロメータ作成指針として、ランダム性の高いデータ、或
いは、特異な値の組合せを全て含むようなデータなど、
定性的な属性定義が一般に用いられている。
ラメータ生成の背景として、少ないテストランの回数、
所要時間で、高いテスト網羅率（カバレージ値）が期待
できるテストパラメータの動的な自動生成手段が求めら
れている。また、大規模なオンライン・リアルタイム・
システムなどでは、単体ステトを終えたモジュールを部
品として組合せて、１つのシステムを構築する開発方式
が適用され、その結果として、制御構造に着目したテス
トの重要性が高くなっている。従来、伝統的なテストパ
ロメータ作成指針として、ランダム性の高いデータ、或
いは、特異な値の組合せを全て含むようなデータなど、
定性的な属性定義が一般に用いられている。
【０００３】
【発明が解決しようとする課題】上述のような定性的な
属性定義のデータの場合、テストパラメータを生成する
には、データの数値化が必要であって、このデータ量が
膨大となるので実用的でないという問題点を有する。ま
た、テストパラメータにおける特異な値の組合せの制御
構造に与える作用についての経験的な知識は蓄積されて
いるが、その知識の定量化が困難であるため、テストパ
ラメータ自動生成過程への適用が困難な問題点を有する
。さらにまた、経験に基づくテスト手法では、テスト網
羅率が１００％に近付くと、有効なテストパラメータの
生成が極めて困難になり、超高品質システムのコスト上
昇の要因になる問題点を有する。そこで、この発明は、
上述の問題点を解決すると共に、同種のプログラムのデ
バッグやテストで得られた経験的知識を有効に活用して
効率的なテストパラメータの生成ができ、少ないテスト
の回数でテスト網羅率を高めることができ、大規模プロ
グラムにも有効なプログラムテスト装置の提供を目的と
する。
属性定義のデータの場合、テストパラメータを生成する
には、データの数値化が必要であって、このデータ量が
膨大となるので実用的でないという問題点を有する。ま
た、テストパラメータにおける特異な値の組合せの制御
構造に与える作用についての経験的な知識は蓄積されて
いるが、その知識の定量化が困難であるため、テストパ
ラメータ自動生成過程への適用が困難な問題点を有する
。さらにまた、経験に基づくテスト手法では、テスト網
羅率が１００％に近付くと、有効なテストパラメータの
生成が極めて困難になり、超高品質システムのコスト上
昇の要因になる問題点を有する。そこで、この発明は、
上述の問題点を解決すると共に、同種のプログラムのデ
バッグやテストで得られた経験的知識を有効に活用して
効率的なテストパラメータの生成ができ、少ないテスト
の回数でテスト網羅率を高めることができ、大規模プロ
グラムにも有効なプログラムテスト装置の提供を目的と
する。
【０００４】
【課題を解決するための手段】この発明は、プログラム
中の分岐条件式の右辺値とその左辺値の独立変数との間
のファジイ変数からファジイルールを生成し、プログラ
ムの未テスト経路のテストを実行するためのテストパラ
メータを前記ファジイルールを適用したファジイ推論に
より生成するプログラムテスト装置であることを特徴と
する。
中の分岐条件式の右辺値とその左辺値の独立変数との間
のファジイ変数からファジイルールを生成し、プログラ
ムの未テスト経路のテストを実行するためのテストパラ
メータを前記ファジイルールを適用したファジイ推論に
より生成するプログラムテスト装置であることを特徴と
する。
【０００５】
【作用・効果】この発明によれば、同種のプログラムの
デパッグやテストで得られた経験知識をファジイ変数の
形式で登録することにより、経験知識の利用および定量
化が簡単化され、有効で効率的なテストパラメータの生
成ができる。また、非線形性が著しく偏りのないテスト
データがあまり有効でないプログラムに対して、段階的
に余裕度の大きい設定値を与えてテストパラメータを生
成する場合、生成過程が有効にでき、さらに、偏りのな
いテストパラメータと比較して少ないテストの回数でテ
スト網羅率（カバレージ値）を高めることができ、その
結果、大規模プログラム、超高品質システムのプログラ
ムが高率良く有効に生成できる。
デパッグやテストで得られた経験知識をファジイ変数の
形式で登録することにより、経験知識の利用および定量
化が簡単化され、有効で効率的なテストパラメータの生
成ができる。また、非線形性が著しく偏りのないテスト
データがあまり有効でないプログラムに対して、段階的
に余裕度の大きい設定値を与えてテストパラメータを生
成する場合、生成過程が有効にでき、さらに、偏りのな
いテストパラメータと比較して少ないテストの回数でテ
スト網羅率（カバレージ値）を高めることができ、その
結果、大規模プログラム、超高品質システムのプログラ
ムが高率良く有効に生成できる。
【０００６】
【実施例】この発明の一実施例を以下図面に基づいて詳
述する。図面はプログラムテスト装置を示し、図１にお
いて、該プログラムテスト装置は汎用コンピュータを使
用したエンジニアリングワークステーション１０と、該
ワークステーション１０に対するオペレータの直接的な
アクセスを可能とする端末装置１１と、ワークステーシ
ョン１０を用いて開発された被デバッグプログラムをデ
バッグするデバッグ実行装置１２とで構成している。
述する。図面はプログラムテスト装置を示し、図１にお
いて、該プログラムテスト装置は汎用コンピュータを使
用したエンジニアリングワークステーション１０と、該
ワークステーション１０に対するオペレータの直接的な
アクセスを可能とする端末装置１１と、ワークステーシ
ョン１０を用いて開発された被デバッグプログラムをデ
バッグするデバッグ実行装置１２とで構成している。
【０００７】上述のワークステーション１０は、マイク
ロプロセッサを使用した演算制御装置１３を中心として
、ＲＡＭからなる内部記憶装置１４と、ハードディスク
ドライブ等の外部記憶装置１５と、周辺装置に対するイ
ンターフェース回路を備えた入出力装置１６とを、各種
のバス１７を介して接続して構成し、前述の端末装置１
１およびデバッグ実行装置１２は、上述の入出力装置１
６を介して接続している。
ロプロセッサを使用した演算制御装置１３を中心として
、ＲＡＭからなる内部記憶装置１４と、ハードディスク
ドライブ等の外部記憶装置１５と、周辺装置に対するイ
ンターフェース回路を備えた入出力装置１６とを、各種
のバス１７を介して接続して構成し、前述の端末装置１
１およびデバッグ実行装置１２は、上述の入出力装置１
６を介して接続している。
【０００８】前述の端末装置１１はワークステーション
１０に対する直接的なアクセスを可能とするキーボード
１８と、ワークステーション１０内でのデータ処理状況
を視認し得る形で表示するＣＲＴ等のディスプレイ装置
１９とで構成し、キーボード１８からのコマンド入力に
より、外部記憶装置１５に予め格納しておいたコンパイ
ラ、またはアセンブラ等の実行プログラム、ソースプロ
グラム、ロードモジュール等から作られるデータを内部
記憶装置１４にロードした後、演算制御装置１３におい
てプログラムを実行させることにより、ワークステーシ
ョン１０はデバッグ実行装置１２を制御しながら全体で
プログラムテスト装置として動作する。
１０に対する直接的なアクセスを可能とするキーボード
１８と、ワークステーション１０内でのデータ処理状況
を視認し得る形で表示するＣＲＴ等のディスプレイ装置
１９とで構成し、キーボード１８からのコマンド入力に
より、外部記憶装置１５に予め格納しておいたコンパイ
ラ、またはアセンブラ等の実行プログラム、ソースプロ
グラム、ロードモジュール等から作られるデータを内部
記憶装置１４にロードした後、演算制御装置１３におい
てプログラムを実行させることにより、ワークステーシ
ョン１０はデバッグ実行装置１２を制御しながら全体で
プログラムテスト装置として動作する。
【０００９】デバック実行装置１２はデバッグすべきプ
ログラムを走らせるマイクロプロセッサを制御部に使用
した被デバッグ装置２０と、該被デバッグ装置２０とワ
ークステーション１０との間にあって、被デバッグ装置
２０のマイクロプロセッサに代って該被デバッグ装置２
０を直接制御するエミュレータ２１とで構成し、入出力
装置１６を通じてワークステーション１０側から与えら
れたコマンドに対応して、被デバッグ装置２０上のメモ
リの内容を表示し、更新し、或いはまた、被デバッグ装
置２０上のプログラムを実行し、停止する等の各種制御
を行った後、その結果をワークステーション１０側に返
送することにより、ワークステーション１０側で高級言
語によるソースプログラムのテスト処理およびデバッグ
処理を可能とする。
ログラムを走らせるマイクロプロセッサを制御部に使用
した被デバッグ装置２０と、該被デバッグ装置２０とワ
ークステーション１０との間にあって、被デバッグ装置
２０のマイクロプロセッサに代って該被デバッグ装置２
０を直接制御するエミュレータ２１とで構成し、入出力
装置１６を通じてワークステーション１０側から与えら
れたコマンドに対応して、被デバッグ装置２０上のメモ
リの内容を表示し、更新し、或いはまた、被デバッグ装
置２０上のプログラムを実行し、停止する等の各種制御
を行った後、その結果をワークステーション１０側に返
送することにより、ワークステーション１０側で高級言
語によるソースプログラムのテスト処理およびデバッグ
処理を可能とする。
【００１０】次に、図２のデータフローチャートに基づ
いて、被デバッグ装置２０のプログラムテスト動作を説
明する。端末装置１１のキーボード１８により、被デバ
ッグ装置２０のプログラムを入力すると（ステップｎ１
）、エディタはソースプログラムのファイルを編集して
（ステップｎ２）、これを記憶する（ステップｎ３）。
いて、被デバッグ装置２０のプログラムテスト動作を説
明する。端末装置１１のキーボード１８により、被デバ
ッグ装置２０のプログラムを入力すると（ステップｎ１
）、エディタはソースプログラムのファイルを編集して
（ステップｎ２）、これを記憶する（ステップｎ３）。
【００１１】コンパイラまたはアセンブラはこのソース
プログラムの高級言語を機械語に翻訳してオブジェクト
コードを生成し（ステップｎ４）、これを記憶する（ス
テップｎ５）。リンケージエディタはライブラリファイ
ルに記憶されているデータ（ステップｎ６）に基づいて
、前述のオブジェクトコードを被デバッグ装置２０を動
作させるためのロードモジュールを生成し（ステップｎ
７）、これを記憶する（ステップｎ８）。そして、この
ロードモジュールをデバッグ実行装置１２のエミュレー
タ２１にロードし（ステップｎ９）、被デバッグ装置２
０を動作する。
プログラムの高級言語を機械語に翻訳してオブジェクト
コードを生成し（ステップｎ４）、これを記憶する（ス
テップｎ５）。リンケージエディタはライブラリファイ
ルに記憶されているデータ（ステップｎ６）に基づいて
、前述のオブジェクトコードを被デバッグ装置２０を動
作させるためのロードモジュールを生成し（ステップｎ
７）、これを記憶する（ステップｎ８）。そして、この
ロードモジュールをデバッグ実行装置１２のエミュレー
タ２１にロードし（ステップｎ９）、被デバッグ装置２
０を動作する。
【００１２】前述のステップｎ３で編集されたソースプ
ログラムより、周知のコンパイラと同様に、構文解析手
段により、分岐条件式を抽出し（ステップｎ１０）、分
岐条件式とその独立変数とのテーブル（図５を参照）を
編集して、これを記憶する（ステップｎ１１）。
ログラムより、周知のコンパイラと同様に、構文解析手
段により、分岐条件式を抽出し（ステップｎ１０）、分
岐条件式とその独立変数とのテーブル（図５を参照）を
編集して、これを記憶する（ステップｎ１１）。
【００１３】上述の分岐条件式はそのソースプログラム
に多数形成されており、各式Ｓｎ は、図３に示すよう
に、分岐条件式Ｓｎ の右辺値Ｙｎ が設定値であり、
また、左辺値Ｘｎ が独立変数であり、分岐方向がＹＥ
Ｓ、ＮＯで与えられる。
に多数形成されており、各式Ｓｎ は、図３に示すよう
に、分岐条件式Ｓｎ の右辺値Ｙｎ が設定値であり、
また、左辺値Ｘｎ が独立変数であり、分岐方向がＹＥ
Ｓ、ＮＯで与えられる。
【００１４】前述のステップｎ１０，ｎ１１で編集した
分岐条件式と独立変数とのテストケースのテーブルは、
図４に示すように、各分岐条件式Ｓｎ と、各分岐条件
式Ｓｎ の経路のテスト結果、および所定のテスト網羅
率が得られたか否かを示すテスト済・未を記録し、そし
て、ファジイ推論を実行する分岐条件式Ｓｎ は未テス
ト経路を対象にしている。
分岐条件式と独立変数とのテストケースのテーブルは、
図４に示すように、各分岐条件式Ｓｎ と、各分岐条件
式Ｓｎ の経路のテスト結果、および所定のテスト網羅
率が得られたか否かを示すテスト済・未を記録し、そし
て、ファジイ推論を実行する分岐条件式Ｓｎ は未テス
ト経路を対象にしている。
【００１５】例えば、図４のテストケースＮｏ １は、
所定のテスト網羅率を得ることができていない未テスト
経路であって、この経路はファジイ推論によってテスト
パラメータが生成されて、図５に示すような設定値Ｙｎ
と独立変数Ｘｎ のテストパラメータのテーブルを完
成していく。
所定のテスト網羅率を得ることができていない未テスト
経路であって、この経路はファジイ推論によってテスト
パラメータが生成されて、図５に示すような設定値Ｙｎ
と独立変数Ｘｎ のテストパラメータのテーブルを完
成していく。
【００１６】すなわち、分岐条件式Ｓｎ の右辺の設定
値Ｙｎ と、左辺の独立変数Ｘｎ との間のファジイ変
数は、図６および図７で示すように、経験的な知識に基
づいて、設定値Ｙｎ および独立変数Ｘｎ のそれぞれ
にメンバシップ関数を設定して、ファジイルールを生成
しており、このファジイルールに基づいて図５のテスト
パラメータを生成する。
値Ｙｎ と、左辺の独立変数Ｘｎ との間のファジイ変
数は、図６および図７で示すように、経験的な知識に基
づいて、設定値Ｙｎ および独立変数Ｘｎ のそれぞれ
にメンバシップ関数を設定して、ファジイルールを生成
しており、このファジイルールに基づいて図５のテスト
パラメータを生成する。
【００１７】前述の図２において、キーボード１８から
図６で示すファジイルールを入力すると（ステップｎ１
２）、ファジイエデイタがファジイ変数テーブルを編集
して（ステップｎ１３）、これを記憶し（ステップｎ１
４）、このテーブルがファジイルールのソース（コード
）となり、ファジイルールゼネレータはこのソースコー
ドを実行されるべき機械語コードに変換して（ステップ
ｎ１５）、ファイルを編集する（ステップ１６）。
図６で示すファジイルールを入力すると（ステップｎ１
２）、ファジイエデイタがファジイ変数テーブルを編集
して（ステップｎ１３）、これを記憶し（ステップｎ１
４）、このテーブルがファジイルールのソース（コード
）となり、ファジイルールゼネレータはこのソースコー
ドを実行されるべき機械語コードに変換して（ステップ
ｎ１５）、ファイルを編集する（ステップ１６）。
【００１８】次にテストパラメータに対して、すなわち
、与えられた未テスト経路の分岐条件式Ｓｎ に対して
機械語コードに変換されたファジイ推論を実行して、そ
の独立変数値を置換し（ステップｎ１７）、これを記憶
する（ステップｎ１８）。
、与えられた未テスト経路の分岐条件式Ｓｎ に対して
機械語コードに変換されたファジイ推論を実行して、そ
の独立変数値を置換し（ステップｎ１７）、これを記憶
する（ステップｎ１８）。
【００１９】そして、このテストパラメータをエミュレ
ータ２１にロードし（ステップｎ１９）、被デバッグ装
置をテストすることになり、そのテスト結果はテーブル
に戻されて（ステップｎ２０）、図５に示すテストパラ
メータのテーブルの設定値Ｙｎ 、独立変数Ｘｎ が逐
次埋められ、完成される。
ータ２１にロードし（ステップｎ１９）、被デバッグ装
置をテストすることになり、そのテスト結果はテーブル
に戻されて（ステップｎ２０）、図５に示すテストパラ
メータのテーブルの設定値Ｙｎ 、独立変数Ｘｎ が逐
次埋められ、完成される。
【００２０】なお、ファジイ推論の必要がないテストパ
ラメータは公知の従来方法で生成される（ステップｎ２
１）。
ラメータは公知の従来方法で生成される（ステップｎ２
１）。
【００２１】図８はテストパラメータ生成とテスト実行
のフローチャートを示し、前述の図２のフローのステッ
プｎ１７〜ｎ２１に対応する。
のフローチャートを示し、前述の図２のフローのステッ
プｎ１７〜ｎ２１に対応する。
【００２２】すなわち、周知の生成手段でテストパラメ
ータを生成して（ステップｎ３１）、このテストパラメ
ータでテストを実行し（ステップｎ３２）、そのテスト
結果をテーブルに収納して（ステップｎ３３）、図４に
示すテストケースのテーブルを編集する。
ータを生成して（ステップｎ３１）、このテストパラメ
ータでテストを実行し（ステップｎ３２）、そのテスト
結果をテーブルに収納して（ステップｎ３３）、図４に
示すテストケースのテーブルを編集する。
【００２３】次にテスト網羅率が目標に達したかを判定
し（ステップｎ３４）、目標が達成しているときはテス
トを終了するが、達成していないときは、未テストパス
を抽出して（ステップｎ３５）、分岐条件式Ｓｎ の設
定値Ｙｎ を設定すると共に（ステップｎ３６）、その
独立変数Ｘｎ をファジイ推論によって生成し（ステッ
プｎ３７）、図５の前回の変数に上書きして（ステップ
ｎ３８）、新たなテストパラメータのテーブルを編集し
（ステップｎ３９）、ステップｎ３２にリターンする。 このように、プログラム中の分岐条件式の右辺値と
その左辺値の独立変数との間のファジイ変数からファジ
イルールを生成し、プログラムの未テスト経路のテスト
を実行するためのテストパラメータを前記ファジイルー
ルを適用したファジイ推論により生成して、プログラム
をテストすると、同種のプログラムのデパッグやテスト
で得られた経験知識をファジイ変数の形式で登録するこ
とにより、経験知識の利用および定量化が簡単化され、
有効で効率的なテストパラメータの生成ができる。
し（ステップｎ３４）、目標が達成しているときはテス
トを終了するが、達成していないときは、未テストパス
を抽出して（ステップｎ３５）、分岐条件式Ｓｎ の設
定値Ｙｎ を設定すると共に（ステップｎ３６）、その
独立変数Ｘｎ をファジイ推論によって生成し（ステッ
プｎ３７）、図５の前回の変数に上書きして（ステップ
ｎ３８）、新たなテストパラメータのテーブルを編集し
（ステップｎ３９）、ステップｎ３２にリターンする。 このように、プログラム中の分岐条件式の右辺値と
その左辺値の独立変数との間のファジイ変数からファジ
イルールを生成し、プログラムの未テスト経路のテスト
を実行するためのテストパラメータを前記ファジイルー
ルを適用したファジイ推論により生成して、プログラム
をテストすると、同種のプログラムのデパッグやテスト
で得られた経験知識をファジイ変数の形式で登録するこ
とにより、経験知識の利用および定量化が簡単化され、
有効で効率的なテストパラメータの生成ができる。
【００２４】また、非線形性が著しく偏りのないテスト
データがあまり有効でないプログラムに対して、段階的
に余裕度の大きい設定値を与えてテストパラメータを生
成する場合、生成過程が有効にでき、さらに、偏りのな
いテストパラメータと比較して少ないテストの回数でテ
スト網羅率（カバレージ値）を高めることができ、その
結果、大規模プログラム、超高品質システムのプログラ
ムが高率良く有効に生成できる。
データがあまり有効でないプログラムに対して、段階的
に余裕度の大きい設定値を与えてテストパラメータを生
成する場合、生成過程が有効にでき、さらに、偏りのな
いテストパラメータと比較して少ないテストの回数でテ
スト網羅率（カバレージ値）を高めることができ、その
結果、大規模プログラム、超高品質システムのプログラ
ムが高率良く有効に生成できる。
【図１】本発明のプログラムテスト装置の系統図。
【図２】本発明のプログラムテスト装置のデータフロー
チャート。
チャート。
【図３】分岐条件式のフローチャート。
【図４】テストケースのテーブル説明図。
【図５】設定値と独立変数のテストパラメータのテーブ
ル説明図。
ル説明図。
【図６】分岐条件式と独立変数との間のファジイ変数テ
ーブル説明図。
ーブル説明図。
【図７】分岐条件式と独立変数との間のファジイ変数説
明図。
明図。
【図８】テストパラメータ生成とテスト実行のフローチ
ャート。
ャート。
１０…エンジニアリングワークステーション１１…端末
装置 １２…デバッグ実行装置 ２０…被デバッグ装置 ２１…エミュレータ
装置 １２…デバッグ実行装置 ２０…被デバッグ装置 ２１…エミュレータ
Claims (1)
- 【請求項１】プログラム中の分岐条件式の右辺値とその
左辺値の独立変数との間のファジイ変数からファジイル
ールを生成し、プログラムの未テスト経路のテストを実
行するためのテストパラメータを前記ファジイルールを
適用したファジイ推論により生成するプログラムテスト
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91118991A JPH04237342A (ja) | 1991-01-21 | 1991-01-21 | プログラムテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91118991A JPH04237342A (ja) | 1991-01-21 | 1991-01-21 | プログラムテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04237342A true JPH04237342A (ja) | 1992-08-25 |
Family
ID=14750303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP91118991A Pending JPH04237342A (ja) | 1991-01-21 | 1991-01-21 | プログラムテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04237342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330692B1 (en) | 1998-02-18 | 2001-12-11 | Fujitsu Limited | Method of determining the route to be tested in a load module test |
-
1991
- 1991-01-21 JP JP91118991A patent/JPH04237342A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330692B1 (en) | 1998-02-18 | 2001-12-11 | Fujitsu Limited | Method of determining the route to be tested in a load module test |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69216020T2 (de) | Verbessertes fehlersuchsystem und -verfahren, besonders für die fehlersuche in einer multi-architekturumgebung | |
| US5557774A (en) | Method for making test environmental programs | |
| KR100339697B1 (ko) | 반도체 시험장치의 프로그램 작성 시스템 | |
| JPH02232152A (ja) | 生産システムシミュレータ生成装置 | |
| JP3018912B2 (ja) | 検証支援システム | |
| JPH04237342A (ja) | プログラムテスト装置 | |
| JPH01298435A (ja) | 自動プログラミング装置 | |
| Nielsen | Computer simulation of computer system performance | |
| Parasch et al. | Development and application of a designer oriented cyclic simulator | |
| Gannon | JAVS: A JOVIAL automated verification system | |
| JPH0773044A (ja) | 最適化コンパイル方法及び最適化コンパイル装置 | |
| JPH0510692B2 (ja) | ||
| JPH02220145A (ja) | プログラムトレース方式 | |
| Wong | Computer-aided computer-aided design: Improving CAD programmer productivity | |
| Downey | 'ATG'test generation software | |
| Jayaraman | Development of an interactive programming system for IBM 7545 robot | |
| JPH09259005A (ja) | テストシミュレータのテストデータ作成方法 | |
| JPH01297737A (ja) | プログラム実行時間推定方式 | |
| JPH0737123Y2 (ja) | 数値制御装置 | |
| JPH02253443A (ja) | プログラム生成方法 | |
| JPH0352038A (ja) | デバッグ装置 | |
| Truitt | A discussion of the EAI approach to hybrid computation | |
| Faraut et al. | ESAU-an interpretive language for real-time control | |
| JPH05342054A (ja) | 言語処理プロセッサのテスト方式 | |
| JPH04209028A (ja) | エキスパートシステム構築ツール |