JPH0423822B2 - - Google Patents
Info
- Publication number
- JPH0423822B2 JPH0423822B2 JP57010220A JP1022082A JPH0423822B2 JP H0423822 B2 JPH0423822 B2 JP H0423822B2 JP 57010220 A JP57010220 A JP 57010220A JP 1022082 A JP1022082 A JP 1022082A JP H0423822 B2 JPH0423822 B2 JP H0423822B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- metal silicide
- metal
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は集積回路等に使用される金属シリサイ
ド電極および配線の形成方法に関するものであ
る。
ド電極および配線の形成方法に関するものであ
る。
集積回路の電極および配線としては、従来から
アルミニウムやシリコンなどを含むアルミニウム
合金、あるいは多結晶シリコンが使用されてい
る。しかし、近年、電極および配線の高信頼性、
低抵抗性を得るために、これらの金属の代りに、
金属シリサイドが使用されている。
アルミニウムやシリコンなどを含むアルミニウム
合金、あるいは多結晶シリコンが使用されてい
る。しかし、近年、電極および配線の高信頼性、
低抵抗性を得るために、これらの金属の代りに、
金属シリサイドが使用されている。
シリコン層上にパラジウム層を設け、これを加
熱してシリコン層をパラジウムシリサイド（Pd2
Si）層に変換することは比較的低温（200℃程度）
の加熱で可能であり、しかもパラジウムシリサイ
ドは700℃程度まで安定な化合物で存在する。し
かし、このパラジウムシリサイド層の形成速度は
高温では大きいので、実際に、シリコン層上にパ
ラジウム層を設け、両者の界面部に所定厚さのパ
ラジウムシリサイド層を高温で精度よく形成する
ことは非常に難かしい。
熱してシリコン層をパラジウムシリサイド（Pd2
Si）層に変換することは比較的低温（200℃程度）
の加熱で可能であり、しかもパラジウムシリサイ
ドは700℃程度まで安定な化合物で存在する。し
かし、このパラジウムシリサイド層の形成速度は
高温では大きいので、実際に、シリコン層上にパ
ラジウム層を設け、両者の界面部に所定厚さのパ
ラジウムシリサイド層を高温で精度よく形成する
ことは非常に難かしい。
上記のような方法で、パラジウムシリサイド層
を形成し、シリコン基板上の非常に浅い接合に対
する電極として使用する場合、あるいは、絶縁膜
上に形成した多結晶シリコン層の抵抗値を下げる
目的で、この多結晶シリコン層の少なくとも一部
をパラジウムシリサイド層に変換する場合には、
形成されるパラジウムシリサイド層の厚さを精度
よく制御する必要がある。このためには通常、シ
リコン層上にパラジウム層を設けたものを250℃
程度の低温で所定時間加熱して両者の界面に所定
厚さのパラジウムシリサイド層を形成後、未反応
のパラジウムを選択的にエツチング除去する方法
がとられている。しかし、このような工程により
形成したパラジウムシリサイド層の抵抗値は、そ
の後の工程で300〜500℃程度の熱処理を受けると
変動することが確認された。このような現象は同
様な方法で形成した白金シリサイド、ニツケルシ
リサイドなどの他の金属シリサイドにも認められ
る。
を形成し、シリコン基板上の非常に浅い接合に対
する電極として使用する場合、あるいは、絶縁膜
上に形成した多結晶シリコン層の抵抗値を下げる
目的で、この多結晶シリコン層の少なくとも一部
をパラジウムシリサイド層に変換する場合には、
形成されるパラジウムシリサイド層の厚さを精度
よく制御する必要がある。このためには通常、シ
リコン層上にパラジウム層を設けたものを250℃
程度の低温で所定時間加熱して両者の界面に所定
厚さのパラジウムシリサイド層を形成後、未反応
のパラジウムを選択的にエツチング除去する方法
がとられている。しかし、このような工程により
形成したパラジウムシリサイド層の抵抗値は、そ
の後の工程で300〜500℃程度の熱処理を受けると
変動することが確認された。このような現象は同
様な方法で形成した白金シリサイド、ニツケルシ
リサイドなどの他の金属シリサイドにも認められ
る。
本発明は、以上の点に鑑み、本発明はシリコン
基体上に金属層を設け、できるだけ低温の加熱に
よつて両者の間に金属シリサイド層を形成した
後、それ以後の工程で用いる熱処理温度よりも高
い温度で熱処理を行い、金属シリサイド層の抵抗
値をその形成直後の値より減少させると共に安定
化させてから次の工程を実施するようにしたこと
を特徴とする。
基体上に金属層を設け、できるだけ低温の加熱に
よつて両者の間に金属シリサイド層を形成した
後、それ以後の工程で用いる熱処理温度よりも高
い温度で熱処理を行い、金属シリサイド層の抵抗
値をその形成直後の値より減少させると共に安定
化させてから次の工程を実施するようにしたこと
を特徴とする。
以下本発明を実施例によつて説明する。
第１図ａ，ｂ，ｃは本発明によるパラジウムシ
リサイド電極および配線の形成方法を断面で示し
た概略説明図である。
リサイド電極および配線の形成方法を断面で示し
た概略説明図である。
シリコン基板１１上に素子領域１２を取り囲む
素子分離用の二酸化シリコン膜１３を形成した
後、二酸化シリコン膜１３上の所定部分に所定厚
さの多結晶シリコン配線１４を形成する。つぎ
に、基板１１の全面上に所定厚さのパラジウム層
１５を真空蒸着などにより堆積させ（図ａ）、250
℃の窒素雰囲気中で所定時間熱処理して、シリコ
ン基板１１上には所定厚さのパラジウムシリサイ
ド電極１６を形成すると共に多結晶シリコン配線
１４をパラジウムシリサイド配線１７に変換した
後（図ｂ）、電極１６および配線１７上に未反応
で残存するパラジウムをヨウ化カリウムとヨウ素
との混合液でエツチング、除去すれば、所望のパ
ラジウムシリサイド電極１６およびパラジウムシ
リサイド配線１７が得られる（図ｃ）。その後、
例えば、500℃で10分間程度の熱処理を行なうと、
前記パラジウムシリサイド層の比抵抗は熱処理前
の値の75％程度まで減少し、その値は安定する。
パラジウムシリサイドはAl等に比べて比抵抗が
大きいので、これによる配線は耐熱性などを要求
される必要な部分のみに形成し、このようなパラ
ジウムシリサイド配線とパラジウムシリサイド電
極との間および素子間の接続はAl配線によつて
行なう。
素子分離用の二酸化シリコン膜１３を形成した
後、二酸化シリコン膜１３上の所定部分に所定厚
さの多結晶シリコン配線１４を形成する。つぎ
に、基板１１の全面上に所定厚さのパラジウム層
１５を真空蒸着などにより堆積させ（図ａ）、250
℃の窒素雰囲気中で所定時間熱処理して、シリコ
ン基板１１上には所定厚さのパラジウムシリサイ
ド電極１６を形成すると共に多結晶シリコン配線
１４をパラジウムシリサイド配線１７に変換した
後（図ｂ）、電極１６および配線１７上に未反応
で残存するパラジウムをヨウ化カリウムとヨウ素
との混合液でエツチング、除去すれば、所望のパ
ラジウムシリサイド電極１６およびパラジウムシ
リサイド配線１７が得られる（図ｃ）。その後、
例えば、500℃で10分間程度の熱処理を行なうと、
前記パラジウムシリサイド層の比抵抗は熱処理前
の値の75％程度まで減少し、その値は安定する。
パラジウムシリサイドはAl等に比べて比抵抗が
大きいので、これによる配線は耐熱性などを要求
される必要な部分のみに形成し、このようなパラ
ジウムシリサイド配線とパラジウムシリサイド電
極との間および素子間の接続はAl配線によつて
行なう。
第２図は以上と同様な方法で得た熱処理を施こ
さないパラジウムシリサイド層を300，400，500
℃で10，30分間熱処理した後の該層の比抵抗ρと
熱処理前の該層の比抵抗ρ0との比を示したもので
ある。ここでパラジウムシリサイド層は250℃の
窒素雰囲気中、30分間の熱処理によつて形成した
ものである。何れの場合も10分以上の熱処理で抵
抗が安定することがわかる。
さないパラジウムシリサイド層を300，400，500
℃で10，30分間熱処理した後の該層の比抵抗ρと
熱処理前の該層の比抵抗ρ0との比を示したもので
ある。ここでパラジウムシリサイド層は250℃の
窒素雰囲気中、30分間の熱処理によつて形成した
ものである。何れの場合も10分以上の熱処理で抵
抗が安定することがわかる。
本実施例においては、パラジウムシリサイドを
用いる場合について説明したが、これ以外の金属
シリサイド、例えば、白金シリサイド、ニツケル
シリサイドなどについても同様な取り扱いができ
る。
用いる場合について説明したが、これ以外の金属
シリサイド、例えば、白金シリサイド、ニツケル
シリサイドなどについても同様な取り扱いができ
る。
以上説明したように、本発明によれば、熱的に
安定な金属シリサイド電極および金属シリサイド
配線を得ることができる。
安定な金属シリサイド電極および金属シリサイド
配線を得ることができる。
第１図は本発明によるパラジウムシリサイド電
極および配線の形成方法を示す説明図、第２図は
本発明の効果を説明するための図である。 図において、１１……シリコン基板、１２……
素子領域、１３……二酸化シリコン膜、１４……
多結晶シリコン配線、１５……パラジウム層、１
６……パラジウムシリサイド電極、１７……パラ
ジウムシリサイド配線。
極および配線の形成方法を示す説明図、第２図は
本発明の効果を説明するための図である。 図において、１１……シリコン基板、１２……
素子領域、１３……二酸化シリコン膜、１４……
多結晶シリコン配線、１５……パラジウム層、１
６……パラジウムシリサイド電極、１７……パラ
ジウムシリサイド配線。
Claims (1)
- １ 金属とシリコンとの拡散反応により、シリコ
ン基板の所定領域上への金属シリサイド電極およ
びシリコン基板上に設けた絶縁膜の所定位置上へ
の金属シリサイド配線の形成方法において、少な
くともシリコン基体上に金属層を設け、該金属の
シリサイド形成開始温度近辺の第１の温度に所定
時間加熱して前記シリコン基体を所定の厚さだけ
前記金属シリサイド層に変換した後、残存する前
記金属を選択的に除去した上、前記第１の温度よ
りも高い第２の温度で前記第１の温度で形成した
前記金属シリサイドの比抵抗値が減少して安定化
するのに十分な時間熱処理を行つた後、前記金属
シリサイド層上にアルミニウム電極を形成するこ
とを特徴とする金属シリサイド電極および配線の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010220A JPS58128732A (ja) | 1982-01-27 | 1982-01-27 | 金属シリサイド電極および配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010220A JPS58128732A (ja) | 1982-01-27 | 1982-01-27 | 金属シリサイド電極および配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58128732A JPS58128732A (ja) | 1983-08-01 |
| JPH0423822B2 true JPH0423822B2 (ja) | 1992-04-23 |
Family
ID=11744186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010220A Granted JPS58128732A (ja) | 1982-01-27 | 1982-01-27 | 金属シリサイド電極および配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58128732A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135266A (en) * | 1977-04-30 | 1978-11-25 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
-
1982
- 1982-01-27 JP JP57010220A patent/JPS58128732A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58128732A (ja) | 1983-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US4442449A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| JPS5846633A (ja) | 集積回路の製造方法 | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPH0418702B2 (ja) | ||
| JPH0219974B2 (ja) | ||
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| EP0268027A1 (en) | Silicide to silicon bond | |
| US5326724A (en) | Oxide-capped titanium silicide formation | |
| JPS6364057B2 (ja) | ||
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPH0423822B2 (ja) | ||
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JPS58132951A (ja) | 二珪化チタンの形成方法 | |
| JP3032244B2 (ja) | 半導体装置の製造方法 | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH10321621A (ja) | 金属薄膜形成方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 |