JPH0418702B2 - - Google Patents

Info

Publication number
JPH0418702B2
JPH0418702B2 JP59246368A JP24636884A JPH0418702B2 JP H0418702 B2 JPH0418702 B2 JP H0418702B2 JP 59246368 A JP59246368 A JP 59246368A JP 24636884 A JP24636884 A JP 24636884A JP H0418702 B2 JPH0418702 B2 JP H0418702B2
Authority
JP
Japan
Prior art keywords
tantalum
silicon
silicon oxide
grid
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59246368A
Other languages
English (en)
Other versions
JPS60138942A (ja
Inventor
Boodoran Anii
Marutei Misheru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RECHUUDO E RA FUABURIKASHION DO SHIRUKYUI ANTEGURU SUPESHIO EFCIS SOC
Original Assignee
RECHUUDO E RA FUABURIKASHION DO SHIRUKYUI ANTEGURU SUPESHIO EFCIS SOC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RECHUUDO E RA FUABURIKASHION DO SHIRUKYUI ANTEGURU SUPESHIO EFCIS SOC filed Critical RECHUUDO E RA FUABURIKASHION DO SHIRUKYUI ANTEGURU SUPESHIO EFCIS SOC
Publication of JPS60138942A publication Critical patent/JPS60138942A/ja
Publication of JPH0418702B2 publication Critical patent/JPH0418702B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路およびその製造方法に関す
る。本発明はここでは薄い酸化シリコンにより絶
縁された多結晶シリコングリツドを有する電界効
果型回路の製造に関して詳細に説明されるが、本
発明は例えばバイポーラトランジスタ回路のごと
き他の回路にも適用可能である。
（従来技術） 多くの回路において、ドープされたシリコンの
大きな領域は無視できない電流の導通を行なわせ
るように作用し、これらの領域の電気抵抗はでき
る限り減少させることが要求される。このため、
非常に良好な導電性を有する利点を持つプラチ
ナ、チタン、ケイ化タンタル層のごとき金属、合
金層をこれらの領域上に形成することが提案され
ている。
プラチナは非常に高価であるという欠点を有す
る。チタンはその蒸着に続く製造段階で多量の酸
素を吸収し、このことは導電性に対して不利とな
る。更にこれらの金属のケイ化物（silicides）は
化学薬剤に対する抗性がとぼしい。例えばケイ化
チタンは、スライスを洗浄するためにしばしば使
用されるフツ化水素（HF）に可溶である。反対
に、タンタルとそのケイ化物はこの種の化学薬剤
に対して非常に良好な抗性を有するが、不幸にも
これらは食刻が非常に困難であることがわかつ
た。というのは、プラズマを用いて食刻を行なつ
たとき、保持が望まれるケイ化タンタルが除去が
望まれるタンタルよりも速やかに侵食される。ま
た、化学的手段により食刻しようとすると、大量
生産においては使用が困難である80℃の浴が必要
となる。
（発明の要約及び課題） 本発明はある集積回路構造とその製造方法を提
供する。この構造はタンタルを用い、その欠点を
呈することなくその利点のほとんどを生かすもの
である。本発明は、望ましくない場所にあるタン
タルあるいはシリコンとの混合が望まれない場所
にあるタンタルを除去する代わりに、タンタルを
絶縁性の酸化タンタルの形で保持する。本発明に
よる回路構造はタンタルを含む連続的層がスライ
ス全体に沿つて存在するごとく構成される。この
層はある領域でシリコンと直接接触するケイ化タ
ンタル及びスライスの残部の全体上に設けられた
酸化シリコンと接触する酸化タンタルとにより構
成される。
更に詳細には、本発明による集積回路は単結晶
シリコン領域および／または多結晶シリコン領域
を含み、少なくともそのうちの一部が相互接続導
電性層の一部をなす接続部と接続され、前記領域
がケイ化タンタルにより完全に被覆され、かつ絶
縁体酸化物（一般に酸化シリコン）の上に設けら
れた酸化タンタルの連続的部分により互いに分離
され、相互接続導電性層は被覆されたシリコン領
域の一部にてケイ化タンタルと点接触する。
薄い酸化シリコンにより絶縁される多結晶シリ
コンを有する電界効果トランジスタに対しては、
トランジスタのソース領域及びドレイン領域は多
結晶シリコングリツドの上面部とともにケイ化タ
ンタルにより被覆され、グリツドの両側部には酸
化シリコンが付着形成され、該酸化シリコンはグ
リツドのケイ化タンタルをソースのケイ化タンタ
ル及びドレインのケイ化タンタルから分離する空
間を充たす。
上記構造を得るために使用される製造方法は次
の各工程を有する。
(a) 基体片上に、絶縁体（酸化シリコン）を前記
基体片の表面上に設けてなる領域により分離さ
れるシリコン領域を形成する工程。
(b) 前記基体片の表面全体を均一にタンタルの層
で被覆する工程。
(c) 前記基体片を好ましくはアルゴンである中性
ガスが存在する乾燥雰囲気中にて約750℃の温
度にさらし、前記タンタルが前記シリコン領域
を直接被覆する場所全体に亘つてケイ化タンタ
ルを形成するとともに前記タンタルが前記絶縁
体（酸化シリコン）を被覆する場所では前記タ
ンタルを保持する工程。
(d) 前記基体片を好ましくは酸素である酸化性ガ
スの存在する乾燥雰囲気中にて約200℃〜500℃
の温度にさらし、前記ケイ化タンタルを酸化す
ることなく前記タンタルを酸化させる工程。
(e) 残つた酸化タンタルを除去することなく製造
手順を継続する工程。特に絶縁層が付着形成さ
れ、該絶縁層はケイ化タンタル領域の一部の上
がむきだしになるように食刻される。金属層
（例えばAl−Si合金）が付着形成され所望の相
互接続パターンに従つて食刻される。
本発明による構造は、例えばトランジスタのグ
リツドとソースまたはドレインとの間のごとき、
絶縁されたままであるべき２つのシリコン領域間
におけるケイ化タンタルまたはタンタルブリツジ
の形成による短絡のリスクを完全に除去できる利
点を有する。更に、ケイ化タンタルは、抵抗を低
減することが望まれる場所にあるシリコン領域を
非常に広範に被覆することができ、これらの領域
の制限は実際には普通ケイ化タンタル領域と酸化
タンタル領域との間の分離を自己整列により定め
る酸化シリコン領域により決定される。
上記製造方法において、ケイ化タンタル領域を
定めるためにマスク工程は必要でない。従つて、
タンタルまたはケイ化タンタルを食刻する困難性
がない。
特に、タンタル被覆の前に、酸化シリコンは気
相における分解（decomposition）により付着形
成される。酸化シリコンは、単結晶シリコン及び
多結晶シリコンがむきだしになるまで異方的な垂
直侵食により均一に食刻される。一方、多結晶シ
リコンの両側部の長さに沿つてこれらの側部上に
ケイ化物が形成されるのを防止する絶縁性酸化物
被覆が保持される。
（発明の構成及び作用） ここではトランジスタ自身の製造の一般的工程
については詳細に説明しない。まず、出発物質の
単結晶シリコン片（スライス）１０内に、厚い酸
化シリコン（SiO2）１２の領域Ｂにより互いに
絶縁されて能動領域Ａが形成される。ソース１４
とドレイン１６のイオン注入及び拡散は、トラン
ジスタのグリツド１８をなす多結晶シリコン層を
付着形成して食刻した後に、常法により行なわれ
る。グリツド１８は薄い酸化シリコン層２０上に
設けられる。このグリツド１８はソースとドレイ
ンのイオン注入の工程の間にイオン注入マスクと
して作用する。また、一般にソースとドレインの
深い拡散の工程は予測可能であり、このため第１
図ではソース領域及びドレイン領域が浅瀬状部分
を有する階段状に示されており、またこれらの領
域がグリツドの端部と自己整列（self−align）
し、かつ深い拡散がグリツドとその端部の外側の
能動領域Ａを覆うように示されている。
従来、幾つかの製造方法が知られており、当業
者が、第１図に示す構造、その他本発明にとつて
意味のあるMOS技術による構造あるいはパイポ
ーラ構造を得るには格別困難性はない。
第１図の初期の構造において、ソース及びドレ
インの拡散ラインは多結晶のグリツドとともに幾
つかのトランジスタを関連させるが、できるだけ
小さい抵抗を有しているのが望ましい（これはソ
ースとドレインの深い拡散の存在理由の１つであ
る）。
このために、本発明は、第７図に示され以下の
ようにして実現される最終構造を実現することを
提案する。
まず、酸化シリコン層２２は低圧の気相中で化
学分解により付着形成される。この被覆の被覆能
は大きく、該被覆はグリツド１８の端部のまわり
においては丸味を帯びて形成され、グリツド１８
の側面と単結晶シリコン片１０の表面とにより形
成される直角部が十分に充填される（第２図）。
次に酸化シリコンが前の工程で被覆された層２
２の厚さよりわずかに大きい厚さで均一に食刻さ
れる。この食刻は垂直方向の異方的を持つ侵食に
よりなされる。単結晶シリコンがグリヅド１８の
多結晶シリコンとともにむきだしにされたとき食
刻は中止される。この食刻は継続されず、その結
果食刻の異方性のため、酸化シリコンの被覆層２
４が残り、該被覆層２４はグリツド１８の両側部
を覆いかつグリツド１８の側部と単結晶シリコン
片１０の表面とにより形成されるコーナー部分を
充たす。この食刻は例えば反応イオン食刻
（reactive ionic engraving）であり、この食刻
の後には、次の工程で使用されるタンタル製の溶
射用ハウジング（２チヤンバ・ハウジング）内に
おけるSF6プラズマによるストリツピングが続
き、単結晶シリコン及び多結晶シリコンを酸化性
雰囲気中に再びさらすことなくこれらを完全に洗
浄させる（第３図）。
次に約600Åとなりうる厚さを有する均一なタ
ンタル層２６がハウジング内で溶射（スプレー）
により付着形成される。付着形成されたタンタル
層２６の被覆能は、多結晶シリコングリツド１８
により構成される段階状部を通つても不連続性を
受けないように十分な大きさとなつている（第４
図）。
通常のケイ化物の形成方法では、ソースを被覆
する金属及びドレインを被覆する金属からグリツ
ドを被覆する金属を分離するために被覆金属の食
刻を行なう必要がある。
次にスライスは、好ましくはアルゴンである中
性ガスの存在下にて乾燥した雰囲気中にて約750
℃の温度で約30分間さらされる。このようにして
ケイ化タンタル（TaSi2）が、タンタルと単結晶
シリコンとが直接接触する場所（ソース及びドレ
インの上の領域２８，３０）及びタンタルと多結
晶シリコンとが直接接触する場所（グリツドの上
の領域３２）に形成される。タンタルは、酸化シ
リコン上の場所においては、すなわち厚い酸化シ
リコン１２を被覆する領域３４及び酸化シリコン
２４の上の領域３６においてはシリコンとは混合
しない（第５図）。
トランジスタのソース、ドレイン、グリツド間
は領域３４，３６内のタンタルを介して再び短絡
するが、ケイ化タンタルの領域は純粋なタンタル
領域とは異なつており、この領域は自己整列法、
すなわちマスク工程なしで形成される。ケイ化タ
ンタルは第３図の工程でむきだしにされて得られ
た全シリコン領域に亘つて形成される。
純粋なタンタルの領域３４，３６により形成さ
れる短絡は除去されることが望まれる。しかし、
プラズマによる食刻が試みられるならばケイ化タ
ンタル合金は純粋なタンタルにくらべてより速や
かに侵食される。また化学食刻はタンタルのみの
除去を可能とするが80℃の浴を必要とし、これは
大量生産においては実際に行なうことが不可能で
ある。
このような食刻を行なうことを試みるより、ス
ライスは例えば乾燥酸素の存在下のごとき乾燥雰
囲気中にて低温（約200℃〜500℃）で酸化を施
し、ケイ化タンタルを酸化することなくタンタル
を酸化させる。この温度において、この工程はタ
ンタル以外の成分に対して総して不活性である。
酸化の持続時間は、タンタルの領域３４，３６
の全厚さを酸化タンタルTa2O5（領域３４′，３
６′）に変換できるように約１時間である。酸化
タンタルは非常に良好な絶縁体である（第６図）。
酸化タンタル及びケイ化タンタルはともに食刻
されない。次段の製造工程は、ケイ化タンタル領
域の一部の上に相互接続金属接点のための点状の
むきだし部を形成するために常法で食刻される厚
い酸化シリコン層３８（約6000Å）を低温で付着
形成することである。そして相互接続金属層４０
は、例えばAl−Si、Al−Si−CuまたはAl−Taの
ごときアルミニウムを基にした合金で付着形成さ
れる（第７図）。
この相互接続金属層４０は所望の相互接続パタ
ーンに従つて更に食刻される。基体の表面はパー
シベーシヨン化されかつ接点パツドが回路のハウ
ジングへワイヤを結合するためにむきだしにされ
る（この工程は図示せず）。
従つて、最終段階の第７図に示すように、本発
明による集積回路の構造においては、酸化シリコ
ンにより直接被覆されない単結晶シリコン及び多
結晶シリコンの全領域はケイ化タンタルで完全に
被覆される。この部分はソース領域及びドレイン
領域の大部分である。またこの部分はグリツドの
上面の全体である。ケイ化タンタルにより被覆さ
れたこれらのシリコン領域は酸化シリコン上に設
けられた酸化タンタル層の部分により分離され
る。この酸化タンタル層部分は１つの能動領域を
他から分離する厚い酸化シリコン上の２つのトラ
ンジスタ間の場所であり、また１つのトランジス
タのソースとグリツド間あるいはドレインとグリ
ツド間の場所である。相互接続金属層４０はケイ
化タンタルにより被覆されたシリコン領域の一部
の上にて該ケイ化タンタルと正確に接触する。相
互接続金属層４０は例えばアルミニウム合金によ
り構成でき、また多結晶シリコン上に付着形成さ
れた他の金属に対するケイ化物の形で自身が合金
化される多結晶シリコンにより構成できることが
分かる。このようにして第１の相互接続レベルが
構成され、そこから別の相互接続レベルを構成す
ることが実質的に可能となる。
なお本発明はシリコン以外の基体（絶縁基体ま
たは別の半導体基体）上に形成される集積回路に
も当然適用可能である。
（発明の効果） 以上詳細に説明したように、本発明によれば、
ドープされたシリコン領域の電気抵抗を効果的に
低減させることが可能となる。またこのような利
点を有する集積回路を安価で簡便に提供でき、大
量生産にも適する。
【図面の簡単な説明】
第１図〜第７図はそれぞれ電界効果トランジス
タを組込んだ本発明による集積回路の製造の各工
程を示す図である。 １０……単結晶シリコン片、１２……酸化シリ
コン領域、１４……ソース、１６……ドレイン、
１８……グリツド、２０……酸化シリコン層、２
２……酸化シリコン被覆層、２４……酸化シリコ
ン被覆層、２６……タンタル層、２８，３０，３
２……ケイ化タンタル領域、３４，３４′，３６，
３６′……酸化タンタル領域、３８……酸化シリ
コン層、４０……相互接続金属層。

Claims (1)

  1. 【特許請求の範囲】 １ 少なくとも一部が相互接続導電性層の接続部
    に接続される単結晶シリコン領域および／または
    多結晶シリコン領域を含む集積回路において、こ
    れらの領域がケイ化タンタルにより完全に被覆さ
    れ、かつ絶縁体、特に酸化シリコンの上に設けら
    れた酸化タンタルの連続的部分により互いに分離
    され、前記相互接続導電性層が被覆されたシリコ
    ン領域の一部にて前記ケイ化タンタルと点接触す
    ることを特徴とする集積回路。 ２ 薄い酸化シリコンにより絶縁される多結晶シ
    リコンから成るグリツドを有する電界効果トラン
    ジスタが実現され、該トランジスタがケイ化タン
    タルで被覆されたソース領域及びドレイン領域を
    有し、多結晶シリコンから成る前記グリツドの上
    側表面の全体がケイ化タンタルで被覆され、前記
    グリツドの両端には酸化シリコンが付着形成さ
    れ、該酸化シリコンは酸化タンタルにより被覆さ
    れ、該酸化タンタルが前記グリツドのケイ化タン
    タルを前記ソースのケイ化タンタル及び前記ドレ
    インのケイ化タンタルから分離する空間を充たす
    ことを特徴とする特許請求の範囲第１項に記載の
    集積回路。 ３ 前記相互接続導電性層が、前記ケイ化タンタ
    ルの一部の上のところがむきだしになるように設
    けられた厚い酸化シリコンの上に設けられたアル
    ミニウムを基にする合金からなる層であり、該厚
    い酸化シリコンが前記ケイ化タンタルの領域を除
    き当該集積回路の表面全体の上に存在する酸化タ
    ンタルの層を被覆することを特徴とする特許請求
    の範囲第１項に記載の集積回路。 ４ 前記アルミニウムを基にする合金が、Al−
    Si合金、Al−Si−Cu合金またはAl−Ta合金であ
    ることを特徴とする特許請求の範囲第３項に記載
    の集積回路。 ５ (a) シリコン基体片上に、絶縁体特に酸化シ
    リコンを前記基体片の表面上に設けてなる領域
    により分離されるシリコン領域を形成する工程
    と、 (b) 前記基体片の表面全体を均一にタンタルの層
    で被覆する工程と、 (c) 前記基体片を好ましくはアルゴンである中性
    ガスが存在する乾燥雰囲気中にて約750℃の温
    度にさらし、前記タンタルが前記シリコン領域
    を直接被覆する場所全体に亘つてケイ化タンタ
    ルを形成するとともに前記タンタルが前記絶縁
    体を被覆する場所では前記タンタルを保持する
    工程と、 (d) 前記基体片を好ましくは酸素である酸化性ガ
    スの存在する乾燥雰囲気中にて約200℃の温度
    にさらし、前記ケイ化タンタルを酸化すること
    なく前記タンタルを酸化させる工程と、 (e) 残つた酸化タンタルを除去することなく製造
    手順を継続する工程と、 を具備することを特徴とする集積回路の製造方
    法。 ６ 前記タンタルの被覆の前に、多結晶シリコン
    からなるグリツドが薄い酸化シリコン層により前
    記基体片から絶縁され、前記基体片が気相中で化
    学分解により付着形成された酸化シリコン層によ
    り被覆され、該付着形成された酸化シリコン層は
    前記グリツドの多結晶シリコン及び前記グリツド
    の両側の単結晶シリコンがむきだしになるまで垂
    直方向の異方性を有する侵食により均一に除去さ
    れ、該侵食により前記酸化シリコン層が前記グリ
    ツドの両側の長さに沿つて残るようにし、電界効
    果トランジスタを実現したことを特徴とする特許
    請求の範囲第５項に記載の製造方法。 ７ 酸化タンタルの形成後に、前記基体片をケイ
    化タンタル領域の一部の上にて選択的に侵食され
    る厚い酸化シリコンで被覆し、次いで所望の相互
    接続パターンに従つて食刻される金属層を付着形
    成することを特徴とする特許請求の範囲第５項ま
    たは第６項に記載の製造方法。
JP59246368A 1983-11-22 1984-11-22 集積回路およびその製造方法 Granted JPS60138942A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8318565 1983-11-22
FR8318565A FR2555365B1 (fr) 1983-11-22 1983-11-22 Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede

Publications (2)

Publication Number Publication Date
JPS60138942A JPS60138942A (ja) 1985-07-23
JPH0418702B2 true JPH0418702B2 (ja) 1992-03-27

Family

ID=9294381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246368A Granted JPS60138942A (ja) 1983-11-22 1984-11-22 集積回路およびその製造方法

Country Status (6)

Country Link
US (2) US4593454A (ja)
EP (1) EP0143700B1 (ja)
JP (1) JPS60138942A (ja)
AT (1) ATE65003T1 (ja)
DE (1) DE3484769D1 (ja)
FR (1) FR2555365B1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
US4731318A (en) * 1985-02-26 1988-03-15 Societe Pour L'etude Et La Fabrication Des Circuits Integres Speciaux - E.F.C.I.S. Integrated circuit comprising MOS transistors having electrodes of metallic silicide and a method of fabrication of said circuit
US5100824A (en) * 1985-04-01 1992-03-31 National Semiconductor Corporation Method of making small contactless RAM cell
US5340762A (en) * 1985-04-01 1994-08-23 Fairchild Semiconductor Corporation Method of making small contactless RAM cell
FR2581248B1 (fr) * 1985-04-26 1987-05-29 Efcis Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4821085A (en) * 1985-05-01 1989-04-11 Texas Instruments Incorporated VLSI local interconnect structure
CN1012310B (zh) * 1985-05-01 1991-04-03 得克萨斯仪器公司 超大规模集成电路的局部互连方法及其结构
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
US4811076A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Device and process with doubled capacitors
US4890141A (en) * 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
DE3676781D1 (de) * 1985-09-13 1991-02-14 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4782033A (en) * 1985-11-27 1988-11-01 Siemens Aktiengesellschaft Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
JPS62160745A (ja) * 1986-01-09 1987-07-16 Fuji Electric Co Ltd 半導体装置
US4703551A (en) * 1986-01-24 1987-11-03 Ncr Corporation Process for forming LDD MOS/CMOS structures
JPH07120672B2 (ja) * 1986-01-28 1995-12-20 日本電気株式会社 半導体装置
US4755479A (en) * 1986-02-17 1988-07-05 Fujitsu Limited Manufacturing method of insulated gate field effect transistor using reflowable sidewall spacers
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS6312168A (ja) * 1986-07-03 1988-01-19 Oki Electric Ind Co Ltd Ｌｄｄｍｉｓ型電界効果トランジスタ
ATE94688T1 (de) * 1986-07-04 1993-10-15 Siemens Ag Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US5436496A (en) * 1986-08-29 1995-07-25 National Semiconductor Corporation Vertical fuse device
EP0326615B1 (en) * 1986-09-19 1993-11-10 Kabushiki Kaisha Komatsu Seisakusho Thin-film el device
US4849344A (en) * 1986-12-11 1989-07-18 Fairchild Semiconductor Corporation Enhanced density modified isoplanar process
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
US4874715A (en) * 1987-05-20 1989-10-17 Texas Instruments Incorporated Read only memory with improved channel length control and method of forming
JP2659714B2 (ja) * 1987-07-21 1997-09-30 株式会社日立製作所 半導体集積回路装置
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4990995A (en) * 1987-09-08 1991-02-05 General Electric Company Low reflectance conductor in an integrated circuit
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4855247A (en) * 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices
JPH0687483B2 (ja) * 1988-02-13 1994-11-02 株式会社東芝 半導体装置
US4951103A (en) * 1988-06-03 1990-08-21 Texas Instruments, Incorporated Fast, trench isolated, planar flash EEPROMS with silicided bitlines
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
JPH02273934A (ja) * 1989-04-17 1990-11-08 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US5019534A (en) * 1989-10-31 1991-05-28 Mos Electronics Process of making self-aligned contact using differential oxidation
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5387811A (en) * 1991-01-25 1995-02-07 Nec Corporation Composite semiconductor device with a particular bipolar structure
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US5154514A (en) * 1991-08-29 1992-10-13 International Business Machines Corporation On-chip temperature sensor utilizing a Schottky barrier diode structure
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2606143B2 (ja) * 1994-07-22 1997-04-30 日本電気株式会社 半導体装置及びその製造方法
JPH10163311A (ja) * 1996-11-27 1998-06-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
US6255180B1 (en) * 1998-05-14 2001-07-03 Cypress Semiconductor Corporation Semiconductor device with outwardly tapered sidewall spacers and method for forming same
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6174762B1 (en) 1999-03-02 2001-01-16 International Business Machines Corporation Salicide device with borderless contact
US6461951B1 (en) * 1999-03-29 2002-10-08 Advanced Micro Devices, Inc. Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
US6265252B1 (en) 1999-05-03 2001-07-24 Vlsi Technology, Inc. Reducing the formation of electrical leakage pathways during manufacture of an electronic device
EP1301941A2 (en) 2000-07-20 2003-04-16 North Carolina State University High dielectric constant metal silicates formed by controlled metal-surface reactions
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
US20070262363A1 (en) * 2003-02-28 2007-11-15 Board Of Regents, University Of Texas System Low temperature fabrication of discrete silicon-containing substrates and devices
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1923265B2 (de) * 1969-05-07 1972-06-22 Licentia Patent Verwaltungs GmbH, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US3986896A (en) * 1974-02-28 1976-10-19 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing semiconductor devices
US3986897A (en) * 1974-09-30 1976-10-19 Motorola, Inc. Aluminum treatment to prevent hillocking
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
JPS5317393A (en) * 1976-07-31 1978-02-17 Mitsubishi Heavy Ind Ltd Commodities delivery detector
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
US4384301A (en) * 1979-11-07 1983-05-17 Texas Instruments Incorporated High performance submicron metal-oxide-semiconductor field effect transistor device structure
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPH0722183B2 (ja) * 1981-10-09 1995-03-08 富士通株式会社 半導体装置用誘電体層の製造方法
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4471524A (en) * 1982-06-01 1984-09-18 At&T Bell Laboratories Method for manufacturing an insulated gate field effect transistor device
US4432035A (en) * 1982-06-11 1984-02-14 International Business Machines Corp. Method of making high dielectric constant insulators and capacitors using same
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel

Also Published As

Publication number Publication date
FR2555365A1 (fr) 1985-05-24
US4593454A (en) 1986-06-10
FR2555365B1 (fr) 1986-08-29
DE3484769D1 (de) 1991-08-08
EP0143700B1 (fr) 1991-07-03
EP0143700A2 (fr) 1985-06-05
JPS60138942A (ja) 1985-07-23
US4714951A (en) 1987-12-22
EP0143700A3 (en) 1985-09-18
ATE65003T1 (de) 1991-07-15

Similar Documents

Publication Publication Date Title
JPH0418702B2 (ja)
JP2685253B2 (ja) 珪素半導体デバイスに電気相互接続部を形成する方法
JPH0365658B2 (ja)
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH09148268A (ja) 半導体装置の製造方法
US4113533A (en) Method of making a mos device
US4845050A (en) Method of making mo/tiw or w/tiw ohmic contacts to silicon
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US4708904A (en) Semiconductor device and a method of manufacturing the same
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
US5946589A (en) Elimination of void formation in aluminum based interconnect structures
JPS62113421A (ja) 半導体装置の製造方法
JPS61156731A (ja) 半導体装置の製造方法
JPH1041298A (ja) 半導体装置及びその製造方法
KR0138864B1 (ko) 직접회로에서의 금속배선 제조방법
JP2874216B2 (ja) 半導体装置およびその製造方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS58191469A (ja) 半導体装置の製造方法
JPH10178095A (ja) 半導体装置及びその製造方法
JP3393455B2 (ja) 半導体装置及び半導体装置の製造方法
JPS62190849A (ja) 半導体装置の製造方法
JPH0228893B2 (ja)
JPH021171A (ja) Ｍｉｓ型半導体集積回路装置
JPS60115265A (ja) 半導体装置及びその製造方法