JPH04239106A - インダクタンス素子 - Google Patents
インダクタンス素子Info
- Publication number
- JPH04239106A JPH04239106A JP203591A JP203591A JPH04239106A JP H04239106 A JPH04239106 A JP H04239106A JP 203591 A JP203591 A JP 203591A JP 203591 A JP203591 A JP 203591A JP H04239106 A JPH04239106 A JP H04239106A
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- conductor
- resistance
- thickness
- conductor wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、通
信用混成 ＧａＡｓＩＣ 等の半導体集積回路に使用す
るインダクタンス素子に係り、特に、高性能な集積回路
を提供することのできるインダクタンス素子に関する。
信用混成 ＧａＡｓＩＣ 等の半導体集積回路に使用す
るインダクタンス素子に係り、特に、高性能な集積回路
を提供することのできるインダクタンス素子に関する。
【０００２】
【従来の技術】従来のインダクタンス素子はスパイラル
形状をしたものがよく用いられ（例えば、Ｊ．Ｓ．Ｊｏ
ｓｉ ｅｔ ａｌ．，“ Ｍｏｎｏｌｉｔｈｉｃ Ｍｉ
ｃｒｏｗａｖｅ Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ
ＦＥＴＯｓｃｉｌｌａｔｏｒｓ ”： ＩＥＥＥ Ｔｒ
ａｎｓ． ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｖｏｌ．ＥＤ‐２８、Ｎｏ．２， Ｆｅｂ． １９８１
およびＲ．Ａ．Ｐｕｃｅｌ，“ Ｄｅｓｉｇｎ Ｃｏ
ｎｓｉｄｅｒａｔｉｏｎｓ ｆｏｒ Ｍｏｎｏｌｉｔｈ
ｉｃ Ｍｉｃｒｏｗａｖｅ Ｃｉｒｃｕｉｔｓ ”：Ｉ
ＥＥＥ Ｔｒａｎｓ． ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔ
ｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ Ｖｏｌ．
ＭＴＴ‐２９，Ｎｏ．６ ，Ｊｕｎｅ １９８１の記載
など）、一定のインダクタンスを得られる条件下で回路
性能向上のため抵抗値を極力低減する目的で、電導体線
の線幅は表皮効果における表皮深さ（使用する主たる周
波数ｆに対し表皮深さをδとした場合にδ＝（ρ／（π
ｆμ））で与えられる。ここで、ρは電導体比抵抗、μ
は電導体透磁率）の２倍に比して大きなものとして構成
されていた。この時、電導体線の厚さは表皮深さの２倍
以下であることが多いので、表皮効果による実効的な抵
抗値の増加は無視できる場合が多かった。しかし、この
ような構成のインダクタンス素子では、回路性能向上の
ために電導体線の厚さをそのまま増加して低抵抗化を図
ろうとしても表皮効果のために十分な低抵抗化が実現で
きなかった。
形状をしたものがよく用いられ（例えば、Ｊ．Ｓ．Ｊｏ
ｓｉ ｅｔ ａｌ．，“ Ｍｏｎｏｌｉｔｈｉｃ Ｍｉ
ｃｒｏｗａｖｅ Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ
ＦＥＴＯｓｃｉｌｌａｔｏｒｓ ”： ＩＥＥＥ Ｔｒ
ａｎｓ． ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｖｏｌ．ＥＤ‐２８、Ｎｏ．２， Ｆｅｂ． １９８１
およびＲ．Ａ．Ｐｕｃｅｌ，“ Ｄｅｓｉｇｎ Ｃｏ
ｎｓｉｄｅｒａｔｉｏｎｓ ｆｏｒ Ｍｏｎｏｌｉｔｈ
ｉｃ Ｍｉｃｒｏｗａｖｅ Ｃｉｒｃｕｉｔｓ ”：Ｉ
ＥＥＥ Ｔｒａｎｓ． ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔ
ｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ Ｖｏｌ．
ＭＴＴ‐２９，Ｎｏ．６ ，Ｊｕｎｅ １９８１の記載
など）、一定のインダクタンスを得られる条件下で回路
性能向上のため抵抗値を極力低減する目的で、電導体線
の線幅は表皮効果における表皮深さ（使用する主たる周
波数ｆに対し表皮深さをδとした場合にδ＝（ρ／（π
ｆμ））で与えられる。ここで、ρは電導体比抵抗、μ
は電導体透磁率）の２倍に比して大きなものとして構成
されていた。この時、電導体線の厚さは表皮深さの２倍
以下であることが多いので、表皮効果による実効的な抵
抗値の増加は無視できる場合が多かった。しかし、この
ような構成のインダクタンス素子では、回路性能向上の
ために電導体線の厚さをそのまま増加して低抵抗化を図
ろうとしても表皮効果のために十分な低抵抗化が実現で
きなかった。
【０００３】また、従来は、上記のように低抵抗のイン
ダクタンス素子がマイクロチップ上で得られなかったと
いう状況から、低抵抗のインダクタンス素子を用いたバ
ンドパスフィルタ（キャパシタンス素子とインダクタン
ス素子とから構成される）をマイクロチップ上に形成す
ることもできなかった。このため、種々の素子や回路を
ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ
ＩＣ）として同一基板に形成することが、技術的には可
能でも、各回路間を接続するバンドパスフィルタの部分
は個別部品で接続しなければならないため、一つのチッ
プ上に集積化できる回路の規模、範囲に制約があった。
ダクタンス素子がマイクロチップ上で得られなかったと
いう状況から、低抵抗のインダクタンス素子を用いたバ
ンドパスフィルタ（キャパシタンス素子とインダクタン
ス素子とから構成される）をマイクロチップ上に形成す
ることもできなかった。このため、種々の素子や回路を
ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ
ＩＣ）として同一基板に形成することが、技術的には可
能でも、各回路間を接続するバンドパスフィルタの部分
は個別部品で接続しなければならないため、一つのチッ
プ上に集積化できる回路の規模、範囲に制約があった。
【０００４】
【発明が解決しようとする課題】上記したように、従来
技術においては、インダクタンス素子について十分な低
抵抗化を図り得ないこと、インダクタンス素子を用いた
回路の規模、範囲に制約があることなどの問題点があっ
た。
技術においては、インダクタンス素子について十分な低
抵抗化を図り得ないこと、インダクタンス素子を用いた
回路の規模、範囲に制約があることなどの問題点があっ
た。
【０００５】本発明の目的は、上記従来技術の有してい
た課題を解決して、インダクタンス素子の抵抗を低減す
ることによって、高性能な通信用混成ＩＣ等半導体集積
回路を提供し、かつ、低抵抗インダクタンス素子による
バンドパスフィルタのマイクロチップ化によりチップ上
への混成ＩＣ等半導体回路の集積規模、範囲の拡大を図
ることにある。
た課題を解決して、インダクタンス素子の抵抗を低減す
ることによって、高性能な通信用混成ＩＣ等半導体集積
回路を提供し、かつ、低抵抗インダクタンス素子による
バンドパスフィルタのマイクロチップ化によりチップ上
への混成ＩＣ等半導体回路の集積規模、範囲の拡大を図
ることにある。
【０００６】
【課題を解決するための手段】上記目的は、通信用混成
ＩＣ等半導体集積回路に用いるインダクタンス素子にお
いて、素子を構成する電導体線の線幅を、表皮効果にお
ける表皮深さの２倍と同等乃至はそれ以下とし、かつ該
電導体線の厚さを表皮深さの２倍と同等乃至はそれ以上
とした複数の電導体線を電気的に並列に接続して構成し
たインダクタンス素子とすることによって達成すること
ができる。
ＩＣ等半導体集積回路に用いるインダクタンス素子にお
いて、素子を構成する電導体線の線幅を、表皮効果にお
ける表皮深さの２倍と同等乃至はそれ以下とし、かつ該
電導体線の厚さを表皮深さの２倍と同等乃至はそれ以上
とした複数の電導体線を電気的に並列に接続して構成し
たインダクタンス素子とすることによって達成すること
ができる。
【０００７】
【作用】上記構成とすることによって、表皮効果による
損失なしに各電導体線の抵抗を低減することができ、イ
ンダクタンス素子の抵抗低減を図ることができる。ここ
で、電導体線の厚さを大きくするだけで電導体線の線幅
を表皮深さの２倍と同等乃至はそれ以下としなければ、
厚さを大きくすることによる抵抗低減効果は、表皮効果
によって、十分有効には働かない。
損失なしに各電導体線の抵抗を低減することができ、イ
ンダクタンス素子の抵抗低減を図ることができる。ここ
で、電導体線の厚さを大きくするだけで電導体線の線幅
を表皮深さの２倍と同等乃至はそれ以下としなければ、
厚さを大きくすることによる抵抗低減効果は、表皮効果
によって、十分有効には働かない。
【０００８】
【実施例】以下、本発明インダクタンス素子の構成につ
いて、従来技術素子との比較において、実施例によって
具体的に説明する。
いて、従来技術素子との比較において、実施例によって
具体的に説明する。
【０００９】
【実施例１】図１に本発明インダクタンス素子の平面図
、図２に図１の一点鎖線３に沿って見た同素子の断面図
を示す。図において、６は両端を電気的に並列に接続し
たスパイラル形状の電導体線２の束を示し、かつ、電導
体線２の厚さ５が線幅４よりも大きい構造となっている
ことを示す。
、図２に図１の一点鎖線３に沿って見た同素子の断面図
を示す。図において、６は両端を電気的に並列に接続し
たスパイラル形状の電導体線２の束を示し、かつ、電導
体線２の厚さ５が線幅４よりも大きい構造となっている
ことを示す。
【００１０】また、図３に従来技術のスパイラル形イン
ダクタンス素子の平面図、図４に図３の一点鎖線７に沿
って見た同素子の断面図を示す。すなわち、この場合に
は、電導体線２の厚さ５の方が線幅４よりも小さい構造
となっていることを示す。
ダクタンス素子の平面図、図４に図３の一点鎖線７に沿
って見た同素子の断面図を示す。すなわち、この場合に
は、電導体線２の厚さ５の方が線幅４よりも小さい構造
となっていることを示す。
【００１１】ここで、本発明構成素子と従来技術素子と
の構成の相違について、図５によって説明する。
の構成の相違について、図５によって説明する。
【００１２】まず、図５（ａ）は従来技術の電導体線の
断面形状を拡大して示したもので、電導体線の線幅４が
電導体線の厚さ５や表皮深さ８の２倍よりも大きい構造
となっており、素子の抵抗は電導体線の厚さによって制
限されている。ここで、抵抗を低減する目的で電導体線
の線幅を維持したまま同図（ｂ）に示すように厚さ５を
増しても、表皮効果のために表皮領域８よりも内部の電
導体領域９は電気伝導に殆ど寄与しないために、結果と
して電導体線の厚さを大きくした割には高抵抗になり、
電導体線厚さに反比例するような抵抗の低減は認められ
ない（表面積にほぼ反比例する）。
断面形状を拡大して示したもので、電導体線の線幅４が
電導体線の厚さ５や表皮深さ８の２倍よりも大きい構造
となっており、素子の抵抗は電導体線の厚さによって制
限されている。ここで、抵抗を低減する目的で電導体線
の線幅を維持したまま同図（ｂ）に示すように厚さ５を
増しても、表皮効果のために表皮領域８よりも内部の電
導体領域９は電気伝導に殆ど寄与しないために、結果と
して電導体線の厚さを大きくした割には高抵抗になり、
電導体線厚さに反比例するような抵抗の低減は認められ
ない（表面積にほぼ反比例する）。
【００１３】これに対し、本発明構成の素子の場合には
、５図（ｃ）に示すように、単位となる各電導体線の厚
さ５が各電導体線の線幅４や表皮深さ８の２倍よりも大
きく、電導体線の線幅が表皮深さの２倍よりも小さい構
造となっているために、電導体線全体が電気伝導に寄与
し、有効に抵抗の低減を図ることができる。この場合、
特に、各電導体線間の間隔１０を小さくすることによっ
て、素子全体としての抵抗を一定の占有面積内で有効に
低減することができる。
、５図（ｃ）に示すように、単位となる各電導体線の厚
さ５が各電導体線の線幅４や表皮深さ８の２倍よりも大
きく、電導体線の線幅が表皮深さの２倍よりも小さい構
造となっているために、電導体線全体が電気伝導に寄与
し、有効に抵抗の低減を図ることができる。この場合、
特に、各電導体線間の間隔１０を小さくすることによっ
て、素子全体としての抵抗を一定の占有面積内で有効に
低減することができる。
【００１４】
【実施例２】図６は本発明インダクタンス素子の他の実
施例の構成の平面図を示したものである。なお、図中の
符号は上記例の場合と同一の内容を示す。
施例の構成の平面図を示したものである。なお、図中の
符号は上記例の場合と同一の内容を示す。
【００１５】本実施例の構成は図１の構成と類似してい
るが、図１の構成と異なる点は、各電導体線の配線の中
間部分で細い配線を並列接続する部分を複数個所設けた
ことにある。このような構成とすることによって、配線
抵抗をさらに低減することができ、また、配線中間での
断線の影響を低減し得、製作歩留りを向上することがで
きる。
るが、図１の構成と異なる点は、各電導体線の配線の中
間部分で細い配線を並列接続する部分を複数個所設けた
ことにある。このような構成とすることによって、配線
抵抗をさらに低減することができ、また、配線中間での
断線の影響を低減し得、製作歩留りを向上することがで
きる。
【００１６】
【実施例３】図７は本発明インダクタンス素子のさらに
他の実施例の構成の平面図を示したものである。
他の実施例の構成の平面図を示したものである。
【００１７】本実施例の構成は図１および図６の構成と
類似しているが、上記実施例の構成と異なる点は、配線
の中間部分で細い配線を並列接続する部分を配線のコー
ナー部として、電導体細線の折れ曲がりを極力減少した
点にある。このような構成とすることによって、形成パ
ターンを単純化し得、製作をより容易にすることができ
る。
類似しているが、上記実施例の構成と異なる点は、配線
の中間部分で細い配線を並列接続する部分を配線のコー
ナー部として、電導体細線の折れ曲がりを極力減少した
点にある。このような構成とすることによって、形成パ
ターンを単純化し得、製作をより容易にすることができ
る。
【００１８】
【発明の効果】以上述べてきたように、半導体装置等に
用いるインダクタンス素子を本発明構成の素子とするこ
とによって、従来技術の有していた課題を解決して、表
皮効果による抵抗増加を来すこと無く、電導体厚さの増
加によって素子を低抵抗化することができる。
用いるインダクタンス素子を本発明構成の素子とするこ
とによって、従来技術の有していた課題を解決して、表
皮効果による抵抗増加を来すこと無く、電導体厚さの増
加によって素子を低抵抗化することができる。
【００１９】また、これによって、バンドパスフィルタ
のマイクロチップ化を図ることができる。
のマイクロチップ化を図ることができる。
【図１】図１は本発明インダクタンス素子の概略構成を
示す平面図。
示す平面図。
【図２】図２は本発明インダクタンス素子の概略構成を
示す断面図。
示す断面図。
【図３】図３は従来構成のインダクタンス素子の概略構
成を示す平面図。
成を示す平面図。
【図４】図４は従来構成のインダクタンス素子の概略構
成を示す断面図。
成を示す断面図。
【図５】図５はインダクタンス素子の構成要素である電
導体線の断面図で、（ａ）は従来構成インダクタンス素
子の電導体線の断面図、（ｂ）は従来構成インダクタン
ス素子の電導体線で線の厚さを大きくした場合の断面図
、（ｃ）は本発明インダクタンス素子の電導体線の断面
図。
導体線の断面図で、（ａ）は従来構成インダクタンス素
子の電導体線の断面図、（ｂ）は従来構成インダクタン
ス素子の電導体線で線の厚さを大きくした場合の断面図
、（ｃ）は本発明インダクタンス素子の電導体線の断面
図。
【図６】図６は本発明インダクタンス素子の他の実施例
の構成を示す平面図。
の構成を示す平面図。
【図７】図７は本発明インダクタンス素子のさらに他の
実施例の構成を示す平面図。
実施例の構成を示す平面図。
１…基板、２…電導体線、３…図２の断面の位置、４…
電導体の線幅、５…電導体の厚さ、６…電導体線の束、
７…図４の断面の位置、８…表皮深さ、９…電導体内部
（表皮深さよりも深い個所）、１０…電導体線の間隔。
電導体の線幅、５…電導体の厚さ、６…電導体線の束、
７…図４の断面の位置、８…表皮深さ、９…電導体内部
（表皮深さよりも深い個所）、１０…電導体線の間隔。
Claims (1)
- 【請求項１】素子を構成する電導体線の線幅を、表皮効
果における表皮深さ（使用する主たる周波数ｆに対し表
皮深さをδとした場合にδ＝（ρ／（πｆμ））で与え
られる。ここで、ρは電導体比抵抗、μは電導体透磁率
）の２倍と同等乃至はそれ以下とし、かつ該電導体線の
厚さを表皮深さの２倍と同等乃至はそれ以上とした複数
の電導体線を電気的に並列に接続して構成したことを特
徴とするインダクタンス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP203591A JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP203591A JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239106A true JPH04239106A (ja) | 1992-08-27 |
| JP2827184B2 JP2827184B2 (ja) | 1998-11-18 |
Family
ID=11518078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP203591A Expired - Lifetime JP2827184B2 (ja) | 1991-01-11 | 1991-01-11 | インダクタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827184B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650313U (ja) * | 1992-12-11 | 1994-07-08 | 太陽誘電株式会社 | 積層セラミックインダクタ |
| JP2002353030A (ja) * | 2001-05-25 | 2002-12-06 | Kawasaki Steel Corp | 表面実装型平面磁気素子および集積型回路部品 |
| WO2003005381A1 (de) * | 2001-07-06 | 2003-01-16 | Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung, E.V. | Leitfähige struktur mit verbesserten wechselstromeigenschaften |
-
1991
- 1991-01-11 JP JP203591A patent/JP2827184B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650313U (ja) * | 1992-12-11 | 1994-07-08 | 太陽誘電株式会社 | 積層セラミックインダクタ |
| JP2002353030A (ja) * | 2001-05-25 | 2002-12-06 | Kawasaki Steel Corp | 表面実装型平面磁気素子および集積型回路部品 |
| WO2003005381A1 (de) * | 2001-07-06 | 2003-01-16 | Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung, E.V. | Leitfähige struktur mit verbesserten wechselstromeigenschaften |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827184B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158621B2 (ja) | マルチチップモジュール | |
| JP2000511350A (ja) | 集積回路のための導電体 | |
| US6180995B1 (en) | Integrated passive devices with reduced parasitic substrate capacitance | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| JP2827184B2 (ja) | インダクタンス素子 | |
| JPH0684647A (ja) | インダクタンス素子 | |
| US5652460A (en) | Integrated resistor networks having reduced cross talk | |
| US5751201A (en) | Resonator with metal layers devoid of DC connection and semiconductor device in substrate | |
| TW543236B (en) | High frequency semiconductor device | |
| US7005726B2 (en) | Semiconductor device with an improved transmission line | |
| JPH09238005A (ja) | 高周波線路、それを用いた高周波回路、低雑音増幅器 | |
| JP2000357774A (ja) | 複数本導線線路、インダクタ素子及びモノリシックマイクロ波集積回路 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| TW200416986A (en) | Structure for bond pad of integrated circuit and the forming method thereof | |
| JPS62229958A (ja) | 半導体装置 | |
| JPS6364081B2 (ja) | ||
| TWI652893B (zh) | Ｌｃ共振元件及共振元件陣列 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JP2658376B2 (ja) | 半導体装置 | |
| JPS62250657A (ja) | 半導体集積回路 | |
| JPH09260587A (ja) | インダクタ | |
| JP2808963B2 (ja) | 半導体装置 | |
| JPH0637255A (ja) | Ｌｃ回路の構造 | |
| JPH04171823A (ja) | マイクロ線路の配線構造及びその製法 | |
| JPH0562836A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |