JPH0637255A - Ｌｃ回路の構造 - Google Patents
Ｌｃ回路の構造Info
- Publication number
- JPH0637255A JPH0637255A JP18687292A JP18687292A JPH0637255A JP H0637255 A JPH0637255 A JP H0637255A JP 18687292 A JP18687292 A JP 18687292A JP 18687292 A JP18687292 A JP 18687292A JP H0637255 A JPH0637255 A JP H0637255A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- capacitor
- insulating film
- circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 チップ面積を小さくすることができると共
に、接続配線を短くしてマイクロ波特性への影響を最小
限にできるＬＣ回路の構造を提供する。 【構成】 絶縁膜５を介して基板上に上下に設けられた
キャパシタＣとインダクタＬとからなり、前記キャパシ
タとインダクタは前記絶縁膜を貫通して形成された接続
配線６によって接続されている。
に、接続配線を短くしてマイクロ波特性への影響を最小
限にできるＬＣ回路の構造を提供する。 【構成】 絶縁膜５を介して基板上に上下に設けられた
キャパシタＣとインダクタＬとからなり、前記キャパシ
タとインダクタは前記絶縁膜を貫通して形成された接続
配線６によって接続されている。
Description
【０００１】
【産業上の利用分野】本発明はＬＣ回路の構造に関す
る。さらに詳しくは、集積回路装置でチップ面積を小さ
くすることができるＬＣ回路の構造に関する。
る。さらに詳しくは、集積回路装置でチップ面積を小さ
くすることができるＬＣ回路の構造に関する。
【０００２】
【従来の技術】マイクロ波領域などの高周波の信号を扱
うモノリシックマイクロ波集積回路（ＭＭＩＣ）として
は、通常、ＧａＡｓのアナログＩＣが用いられている。
かかるアナログＩＣでは、図４に示されるようにキャパ
シタＣとインダクタＬとが直列接続されたものが多量に
使われている。これらのキャパシタＣとインダクタＬは
半導体基板表面に横に並べて形成されており、半導体層
を何ら使用していないのに半導体基板表面の面積を多く
専有している。とくに、キャパシタＣは大きな容量を形
成するためには大面積を必要とし、またインダクタＬも
大きなインダクタンスをうるためには巻数を多くする必
要があり平面的にコイルを形成すると大きな面積を必要
とする。
うモノリシックマイクロ波集積回路（ＭＭＩＣ）として
は、通常、ＧａＡｓのアナログＩＣが用いられている。
かかるアナログＩＣでは、図４に示されるようにキャパ
シタＣとインダクタＬとが直列接続されたものが多量に
使われている。これらのキャパシタＣとインダクタＬは
半導体基板表面に横に並べて形成されており、半導体層
を何ら使用していないのに半導体基板表面の面積を多く
専有している。とくに、キャパシタＣは大きな容量を形
成するためには大面積を必要とし、またインダクタＬも
大きなインダクタンスをうるためには巻数を多くする必
要があり平面的にコイルを形成すると大きな面積を必要
とする。
【０００３】
【発明が解決しようとする課題】従来の基板表面にキャ
パシタＣとインダクタＬを並べて配列する構成では、そ
れらを合わせた面積の回路全体に占める割合は非常に大
きく、これらキャパシタＣおよびインダクタＬの存在が
チップサイズを大きくする原因のひとつになっていた。
パシタＣとインダクタＬを並べて配列する構成では、そ
れらを合わせた面積の回路全体に占める割合は非常に大
きく、これらキャパシタＣおよびインダクタＬの存在が
チップサイズを大きくする原因のひとつになっていた。
【０００４】さらに、高周波回路では、僅かの接続線で
もインダクタンスを生じたり、配線間で相互作用した
り、またノイズを拾ったりして悪影響を及ぼし、接続配
線はコンパクトに形成しなければならないという問題が
ある。
もインダクタンスを生じたり、配線間で相互作用した
り、またノイズを拾ったりして悪影響を及ぼし、接続配
線はコンパクトに形成しなければならないという問題が
ある。
【０００５】本発明は、叙上の事情に鑑み、チップサイ
ズを小さくすることができ、接続配線を短くできるＬＣ
回路の構造を提供することを目的とする。
ズを小さくすることができ、接続配線を短くできるＬＣ
回路の構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のＬＣ回路の構造
は、絶縁膜を介して基板上に上下に設けられたキャパシ
タとインダクタとからなり、前記キャパシタとインダク
タは前記絶縁膜を貫通して形成された接続配線によって
接続されてなることを特徴としている。
は、絶縁膜を介して基板上に上下に設けられたキャパシ
タとインダクタとからなり、前記キャパシタとインダク
タは前記絶縁膜を貫通して形成された接続配線によって
接続されてなることを特徴としている。
【０００７】アナログＩＣでは図４に示されるようにキ
ャパシタとインダクタがお互いに独立して使用されるこ
とはむしろ少なく、これらが直列に接続されて一体とな
って使用されることが多い。すなわち、これらを直列に
接続したものがあたかもひとつの回路素子として使用さ
れている。本発明はかかる点に着目してなされたもので
あって、キャパシタとインダクタとを平面的に並べて配
置せずに、基板上に上下にないしは垂直方向に配置する
ことによって、キャパシタまたはインダクタのうち大き
い方の面積しか基板面積を占有しないようにし、チップ
の小面積化を図ったものである。
ャパシタとインダクタがお互いに独立して使用されるこ
とはむしろ少なく、これらが直列に接続されて一体とな
って使用されることが多い。すなわち、これらを直列に
接続したものがあたかもひとつの回路素子として使用さ
れている。本発明はかかる点に着目してなされたもので
あって、キャパシタとインダクタとを平面的に並べて配
置せずに、基板上に上下にないしは垂直方向に配置する
ことによって、キャパシタまたはインダクタのうち大き
い方の面積しか基板面積を占有しないようにし、チップ
の小面積化を図ったものである。
【０００８】
【作用】本発明によれば、キャパシタ形成部分の平らな
部分を利用して絶縁膜を介してインダクタを形成してい
るため、基板の専有面積を大幅に減少する。このばあ
い、キャパシタの面積がインダクタの面積より小さいと
きは、キャパシタの電極の間隔を広げて電極面積を大き
くするか、インダクタのコイルを絶縁膜を介して立体的
に形成することにより、平坦部でインダクタを形成で
き、特性の均一化の面から好ましい。
部分を利用して絶縁膜を介してインダクタを形成してい
るため、基板の専有面積を大幅に減少する。このばあ
い、キャパシタの面積がインダクタの面積より小さいと
きは、キャパシタの電極の間隔を広げて電極面積を大き
くするか、インダクタのコイルを絶縁膜を介して立体的
に形成することにより、平坦部でインダクタを形成で
き、特性の均一化の面から好ましい。
【０００９】
【実施例】つぎに添付図面を参照しつつ本発明のＬＣ回
路の構造を詳細に説明する。
路の構造を詳細に説明する。
【００１０】図１は本発明のＬＣ回路の構造の一実施例
の製造工程説明図である。
の製造工程説明図である。
【００１１】まず、図１の（ａ）に示されるように、Ｇ
ａＡｓなど高周波素子が形成される化合物半導体などか
らなる基板１上にキャパシタＣの下側電極２を形成す
る。下側電極２の材料としては電気伝導度の大きなＡ
ｕ、Ａｇ、Ｃｕなどを用いることができ、蒸着法、スパ
ッタ法などで全面に被着したのち、パターニングしてエ
ッチングするか、あらかじめレジスト膜をパターンニン
グしておき余分なレジスト膜と共に除去するリフトオフ
法などにより形成することができる。
ａＡｓなど高周波素子が形成される化合物半導体などか
らなる基板１上にキャパシタＣの下側電極２を形成す
る。下側電極２の材料としては電気伝導度の大きなＡ
ｕ、Ａｇ、Ｃｕなどを用いることができ、蒸着法、スパ
ッタ法などで全面に被着したのち、パターニングしてエ
ッチングするか、あらかじめレジスト膜をパターンニン
グしておき余分なレジスト膜と共に除去するリフトオフ
法などにより形成することができる。
【００１２】３は下側電極２上に設けられた、Ｓｉ
Ｏ2 、ＳｉＮx 、Ａｌ2 Ｏ3 などからなる誘電体膜であ
る。誘電体膜３は熱ＣＶＤ法やプラズマＣＶＤ法、スパ
ッタ法などにより作製することができる。そして、この
誘電体膜３上に前記下側電極２と同様の材料からなる上
側電極４を形成してキャパシタＣがえられる（図３参
照）。
Ｏ2 、ＳｉＮx 、Ａｌ2 Ｏ3 などからなる誘電体膜であ
る。誘電体膜３は熱ＣＶＤ法やプラズマＣＶＤ法、スパ
ッタ法などにより作製することができる。そして、この
誘電体膜３上に前記下側電極２と同様の材料からなる上
側電極４を形成してキャパシタＣがえられる（図３参
照）。
【００１３】つぎに、えられたキャパシタＣ上に前記誘
電体膜３と同様の材料で絶縁膜５を形成する（図１の
（ｂ））。この絶縁膜５は端部では上側電極４や誘電体
膜３、下側電極２などの段差で凹凸ができるが、上側電
極４の上部では平坦面に形成される。
電体膜３と同様の材料で絶縁膜５を形成する（図１の
（ｂ））。この絶縁膜５は端部では上側電極４や誘電体
膜３、下側電極２などの段差で凹凸ができるが、上側電
極４の上部では平坦面に形成される。
【００１４】ついで前記絶縁膜５にコンタクト孔ないし
はバイアホール（via hole）を形成し、該コンタクト孔
内にコンタクト金属ないしはバイア金属を埋め込んで接
続配線６を形成する（図１の（ｃ））。コンタクト金属
としては下側または上側電極用の材料同様に電気伝導度
の大きいものを用いるのが好ましい。前記コンタクト孔
は、たとえばレジストパターン形成後にＲＩＥなどドラ
イエッチング、ウェットエッチングなどのエッチングな
どを行なうことにより形成される。そして、えられた孔
内に蒸着などによりコンタクト金属を蒸着などにより埋
め込み、ついでリフトオフによりレジストを除去するこ
とにより接続配線６を形成することができる。
はバイアホール（via hole）を形成し、該コンタクト孔
内にコンタクト金属ないしはバイア金属を埋め込んで接
続配線６を形成する（図１の（ｃ））。コンタクト金属
としては下側または上側電極用の材料同様に電気伝導度
の大きいものを用いるのが好ましい。前記コンタクト孔
は、たとえばレジストパターン形成後にＲＩＥなどドラ
イエッチング、ウェットエッチングなどのエッチングな
どを行なうことにより形成される。そして、えられた孔
内に蒸着などによりコンタクト金属を蒸着などにより埋
め込み、ついでリフトオフによりレジストを除去するこ
とにより接続配線６を形成することができる。
【００１５】つぎに、前記絶縁膜５上にインダクタＬを
その端部７（図２参照）が前記接続配線６上に位置する
ように形成する（図１の（ｄ））。インダクタＬの材料
としては、前記キャパシタの電極同様に電気伝導度の大
きなＡｕ、Ａｇ、Ｃｕなどを用いることができる。イン
ダクタＬは、（１）これら材料を蒸着させたのちにレジ
ストパターンを形成し、不要部分をＲＩＥ、イオンミリ
ング、ウェットエッチングなどのエッチングにより除去
し、ついでレジストを剥離する方法や、（２）レジスト
パターンを形成したのちに材料を蒸着させ、ついでリフ
トオフによりレジストを除去する方法などにより作製す
ることができる。
その端部７（図２参照）が前記接続配線６上に位置する
ように形成する（図１の（ｄ））。インダクタＬの材料
としては、前記キャパシタの電極同様に電気伝導度の大
きなＡｕ、Ａｇ、Ｃｕなどを用いることができる。イン
ダクタＬは、（１）これら材料を蒸着させたのちにレジ
ストパターンを形成し、不要部分をＲＩＥ、イオンミリ
ング、ウェットエッチングなどのエッチングにより除去
し、ついでレジストを剥離する方法や、（２）レジスト
パターンを形成したのちに材料を蒸着させ、ついでリフ
トオフによりレジストを除去する方法などにより作製す
ることができる。
【００１６】図１に示される実施例１においては、イン
ダクタＬは平坦な絶縁膜５上に平面的に形成されている
が、コイルの巻き数を増やしたいときはインダクタの材
料の上に絶縁膜を介して、さらにコイルを積層して立体
的に形成するようにしてもよい。このばあい、ポリイミ
ドなど表面が平坦化し易い絶縁膜を使用したり、一段目
のコイルと同じ形状のコイルを積み重ねれば立体的なイ
ンダクタを形成しやすい。
ダクタＬは平坦な絶縁膜５上に平面的に形成されている
が、コイルの巻き数を増やしたいときはインダクタの材
料の上に絶縁膜を介して、さらにコイルを積層して立体
的に形成するようにしてもよい。このばあい、ポリイミ
ドなど表面が平坦化し易い絶縁膜を使用したり、一段目
のコイルと同じ形状のコイルを積み重ねれば立体的なイ
ンダクタを形成しやすい。
【００１７】なお、インダクタの端子接続配線は、表面
の凹凸部を経て引き出されるが、この部分はただ接続だ
けが目的のため差し支えない。
の凹凸部を経て引き出されるが、この部分はただ接続だ
けが目的のため差し支えない。
【００１８】基板１に前述のようにＧａＡｓなどの化合
物半導体を使用することにより、高周波用ＦＥＴやダイ
オードなどを基板に形成でき、本発明のＬＣ回路と共に
高周波回路のモノリック集積回路を小さなチップサイズ
でコンパクトに形成できる。
物半導体を使用することにより、高周波用ＦＥＴやダイ
オードなどを基板に形成でき、本発明のＬＣ回路と共に
高周波回路のモノリック集積回路を小さなチップサイズ
でコンパクトに形成できる。
【００１９】
【発明の効果】以上説明したとおり、本発明のＬＣ回路
の構造においては、キャパシタとインダクタを基板上に
立体的に配置しているので、チップ面積を小さくするこ
とができる。しかも縦方向の接続であるため相互の接続
配線は１〜２μｍ位と従来の10μｍ以上より大幅に減少
でき、接続配線による相互干渉やノイズを拾うなどの特
性への悪影響を大幅に防止でき、小型で高特性のマイク
ロ波モノリシック集積回路をうるこができる。
の構造においては、キャパシタとインダクタを基板上に
立体的に配置しているので、チップ面積を小さくするこ
とができる。しかも縦方向の接続であるため相互の接続
配線は１〜２μｍ位と従来の10μｍ以上より大幅に減少
でき、接続配線による相互干渉やノイズを拾うなどの特
性への悪影響を大幅に防止でき、小型で高特性のマイク
ロ波モノリシック集積回路をうるこができる。
【図１】本発明のＬＣ回路の構造の一実施例の製造工程
説明図である。
説明図である。
【図２】図１に示されるインダクタの平面説明図であ
る。
る。
【図３】図１に示されるキャパシタの平面説明図であ
る。
る。
【図４】従来のアナログＩＣの一例の回路図である。
１ 基板 ２ 下側電極 ３ 誘電体膜 ４ 上側電極 ５ 絶縁膜 ６ 接続配線 Ｃ キャパシタ Ｌ インダクタ
Claims (1)
- 【請求項１】 絶縁膜を介して基板上に上下に設けられ
たキャパシタとインダクタとからなり、前記キャパシタ
とインダクタは前記絶縁膜を貫通して形成された接続配
線によって接続されてなることを特徴とするＬＣ回路の
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18687292A JPH0637255A (ja) | 1992-07-14 | 1992-07-14 | Ｌｃ回路の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18687292A JPH0637255A (ja) | 1992-07-14 | 1992-07-14 | Ｌｃ回路の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637255A true JPH0637255A (ja) | 1994-02-10 |
Family
ID=16196155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18687292A Pending JPH0637255A (ja) | 1992-07-14 | 1992-07-14 | Ｌｃ回路の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP2006286857A (ja) * | 2005-03-31 | 2006-10-19 | Fujikura Ltd | 半導体装置 |
| US10457520B2 (en) | 2016-01-25 | 2019-10-29 | Sumitomo Chemical Company, Limited | Film roll and method for producing film roll |
-
1992
- 1992-07-14 JP JP18687292A patent/JPH0637255A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP2006286857A (ja) * | 2005-03-31 | 2006-10-19 | Fujikura Ltd | 半導体装置 |
| US10457520B2 (en) | 2016-01-25 | 2019-10-29 | Sumitomo Chemical Company, Limited | Film roll and method for producing film roll |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0413348B1 (en) | Semiconductor integrated circuit | |
| US5788854A (en) | Methods for fabrication of thin film inductors, inductor networks, inductor/capactor filters, and integration with other passive and active devices, and the resultant devices | |
| US5576680A (en) | Structure and fabrication process of inductors on semiconductor chip | |
| US6124624A (en) | Q inductor with multiple metallization levels | |
| US20020118523A1 (en) | Electronic circuit equipment using multilayer circuit board | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| EP3937093B1 (en) | Quantum computing circuit comprising a plurality of chips and method for manufacturing the same | |
| JP3158621B2 (ja) | マルチチップモジュール | |
| CN1220778A (zh) | 集成电路的导体 | |
| US6169320B1 (en) | Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal | |
| JP2006185935A (ja) | キャパシタ部品 | |
| US7129561B2 (en) | Tri-metal and dual-metal stacked inductors | |
| JPH0637255A (ja) | Ｌｃ回路の構造 | |
| KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR19980014335A (ko) | 산화막 다공성 실리콘 기판을 이용한 초고주파 소자 | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| KR100331226B1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 | |
| JP3161147B2 (ja) | スパイラルインダクタ素子 | |
| JP2564916B2 (ja) | 半導体装置とその製造方法 | |
| JPS6364081B2 (ja) | ||
| JPH04239106A (ja) | インダクタンス素子 | |
| JPH0637251A (ja) | 半導体装置 | |
| JP4644949B2 (ja) | 半導体装置及びそのスパイラルインダクタ製造方法 | |
| JP2522478Y2 (ja) | 印刷配線板 | |
| KR100379900B1 (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법 |