JPH0424075B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は所定条件を満足したときに遊技者に有
利な権利が発生するパチンコ機に関する。

（従来の技術） パチンコ機には所定条件を満足たとえば所定の
入賞口にパチンコ球が飛入したとき入賞装置への
入賞確率を増大させるものがある。そして入賞し
たパチンコ球に対しては所定数の賞品球が払出さ
れるため、単位時間当りに得られる賞品球数が通
常の遊技状態における場合よりも多くなり、遊技
者に有利な権利を発生させることになる。このた
め遊技者は権利発生中に賞品球を集中的に得るこ
とができ、パチンコ遊技に変化を持たせている。

このようなパチンコ機には、遊技盤面に設けら
れた大入賞口を開閉することによりパチンコ球を
入賞させる入賞確率増大状態およびパチンコ球を
入賞させない閉状態のいずれかを形成する特別入
賞装置と、上記大入賞口を開閉制御する開閉手段
とを設け、遊技盤面に設けられた権利確保用入賞
口への入賞に基いて前記開閉手段の駆動を待機さ
せたのち、さらに遊技盤面に設けられた権利行使
用入賞口に入賞したときに待機状態の前記開閉手
段を予め定められた時間駆動するものがある。こ
のような権利を行使することによつて、パチンコ
球が大入賞口に入賞し易くなり遊技者に有利な権
利を発生させることになる。

（発明が解決しようとする課題） しかしながらこの種のパチンコ機において、遊
技者に有利な権利を発生させるためには複数の条
件を満足、いいかえればパチンコ球を権利確保用
入賞口に入賞させたのちに、権利行使用入賞口に
入賞させなければならない。このような権利を発
生させる可能性は遊技者の技術および遊技盤面の
障害釘調整、遊技者の技術および偶然性に依存
し、その確率は、遊技者に有利な権利が発生して
いない場合における通常の入賞口への入賞確率と
比較して、きわめて小さく定められている。この
ため遊技者に有利な権利が発生していない場合に
は遊技変化に乏しくなり易く、パチンコ遊技が単
調になることから遊技者の遊技意欲は減退する傾
向にある。

そこで本発明は遊技変化に富んだパチンコ機の
提供を目的としている。

（課題を解決する手段） 本発明は上記目的を達成するために、遊技盤面
４に打ち出されたパチンコ球を取り込むことによ
り入賞可能な入賞確率増大状態およびパチンコ球
を取り込まない閉状態のいずれかを形成する普通
入賞装置（第１入賞装置）２と、パチンコ球の入
賞に基いて閉状態にある普通入賞装置２を所定時
間入賞確率増大状態に移行させる普通始動口（権
利行使用入賞口）２７，２８を設けた構成として
いる。

（作用） 本発明はこのように構成したので、閉状態の普
通入賞装置２が入賞確率増大状態に移行するため
には、パチンコ球が普通始動口２７，２８に入賞
することを満足するのみでよいことから、遊技者
に有利な権利を発生させる可能性は、条件を複数
満足する場合よりも増大する。

（実施例） 以下に本発明の一実施例を図面に基いて説明す
る。第１図〜第４図において、１は本発明のパチ
ンコ機に設けられた入賞装置で、この入賞装置１
は第１入賞装置２と第２入賞装置３とからなり、
この第１入賞装置２および第２入賞装置３は遊技
盤面４に上下関係をもつて取り付けられている。
本実施例では特別入賞装置は第１入賞装置２およ
び第２入賞装置３からなり、普通入賞装置は第１
入賞装置２からなる。すなわち上記特別入賞装置
は上記普通入賞装置を兼ね備えまたは包含するこ
とになる。

第１入賞装置２はプラスチツクからなるケーシ
ング５で形成されており、その上部には天入賞口
６、左右天肩飛込入賞口７，８が設けられ、その
下部には左右飛込入賞口９，１０が設けられてい
る。その天入賞口６、左右天肩入賞口７，８は通
常の入賞球検知機構（図示省略）に連通してお
り、その両入賞口６，７，８にパチンコ球が飛入
すると、その入賞球検知機構により所定数の賞品
球が払出されるようになつている。左右飛込入賞
口９，１０はその排出口が下方に向って開口して
おり、その左右飛込入賞口９，１０にパチンコ球
が飛入すると、そのパチンコ球は第２入賞装置３
に向つて案内される。

第１入賞装置２のケーシング５中央、すなわち
天入賞口６、左右肩飛込入賞口７，８と左右飛込
入賞口９，１０との間には、大入賞口１１が開口
されており、その大入賞口１１に対応して大入賞
口１１の開口縁部両端にはセンターゲート１２が
開閉可能に支持されている。このセンターゲート
１２は案内板部１２ａと側板部１２ｂ，１２ｂと
からなる。案内板部１２ａはその下端部両端が大
入賞口１１開口縁部に枢支されており、案内板部
１２ａはその上端が遊技盤面４に対して接近・離
間する方向に該案内板部１２ａの下端部両端を支
点として大入賞口１１を開閉する。側板部１２ｂ
は案内板部１２ａの両端に立設されており、その
側板部１２ｂ，１２ｂの重みにより案内板部１２
ａは常に開く方向に付勢されている。すなわち側
板部１２ｂは扇形状をなしており、その各一端縁
部が案内板部１２ａの両端に固着され、その他端
縁部はケーシング５の前面から遠のく方向に延び
ている。このため案内板部１２ａは各側板部１２
ｂの他端縁部がケーシング５の前面に当接するま
で開くことになり、この各側板部１２ｂの他端縁
部と一端縁部とのなす角度は案内板部１２ａの開
度を決定する。

そして各側板部１２ｂの他端縁部はその他端縁
部がケーシング５の前面に当接したときには左右
飛込入賞口９，１０まで延びており、そのときの
各側板部１２ｂと、ケーシング５の前面に立設さ
れた起立板１３，１３とは左右飛込入賞口９，１
０へのパチンコ球の飛入確率を増大させる通路１
３ａ，１３ａを形成する。そしてこのセンターゲ
ート１２は第３図に示すようにセンターゲート制
御レバー機構１４を介して、大入賞口１１の開閉
手段としてのソレノイド１５により開閉制御され
る（後述）。

なおセンターゲート１２は、上記特別入賞装置
にあつては大入賞口１１を開閉するものである一
方、上記普通入賞装置にあつてはパチンコ球を取
り込むための取込口を開閉するものである。そし
て上記特別入賞装置において大入賞口１１を開放
した場合、パチンコ球を入賞させる第１の入賞確
率増大状態を形成し、大入賞口１１を閉鎖した場
合、パチンコ球を入賞させない閉状態を形成す
る。他方、上記普通入賞装置において上記取込口
を開放した場合、パチンコ球を入賞させる第２の
入賞確率増大状態を形成し、上記取込口を閉鎖し
た場合にパチンコ球を入賞させない閉状態を形成
する。また大入賞口（取込口）１１には入賞した
パチンコ球数をカウントするカウントスイツチ１
６が内蔵されている。すなわち上記特別入賞装置
および普通入賞装置は、パチンコ球を大入賞口１
１または取込口から入賞させる入賞確率増大状態
およびパチンコ球を入賞させない閉状態のいずれ
かを形成する。

第２入賞装置３はプラスチツクからなるケーシ
ング１７で形成されており、その上部には前記左
右飛込入賞口９，１０に飛入したパチンコ球を受
ける受け皿１８が設けられている。その受け皿１
８はケーシング１７前面への巾広のパチンコ球通
路１９を介してつながつており、受け皿１８に受
け入れられたパチンコ球はパチンコ球通路１０を
通ってケーシング１７前方に転動するようになつ
ている。ケーシング１７前面にはパチンコ球通路
１９の開口下方において仕切り部２０，２１の間
が権利確保用入賞口２２とされており、この権利
確保用入賞口２２には権利確保スイツチ２３が内
蔵されている。権利確保用入賞口２２の両側には
所定数の賞品球が払出される通常の入賞口２４，
２５が設けられており、権利確保用入賞口２２の
上方におけるケーシング１７前面には権利確保表
示ランプ２６が設けられている。

ケーシング１７の前面には権利確保用入賞口２
２，入賞口２４，２５の両側に権利行使用入賞口
２７，２８が設けられており、この権利行使用入
賞口２７，２８にはそれぞれ権利行使スイツチ２
９が設けられている。なお本実施例において権利
行使用入賞口２７，２８は上記普通入賞装置を駆
動する普通始動口としての機能を兼用している。
３０，３１は飾り板、３２は権利行使表示ランプ
である。

第４図はソレノイド１５の制御回路を示すもの
で３３，３４，３５はフリツプフロツプ回路、３
６はクロツク発振回路、３７は12ビツトバイナリ
カウンタ回路、３８，３９，４０はリセツト回
路、４１はランプ表示点滅回路、４２はソレノイ
ドドライブ回路、４３は権利確保表示ランプドラ
イブ回路、４４は権利行使表示ランプドライブ回
路。４５は10カウント記憶回路、４６は電子音発
生回路、そして４７は音声増巾回路である。この
うちフリツプフロツプ回路３３とフリツプフロツ
プ回路３４とが権利確保回路を概略構成し、フリ
ツプフロツプ回路３５とリセツト回路３８，３
９，４０、クロツク回路３６、12ビツトバイナリ
カウンタ回路３７およびソレノイドドライブ回路
４２が権利行使回路を概略構成している。以下、
これらの各回路の構成および機能を説明する。

フリツプフロツプ回路３３は入力端子Ｃと電源
電位端子Ｄと接地端子Ｓと出力端子Ｑ，とリセ
ツト端子Ｒとを有している。入力端子Ｃには電源
電圧V_CCと権利確保スイツチ２３とがナンドゲー
ト４９を介して接続され、電源電圧V_CCは高電位
側とされている。権利確保スイツチ２３が第４図
に示すように開成状態のときには出力端子ＱはＬ
を出力しており、権利確保スイツチ２３が閉成さ
れると、入力端子Ｃに１クロツクが入力され、出
力端子ＱにはＨが出力される。出力端子はここ
では使用されていない。

フリツプフロツプ回路３４は入力端子Ｄ，Ｃと
接地端子Ｓと出力端子Ｑ，とリセツト端子Ｒと
を有している。入力端子Ｄにはフリツプフロツプ
回路３３の出力端子Ｑからの出力が入力されてお
り、入力端子Ｃにはアンド回路５０およびナンド
ゲート５１を介して権利行使スイツチ２９に接続
されている。権利行使スイツチ２９が第４図に示
すように開成状態のときにはアンド回路５０から
Ｌが出力されており、権利行使スイツチ２９がパ
チンコ球の飛入により閉成されると、アンド回路
５０からＨが出力される。このアンド回路５０の
出力はオア回路５２を介してフリツプフロツプ回
路３３のリセツト端子Ｒに入力されており、アン
ド回路５０がＨを出力したときにはフリツプフロ
ツプ回路３３はリセツトされ、その出力端子Ｑは
Ｌ状態になる。フリツプフロツプ回路３４の入力
端子Ｃには権利行使スイツチ２９の閉成に伴い１
クロツクが入力されるようになつており、その１
クロツク入力によりフリツプフロツプ回路３４の
出力端子Ｑはその入力端子ＤにＬが入力されてい
るときにはそのままＬを出力し、その入力端子Ｄ
にＨが入力されているときにはＨを出力する。出
力端子は前記出力端子Ｑと逆の出力信号を出力
する。

フリツプフロツプ回路３５は２つのノア回路５
３，５４から構成されていて、ノア回路５３の一
入力端子にはアンド回路５０の出力が入力され、
ノア回路５３の出力はノア回路５４の一入力端子
に入力され、ノア回路５４の出力はノア回路５３
の他入力端子に接続され、ノア回路５４の他入力
端子には後述するオア回路５５の出力が入力され
ている。そしてこのフリツプフロツプ回路３５は
ノア回路５３にＬが入力され、かつ、ノア回路５
４にＨが入力されたときにＬを出力し、ノア回路
５３にＨが入力され、かつ、ノア回路５４にＬが
入力されたときにＨを出力し、両ノア回路５３，
５４にＬが入力されたときには前回の出力を保持
する機能を有している。

12ビツトバイナリカウンタ回路３７は入力端子
Ｃと出力端子Q₁〜₁₂とリセツト端子Ｒとを有して
いる。入力端子Ｃは第５図に示すようなクロツク
信号を発生するクロツク発振回路３６に接続され
ていて、各出力端子Q₁〜Q₁₂は第５図（最上部）
に示すような矩形信号を発生するようにされてい
る。出力端子Q₁はクロツク信号の周期の２倍の
周期で第１番目のクロツク信号が入力されたとき
に矩形信号を出力する。出力端子Q₂はクロツク
信号の周期の４倍の周期で第２番目のクロツク信
号が入力されたときに矩形信号を出力する。出力
端子Q₃はクロツク信号の周期の８倍の周期で第
４番目のクロツク信号が入力されたときに矩形信
号を出力する。出力端子Q₄はクロツク信号の周
期の16倍の周期で第８番目のクロツク信号が入力
されたときに矩形信号を出力する。

出力端子Q₅はクロツク信号の周期の32倍の周
期で第16番目のクロツク信号が入力されたときに
矩形信号を出力する。出力端子Q₆はクロツク信
号の周期の64倍の周期で第32番目のクロツク信号
が入力されたときに矩形信号を出力する。出力端
子Q₇はクロツク信号の周期の128倍の周期で第64
番目のクロツク信号が入力されたときに矩形信号
を出力する。出力端子Q₈はクロツク信号の周期
の256倍の周期で第128番目のクロツク信号が入力
されたときに矩形信号を出力する。出力端子Q₉
はクロツク信号の周期の512倍の周期で第256番目
のクロツク信号が入力されたときに矩形信号を出
力する。出力端子Q₁₀はクロツク信号の周期の
1024倍の周期で第512番目のクロツク信号が入力
されたときに矩形信号を出力する。出力端子Q₁₁
はクロツク信号の周期の2048倍の周期で第1024番
目のクロツク信号が入力されたときに矩形信号を
出力する。出力端子Q₁₂はクロツク信号の周期の
4096倍の周期で第2048番目のクロツク信号が入力
されたときに矩形信号を出力する。

リセツト回路３８はアンド回路５６からなり、
このアンド回路５６には12ビツトバイナリカウン
タ回路３７の出力端子Q₄，Q₆の出力が入力され、
このアンド回路５６の出力はオア回路５５に入力
されている。このオア回路５５にはこの他にフリ
ツプフロツプ回路３４の出力端子Ｑからの出力が
入力されているとともに電源リセツト回路５７か
らの出力が入力されており、オア回路５５からの
出力は前述のようにフリツプフロツプ回路３５の
構成要素としてのノア回路５４の他入力端子に入
力されている。ここで電源リセツト回路５７はＬ
を出力している。

ソレノイドドライブ回路４２はオア回路５８、
抵抗５９、トランジスタ６０等からなりこれら各
構成要素５８，５９，６０を介してソレノイド１
５に接続されている。そのオア回路５８にはフリ
ツプフロツプ回路３５の出力と12ビツトバイナリ
カウンタ回路３７の出力端子Q₇からの出力とが
入力されている。

リセツト回路３９はノア回路６１とアンド回路
６２とオア回路６３とを有している。ノア回路６
１にはフリツプフロツプ回路３５の出力とフリツ
プフロツプ回路３４の出力端子Ｑからの出力とが
入力されている。アンド回路６２にはノア回路６
１の出力と12ビツトバイナリカウンタ回路３７の
出力端子Q₆からの出力とが入力されている。オ
ア回路６３にはアンド回路６２の出力とアンド回
路５０の出力とが入力されており、オア回路６３
の出力は12ビツトバイナリカウンタ回路３７のリ
セツト端子Ｒに入力されている。そして権利行使
スイツチ２９が開成状態すなわちアンド回路５０
からＬを出力している場合であつて、ノア回路６
１からＨが出力されている場合には12ビツトバイ
ナリカウンタ回路３７の出力端子Q₆からの出力
信号がアンド回路６２、オア回路６３を介して12
ビツトバイナリカウンタ回路３７のリセツト端子
Ｒに入力され、該出力信号により12ビツトバイナ
リカウンタ回路３７のリセツト・リセツト解除が
繰返される。

さらに詳述すれば上記出力端子Q₆からの出力
信号がＬ状態のとき、12ビツトバイナリカウンタ
回路３７はリセツトが解除されており、該出力信
号がＨ状態になつたとき（最初のＨの立ち上がり
時）、12ビツトバイナリカウンタ回路３７はリセ
ツトされる。12ビツトバイナリカウンタ回路３７
がリセツトされると、その出力端子Q₁〜Q₁₂はＬ
状態になるためオア回路６３からＬが出力される
ことになり、12ビツトバイナリカウンタ回路３７
のリセツトが解除され、このリセツト解除時から
新たに12ビツトバイナリカウンタ回路３７の出力
端子Q₁〜Q₁₂からは、第５図および第６図に示す
ように各矩形信号が出力され始める。したがつて
この12ビツトバイナリカウンタ回路３７の出力端
子Q₁〜Q₁₂はＬ状態からスタートすることにな
る。

またアンド回路５０がＬを出力している場合で
あつて、ノア回路６１からＬを出力している場合
にはオア回路６３からＬが出力されることにな
り、12ビツトバイナリカウンタ回路３７はリセツ
ト解除状態になつてその各出力端子Q₁〜Q₁₂はそ
れぞれ第５図および第６図に示す矩形信号を出力
する。そして権利行使スイツチ２９が閉成された
場合、アンド回路６２からの出力信号の如何に関
わらず、オア回路６３からはＨが出力されること
になり、12ビツトバイナリカウンタ回路３７はリ
セツトされる。これにより12ビツトバイナリカウ
ンタ回路３７は閉状態から第１または第２の入賞
確率増大状態に移行する時、すなわち基準時が決
定される。

リセツト回路４０はアンド回路６４とインバー
タ素子６５とノアゲート６６とを有している。ア
ンド回路６４には12ビツトバイナリカウンタ回路
３７の出力端子Q₉，Q₁₂の出力が入力されてい
る。アンド回路６４の出力端子はインバータ素子
６５を介してノアゲート６６の一入力端子に接続
され、ノアゲート６６の他入力端子はコンデンサ
を介して接地されている。このノアゲート６６の
接地側は常時Ｌ状態になつている。

ノアゲート６６の出力はオア回路６７に入力さ
れている。オア回路６７にはこの他に電源リセツ
ト回路５７からの出力と、後述するアンド回路６
８からの出力とが入力されており、このオア回路
６７の出力はフリツプフロツプ回路３４のリセツ
ト端子に入力されている。そしてこのオア回路６
７からＨが出力されると、フリツプフロツプ回路
３４はリセツトされてその出力端子Ｑからの出力
をＬとし、出力端子からの出力端子をＨとす
る。

ランプ表示点滅回路４１はアンド回路６９，７
０を有している。アンド回路６９には12ビツトバ
イナリカウンタ回路３７の出力端子Q₄，Q₅から
の出力が入力されており、アンド回路７０にはフ
リツプフロツプ回路３４の出力端子Ｑからの出力
と12ビツトバイナリカウンタ回路３７の出力端子
Q₄からの出力とが入力されている。

権利確保表示ランプドライブ回路４３はアンド
回路７１と抵抗７２とトランジスタ７３とを有し
ている。アンド回路７１にはフリツプフロツプ回
路３３の出力端子Ｑからの出力と、アンド回路６
９からの出力とが入力されており、このアンド回
路７１の出力は抵抗７２およびトランジスタ７３
を介して権利確保表示ランプ２６に入力される。

権利行使表示ランプドライブ回路４４はオア回
路７４と抵抗７５とトランジスタ７６とを有して
いる。オア回路７４にはフリツプフロツプ回路３
５からの出力とアンド回路７０の出力とが入力さ
れており、オア回路７４の出力は抵抗７５および
トランジスタ７６を介して権利行使表示ランプ３
２に入力される。

10カウント記憶回路４５は４ビツトバイナリカ
ウンタ回路７７とアンド回路６８とを有する。４
ビツトバイナリカウンタ回路７７はリセツト端子
Ｒと入力端子Ｃと電源電位端子CEと出力端子Q₁
〜Q₄を有している。このリセツト端子Ｒにはフ
リツプフロツプ回路３４の出力端子からの出力
が入力されており、このリセツト端子ＲにＨが入
力されると、この４ビツトバイナリカウンタ回路
７７はリセツトされて各出力端子Q₁〜Q₄はＬ状
態になる。この４ビツトバイナリカウンタ回路７
の入力端子Ｃにはナンドゲート７８の入力端子が
接続されており、このナンドゲート７８の入力端
子にはカウントスイツチ１６が接続されている。

このカウントスイツチ１６はパチンコ球が入賞
する毎に閉成され、１クロツクをナンドゲート７
８を介して４ビツトバイナリカウンタ回路７７の
入力端子Ｃに入力する。そしてリセツト端子Ｒに
Ｌが入力されると、そのクロツク数に応じて出力
端子Q₁〜Q₄からＨが出力される。すなわちリセ
ツト端子ＲにＬが入力されたのち、最初は出力端
子Q₁〜Q₄は全てＬを出力しており、１周期分の
クロツクが入力されると、出力端子Q₁のみがＨ
を出力し、２周期分のクロツクが入力されると、
出力端子Q₂のみがＨを出力し、３周期分のクロ
ツクが入力されると、出力端子Q₁および出力端
子Q₂がＨを出力し、４周期分のクロツクが入力
されると、出力端子Q₃のみがＨを出力し、５周
期分のクロツクが入力されると、出力端子Q₁お
よび出力端子Q₃がＨを出力し、６周期分のクロ
ツクが入力されると、出力端子Q₂および出力端
子Q₃がＨを出力し、７周期分のクロツクが入力
されると、出力端子Q₁、出力端子Q₂および出力
端子Q₃がＨを出力し、８周期分のクロツクが入
力されると、出力端子Q₄のみがＨを出力する。
さらに９周期分のクロツクが入力されると、出力
端子Q₁および出力端子を₄がＨを出力し、10周期
分のクロツクが入力されると、出力端子Q₂およ
び出力端子Q₄がＨを出力する。

アンド回路６８には４ビツトバイナリカウンタ
回路７７の出力端子Q₂，Q₄からの出力が入力さ
れており、アンド回路６８からの出力はオア回路
６７に入力されている。このため４ビツトバイナ
リカウンタ回路７７の入力端子Ｃに10周期分のク
ロツクが入力されると、４ビツトバイナリカウン
タ回路７７の出力端子Q₂，Q₄がＨを出力するこ
とから、アンド回路６８はＨを出力する。そして
オア回路６７はそのＨ出力を受けてＨを出力し、
フリツプフロツプ回路３４のリセツト端子ＲはＨ
になつて、フリツプフロツプ回路３４がセツトさ
れ出力端子からＨを出力する。これにより４ビ
ツトバイナリカウンタ回路７７のリセツト端子Ｒ
にはフリツプフロツプ回路３４の出力端子から
のＨ出力が入力され、４ビツトバイナリカウンタ
回路７７はリセツトされる。

電子音発生回路４６にはノア回路６１の出力と
12ビツトバイナリカウンタ回路３７の出力端子
Q₃からの出力とが入力されており、電子音発生
回路４６からの出力は音声増巾回路４７に入力さ
れている。７８はスピーカである。つぎに作用に
ついてを各場合に分けて以下に説明する。

権利行使スイツチ２９、権利確保スイツチ２
３、カウントスイツチ１６のいずれも開成中で
あつて、フリツプフロツプ回路３３の出力端子
ＱがＬを出力し、４ビツトバイナリカウンタ回
路７７の出力端子Q₁〜Q₄がＬを出力している
場合。

電源電圧V_CCをオンすると、12ビツトバイナ
リカウンタ回路３７はリセツト解除状態で作動
を開始するとともに、権利行使スイツチ２９は
開成状態でＨレベルであるため、アンド回路５
０はＬを出力する。一方フリツプフロツプ回路
３３の出力端子ＱからのＬ出力はフリツプフロ
ツプ回路３４の入力端子Ｄに入力されているた
め、フリツプフロツプ回路３４の出力端子Ｑは
Ｌを出力している。12ビツトバイナリカウンタ
回路３７の出力端子Q₄，Q₆からは出力信号
（出力端子Q₆からはＬ信号）が出力され、その
両出力信号はアンド回路５６、オア回路５５を
介してフリツプフロツプ回路３５のノア回路５
４に入力されているが、このときフリツプフロ
ツプ回路３５のノア回路５３にはアンド回路５
０からのＬ出力が入力されており、ノア回路５
４に入力される信号がＬであるためフリツプフ
ロツプ回路３５は常にＬを出力している。

ノア回路６１にはフリツプフロツプ回路３５
からのＬ出力とフリツプフロツプ回路３４の出
力端子ＱからのＬ出力とが入力されており、こ
のためノア回路６１はＨを出力している。アン
ド回路６２にはノア回路６１からのＨ出力と12
ビツトバイナリカウンタ回路３７の出力端子
Q₆からの出力信号とが入力されており、アン
ド回路６２は出力端子Q₆からの出力信号と同
じ出力信号を出力する。オア回路６３にはアン
ド回路５０からのＬ出力とアンド回路６２から
の出力信号とが入力されており、オア回路６３
はアンド回路６２からの出力信号と同じ出力信
号を出力し、その出力信号は12ビツトバイナリ
カウンタ回路３７のリセツト端子Ｒに入力され
る。

したがつて結果的には12ビツトバイナリカウ
ンタ回路３７の出力端子Q₆からの出力信号が
そのリセツト端子Ｒに入力されることになり、
12ビツトバイナリカウンタ回路３７は上記出力
信号に応じ、すなわち該出力信号がＨ状態にな
つたときにリセツトされ、該出力信号がＬ状態
になつたときにリセツトが解除される。このた
め12ビツトバイナリカウンタ回路３７の各出力
端子はリセツトが解除されるたびに最初から出
力をＬから開始することになり、12ビツトバイ
ナリカウンタ回路３７の出力端子Q₇〜Q₁₂は矩
形信号を出力することなく、Ｌ状態になつてい
る。したがつてオア回路５８には12ビツトバイ
ナリカウンタ回路３７の出力端子Q₇からのＬ
出力とフリツプフロツプ回路３５からのＬ出力
とが入力されており、オア回路５８はＬを出力
している。このオア回路５８からのＬ出力によ
りソレノイド１５は駆動されない状態にあり、
センターゲート１２は閉状態になつている。

アンド回路７１にはフリツプフロツプ回路３
３の出力端子ＱからのＬ出力が入力されている
ためアンド回路７１はＬを出力する。このアン
ド回路７１からのＬ出力により権利確保表示ラ
ンプ２６は消灯している。またアンド回路７０
にはフリツプフロツプ回路３４の出力端子Ｑか
らのＬ出力が入力されており、アンド回路７０
はＬを出力する。オア回路７４にはフリツプフ
ロツプ回路３５からのＬ出力とアンド回路７０
からのＬ出力とが入力されており、オア回路７
４はＬを出力する。このオア回路７４のＬ出力
により権利行使表示ランプ３２は消灯してい
る。

フリツプフロツプ回路３３の出力端子ＱがＬ
を出力していて、普通入賞口にパチンコ球が入
賞することにより権利行使スイツチ２９が閉成
された場合。

普通入賞口すなわち権利行使用入賞口２７，
２８にパチンコ球が飛入すると、権利行使スイ
ツチ２９がそのパチンコ球により一時的に閉成
され、これに伴つてアンド回路５０はＬからＨ
を出力する。アンド回路５０からのＨ出力はオ
ア回路６３に入力され、オア回路６３はアンド
回路６２からの出力信号の如何に関わらずＨを
出力する。そのＨ出力は12ビツトバイナリカウ
ンタ回路３７のリセツト端子Ｒに入力され、12
ビツトバイナリカウンタ回路３７はリセツトさ
れる。

これによりソレノイド１５駆動のための基準
時（開始基準時）が決定されることになる。す
なわち権利行使スイツチ２９の閉成に伴つて、
アンド回路５０からのＨ出力はノア回路５３に
入力されている一方、上述したように12ビツト
バイナリカウンタ回路３７がリセツトされてい
るため、このときにはオア回路５５はＬをノア
回路５４に入力している。このためフリツプフ
ロツプ回路３５はＨを出力することになり、オ
ア回路５８にはそのＨ出力と、リセツト状態に
おける12ビツトバイナリカウンタ回路３７の出
力端子Q₇からのＬ出力とが入力されることに
なる。これによりオア回路５８はＨを出力し始
めることになり、ソレノイド１５の駆動が開始
されて閉状態にある上記普通入賞装置が第２の
入賞確率増大状態に移行し始めるのである。

権利行使スイツチ２９からパチンコ球が離
れ、権利行使スイツチ２９が閉成状態に復帰す
ると、アンド回路５０はＨからＬを出力するこ
とになり、そのＬ出力はオア回路６３に入力さ
れる。オア回路６３は入力を受けて、Ｌ出力を
12ビツトバイナリカウンタ回路３７のリセツト
端子Ｒに入力し、12ビツトバイナリカウンタ回
路３７のリセツト状態を解除する。

12ビツトバイナリカウンタ回路３７のリセツ
ト状態が解除されると、その出力端子Q₄，Q₆
は第５図および第７図に示す矩形信号を出力
し、その出力はアンド回路５６に入力される。
アンド回路５６はその入力を受けて、第７図に
示す矩形信号を出力し、その出力はオア回路５
５に入力される。この際オア回路５５に入力さ
れる他の入力信号は全てＬであるため、オア回
路５５からはアンド回路５６と同じ矩形信号が
出力されることになり、その出力信号はノア回
路５４に入力される。Ｌ出力を12ビツトバイナ
リカウンタ回路３７のリセツト端子Ｒに入力
し、12ビツトバイナリカウンタ回路３７のリセ
ツト状態を解除する。

このとき権利行使スイツチ２９の開成状態へ
の復帰に伴い、ノア回路５３にはＬが入力され
ている。したがつてフリツプフロツプ回路３５
はオア回路５５から矩形信号を入力し始めてか
ら0.5秒間、Ｌだけを入力することになるため
フリツプフロツプ回路３５はその間、前回の状
態すなわちＨを出力する。12ビツトバイナリカ
ウンタ回路３７の出力端子Q₇からの出力信号
はその間、まだＬを出力しており、このためオ
ア回路５８はＨを出力し続けソレノイド１５の
駆動が続行され、上記普通入賞装置は第２の入
賞確率増大状態を継続させる。

このときフリツプフロツプ回路３５はからの
Ｈ出力はノア回路６１にも入力される。ノア回
路６１はそのＨ出力とフリツプフロツプ回路３
４の出力端子ＱからのＬ出力とを受けてＬを出
力し、そのＬ出力はアンド回路６２に入力され
る。アンド回路６２はＬを出力して、そのＬ出
力をオア回路６３に入力し、オア回路６３は12
ビツトバイナリカウンタ回路３７のリセツト端
子ＲにＬ出力を入力する。このためフリツプフ
ロツプ回路３５がＨを出力している間、12ビツ
トバイナリカウンタ回路３７のリセツトは解除
されている。

権利行使スイツチ２９の閉成状態から開成状
態になつてから0.5秒間が経過、すなわちオア
回路５５からの矩形信号がノア回路５４に入力
されてから0.5秒間が経過すると、その矩形信
号がＨ状態をノア回路５４に入力し、ノア回路
５３にはＬが入力されているためフリツプフロ
ツプ回路３５はＬを出力する。したがつてノア
回路５３にＬが入力されている間は以後、ノア
回路５４に入力されるオア回路５５からの出力
信号が変化してもフリツプフロツプ回路３５は
Ｌを出力し続ける。フリツプフロツプ回路３５
からのＬ出力はノア回路６１に入力され、ノア
回路６１はＨを出力する。

このためアンド回路６２はそのＨ出力と12ビ
ツトバイナリカウンタ回路３７の出力端子Q₆
からの矩形信号とを入力することになり、前記
で述べたように12ビツトバイナリカウンタ回
路３７は出力端子Q₆からの出力信号に応じて
リセツト・リセツト解除が繰返され、12ビツト
バイナリカウンタ回路３７の出力端子Q₇〜Q₁₂
はＬ状態になる。したがつてオア回路５８には
フリツプフロツプ回路３５からのＬ出力と12ビ
ツトバイナリカウンタ回路３７の出力端子Q₇
からのＬ出力とが入力され、オア回路５８はＬ
を出力する。このＬ出力によりソレノイド１５
は駆動を停止し、センターゲート１２は閉状態
になる。

すなわちソレノイド１５は第７図に示すよう
に0.5秒間だけ１回駆動され、センターゲート
１２は１回開閉することにより、閉状態にある
上記普通入賞装置が第２の入賞確率増大状態を
0.5秒間行使する。このように上記普通入賞装
置が閉状態から第２の入賞確率増大状態に移行
するためには、パチンコ球が上記普通始動口に
入賞することを満足するのみでよいことから、
遊技者に有利な権利を発生させる可能性は、条
件を複数満足する場合よりも増大し、遊技者に
有利な権利を容易に発生させることができる。

アンド回路７１にはフリツプフロツプ回路３
３の出力端子Ｑから相変らずＬが出力されてい
るためアンド回路７１はＬを出力することにな
り、権利確保表示ランプ２６は消灯している。

アンド回路７０にはフリツプフロツプ回路３
４の出力端子ＱからのＬ出力が入力されてお
り、アンド回路７０はＬを出力し、そのＬ出力
をオア回路７４に入力している。またオア回路
７４にはフリツプフロツプ回路３５からの出力
信号が入力されているためオア回路７４はフリ
ツプフロツプ回路３５からの出力信号と同じも
のを出力することになり、権利行使表示ランプ
３２はその出力信号がＨ状態のとき点灯し、そ
の出力信号がＬのとき消灯する。すなわち権利
行使表示ランプ３２はソレノイド１５が駆動さ
れ、上記普通入賞装置が第２の入賞確率増大状
態を形成する間点灯する。

４ビツトバイナリカウンタ回路７７の出力端
子Q₁〜Q₄がＬを出力しており、権利確保用入
賞口２２への入賞により権利確保スイツチ２３
が閉成されたのち、権利行使スイツチ２９が閉
成された場合。

左右飛込入賞口９，１０にパチンコ球が飛入
すると、そのパチンコ球は第２入賞装置３の受
皿１８からパチンコ球通路１９を介して第２入
賞装置３の前方に案内される。そのパチンコ球
はパチンコ球通路１９の開口から入賞口２４，
２５に落下して飛入した場合には通常のように
所定数の賞品球が払出され、権利確保用入賞口
２２に落下して飛入した場合には権利確保スイ
ツチ２３が閉成される。この権利確保スイツチ
２３が閉成されると、フリツプフロツプ回路３
３の入力端子Ｃに１クロツクが入力され、その
出力端子ＱはＨを出力する。そのＨ出力はアン
ド回路７１およびフリツプフロツプ回路３４の
入力端子Ｄに入力されて、フリツプフロツプ回
路３４に記憶される。

アンド回路６９には12ビツトバイナリカウン
タ回路３７の出力端子Q₄，Q₅からの矩形信号
が入力されており、アンド回路６９はその両矩
形信号を受けて出力信号を出力して、その出力
信号をアンド回路７１に入力する。このためア
ンド回路７１はアンド回路６９と同じ出力信号
を権利確保表示ランプ２６に出力することにな
り、権利確保表示ランプ２６は点滅を繰返す。
この権利確保表示ランプ２６の点滅により、遊
技者は第１の入賞確率拡大状態の準備状態、す
なわち第１の入賞確率拡大状態の権利が確保さ
れたことを知覚する。オア回路７４にはフリツ
プフロツプ回路３５からのＬ出力とアンド回路
７０からのＬ出力とが相変わらず入力されてい
るため権利行使表示ランプ３２は消灯してい
る。

続いて上記に示したように権利行使入賞口
２７にパチンコ球が飛入すると、権利行使スイ
ツチ２９が一時的に閉成され、フリツプフロツ
プ回路３４の入力端子Ｃに１クロツクが入力さ
れることに、その出力端子Ｑはフリツプフロツ
プ回路３４が記憶しているＨ状態を出力する。
このためノア回路６１がＬを出力し、アンド回
路６２がＬを出力してオア回路６３にはＬが入
力される。一方、権利行使スイツチ２９の閉成
によりアンド回路５０はＬからＨを出力し、そ
のＨ出力はオア回路６３に入力される。これに
よりオア回路６３はＨを出力して12ビツトバイ
ナリカウンタ回路３７はリセツトされ、これに
よりソレノイド１５の駆動のための基準時が決
定される。そして権利行使スイツチ２９からパ
チンコ球が離れ、権利行使スイツチ２９が開成
状態に復帰すると、アンド回路５０はＨからＬ
を出力することになり、そのＬ出力はオア回路
６３に入力される。オア回路６３はアンド回路
６２からのＬ出力とこのＬ出力とによりＬを出
力し、12ビツトバイナリカウンタ回路３７のリ
セツトは解除され続ける。

12ビツトバイナリカウンタ回路３７のリセツ
ト解除に伴い、その出力端子Q₁〜Q₁₂から第５
図および第６図に示す矩形信号が出力され、そ
の出力端子Q₄，Q₆はその出力信号をアンド回
路５６を介してオア回路５５に入力する。しか
しこのオア回路５５にはフリツプフロツプ回路
３４の出力端子ＱからＨ出力が入力されてお
り、オア回路５５はＨを出力し、このＨ出力は
ノア回路５４に入力されている。このとき権利
行使スイツチ２９が閉成状態から開成状態に復
帰しているためアンド回路５０がノア回路５３
にＬを出力しており、このためフリツプフロツ
プ回路３５はＬを出力し、そのＬ出力をオア回
路５８に入力する。またオア回路５８には12ビ
ツトバイナリカウンタ回路３７の出力端子Q₇
からの矩形信号が入力されており、オア回路５
８は第８図に示す矩形信号を出力する。このた
めソレノイド１５が0.8秒間隔で駆動されてセ
ンターゲート１２の開閉を繰返すので、閉状態
の上記特別入賞装置は第１の入賞確率増大状態
に移行し始める。

一方、アンド回路６４には12ビツトバイナリ
カウンタ回路３７の出力端子Q⁹，Q₁₂からの矩
形信号が入力されており、アンド回路６４は第
８図に示す矩形信号を出力する。この出力信号
はインバータ素子６５を介してノアゲート６６
に入力されており、ノアゲート６６は反転され
たアンド回路６４の矩形信号を出力し、ノアゲ
ート６６からの出力信号はオア回路６７に入力
される。このとき電源リセツト回路５７および
アンド回路６８からＬを出力しており、このＬ
出力はオア回路６７に入力されている。このた
めオア回路６７は第８図に示す信号を出力する
ことになり、その信号が最初にＨを出力したと
き、フリツプフロツプ回路３４のリセツト端子
ＲにＨが入力されて、フリツプフロツプ回路３
４はリセツトされ、これにより出力端子Ｑから
の出力はＨからＬになる。

オア回路５５はフリツプフロツプ回路３４の
Ｌ出力を入力してを出力しそのＬ出力をノア回
路５４に入力するが、ノア回路５３にＬが入力
されていることから、フリツプフロツプ回路３
５は前回の状態すなわちＬを出力することにな
り、このＬ出力とフリツプフロツプ回路３４の
出力端子ＱからのＬ出力とがノア回路６１に入
力され、ノア回路６１はＨを出力する。

このためアンド回路６２はそのＨ出力と12ビ
ツトバイナリカウンタ回路３７は出力端子Q₆
からの矩形信号とを入力することになり、上記
およびで述べたように12ビツトバイナリカ
ウンタ回路３７は出力端子Q₆からの出力信号
に応じてリセツト・リセツト解除が繰返され、
12ビツトバイナリカウンタ回路３７の出力端子
Q₇〜Q₁₂はＬ状態になる。したがつて12ビツト
バイナリカウンタ回路３７のリセツト解除から
28.8秒間経過すると、オア回路５８にはフリツ
プフロツプ回路３５からのＬ出力と12ビツトバ
イナリカウンタ回路３７の出力端子Q₇からの
Ｌ出力とが入力され、オア回路５８はＬを出力
する。このＬ出力によりソレノイド１５は駆動
を停止し、センターゲート１２は第１の入賞確
率増大状態から閉状態に移行する。すなわち第
８図に示すようにソレノイド１５は0.8秒間隔
で18回駆動され、センターゲート１２が大入賞
口１１を18回開閉する。

ソレノイド１５が0.8秒間隔で駆動されてい
る間、アンド回路７０にはフリツプフロツプ回
路３４の出力端子ＱからのＨ出力と12ビツトバ
イナリカウンタ回路３７の出力端子Q₄からの
矩形信号とが入力されており、アンド回路７０
は出力端子Q₄からの矩形信号と同じ出力信号
を出力する。オア回路７４にはその出力信号と
フリツプフロツプ回路３３からのＬ信号とが入
力されることになり、オア回路７４はアンド回
路７０からの出力信号と同じ出力信号を出力
し、権利行使表示ランプ３２はその出力信号の
ＨまたはＬ状態に応じて点滅する。

上述したソレノイド１５の駆動によつてセン
ターゲート１２が開閉を繰返す間に大入賞口１
１に10個のパチンコ球が順次飛入すると、カウ
ントスイツチ１６は各パチンコ球毎に閉成され
て１クロツクを４ビツトバイナリカウンタ回路
７７の入力端子Ｃに出力するため４ビツトバイ
ナリカウンタ回路７７の出力端子Q₂とQ₄とは
Ｈを出力し、この両Ｈ出力はアンド回路６８に
入力される。

アンド回路６８はこのためＨを出力すること
になり、そのＨ出力はオア回路６７に入力さ
れ、オア回路６７はＨを出力してフリツプフロ
ツプ回路３４のリセツト端子ＲにＨを入力し
て、フリツプフロツプ回路３４をリセツトす
る。このため上記同様にノア回路６１はＨを出
力することになり、アンド回路６２にはそのＨ
出力と12ビツトバイナリカウンタ回路３７の出
力端子Q₆からの出力信号とが入力され、12ビ
ツトバイナリカウンタ回路３７は出力端子Q₆
からの出力信号に応じてリセツト・リセツト解
除が繰返される。このため12ビツトバイナリカ
ウンタ回路３７の出力端子Q₇〜Q₁₂がＬ状態に
なつてオア回路５８からＬが出力され、ソレノ
イド１５が18回駆動動作を終了していなくても
ソレノイド１５の駆動は停止される。

権利行使スイツチ２９が閉成されると、上述
したようにアンド回路５０はＨを出力するが、
そのＨ出力はオア回路５２を介してフリツプフ
ロツプ回路３３のリセツト端子Ｒに入力され、
フリツプフロツプ回路３３はリセツトされる。
このためその出力端子ＱはＨからＬを出力し、
フリツプフロツプ回路３４の入力端子Ｄにその
Ｌ出力を入力することになり、フリツプフロツ
プ回路３４はフリツプフロツプ回路３３からの
出力端子ＱからのＨ出力の記憶を解消する。こ
れによりアンド回路７１にはフリツプフロツプ
回路３３の出力端子ＱからＬが入力されること
になり、権利確保表示ランプは消灯される。

上述したようにフリツプフロツプ回路３４の
入力端子ＤにＬが入力されても、権利行使スイ
ツチ２９が閉成されてアンド回路５０がＨを出
力し、フリツプフロツプ回路３４の入力端子Ｃ
にＨが入力された場合、28.8秒間（0.8sec×18
回）またはカウント入賞スイツチ１６が10回閉
成されないと、フリツプフロツプ回路３４のリ
セツト端子ＲにＨが入力されないためリセツト
はされない。このフリツプフロツプ回路３４が
リセツトされて出力端子ＱはＬになり、アンド
回路７０にはＬが入力される。このアンド回路
７０にＬが入力されると、アンド回路７０はＬ
を出力してオア回路７４にはそのＬ出力とフリ
ツプフロツプ回路３５からのＬ出力とが入力さ
れる。このためオア回路７４はＬを出力し、権
利行使表示ランプ３２は点滅が停止されて消灯
する。

なお本実施例においては上記普通始動口を権
利行使用入賞口２７，２８と兼用した場合を説
明したがこれに限定されるものではなく、上記
普通始動口および権利行使用入賞口２７，２８
を個別に設けてもよい。さらにまた上記特別入
賞装置の一部に上記普通入賞装置を設けた実施
例を説明したが、上記特別入賞装置および上記
普通入賞装置を各々個別に設けてもよい。

（発明の効果） 本発明はこのように構成したので、特別入賞装
置によつて遊技者に有利な権利を発生させるまで
の間に、特別入賞装置よりも容易に閉状態から入
賞確率増大状態に移行させる普通入賞装置を設け
ることができる。これにより通常の入賞確率であ
るときに遊技変化を付与することができるので、
遊技意欲の減退を抑止することができる。

【図面の簡単な説明】

第１図は本発明に係るパチンコ機を示す正面
図、第２図は第１図のパチンコ機の正面要部斜め
側方から目視した概略図、第３図は第１図のセン
ターゲートの構造を示す斜視図、第４図は第３図
のソレノイドを駆動する駆動回路図、第５図は第
４図の12ビツトバイナリカウンタ回路から出力さ
図る信号の一部を示す信号波形図、第６図は第５
図の他部を示す信号波形図、第７図は第３図のソ
レノイドを駆動する信号のタイミングを示す信号
波形図、第８図は第７図と異る場合を示す信号波
形図である。 ２……普通入賞装置、特別入賞装置（第１入賞
装置）、３……特別入賞装置（第２入賞装置）、４
……遊技盤面、１１……大入賞口、１５……開閉
手段（ソレノイド）、２２……権利確保用入賞口、
２７，２８……普通始動口、権利行使用入賞口。

Claims (1)

【特許請求の範囲】
1. １ 遊技盤面に設けられた大入賞口を開閉するこ
   とによりパチンコ球を入賞させる入賞確率増大状
   態およびパチンコ球を入賞させない閉状態のいず
   れかを形成する特別入賞装置と、該特別入賞装置
   の前記大入賞口を開閉制御する開閉手段と、パチ
   ンコ球の入賞に基いて前記開閉手段の駆動を待機
   させる権利確保用入賞口と、パチンコ球の入賞に
   基いて待機状態の前記開閉手段を所定時間駆動す
   る権利行使用入賞口とを設けたパチンコ機におい
   て、遊技盤面に打ち出されたパチンコ球を取り込
   むことにより入賞可能な入賞確率増大状態および
   パチンコ球を取り込まない閉状態のいずれかを形
   成する普通入賞装置と、パチンコ球の入賞に基い
   て閉状態にある前記普通入賞装置を所定時間入賞
   確率増大状態に移行させる普通始動口とを設けた
   ことを特徴とするパチンコ機。