JPH047234B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、所定の入賞口へのパチンコ球の飛入
りにより所定の入賞権利を確保し、その入賞権利
確保状態で前記所定の入賞口とは異なる入賞口に
パチンコ球が飛入することにより、その所定の入
賞権利を行使し、所定の入賞権利が確保されない
状態で前記所定の入賞口とは異なる入賞口にパチ
ンコ球が飛入したときには前記所定の入賞権利よ
りも入賞確率の低い権利を行使するようにしたパ
チンコ機に関する。

（従来技術） パチンコ機には、所定の入賞口にパチンコ球が
飛入すると、入賞装置の入賞確率を増大させるも
のがある。

しかしながら、この種のパチンコ機は、パチン
コ球の入賞口への飛入毎に、所定の入賞確率増大
状態しか呈しないため、複雑化、高度化する現代
に生きる遊技者にとつてパチンコ遊技に慣れるに
従つて単調となり、遊技者の遊技意欲が減退しが
ちであつた。

（発明の目的） 本発明は、このような実情に鑑みてなされたも
ので、その目的は遊技変化に富み且つ遊技意欲を
かきたてるパチンコ機を提供することにある。

（発明の構成） かかる目的を達成するために本発明にあつて
は、 入賞確率を増大させるソレノイドと、 権利確保用入賞口にパチンコ球が飛入したとき
にオンされて前記ソレノイドを第１の入賞確率増
大状態駆動準備状態にセツトする権利確保回路
と、 前記権利確保回路がオン状態であつて前記権利
確保用入賞口とは異なる権利行使用入賞口にパチ
ンコ球が飛入してオンされたとき、前記ソレノイ
ドを第１の入賞確率増大状態となるように駆動さ
せ、前記権利確保回路がオフ状態であつて前記権
利行使用入賞口にパチンコ球が飛入してオンされ
たとき、前記ソレノイドを前記第１の入賞確率増
大状態よりも低い確率の第２の入賞確率増大状態
となるように駆動させる権利行使回路と、を設け
た構成としてある。

上述の構成から、権利行使用入賞口にパチンコ
球が飛入したとしても権利確保状態の有無により
異つた入賞確率増大状態を得ることができ、遊技
者は、遊技変化に富んだパチンコ遊技を楽しむこ
とができると共に、遊技者の技量により上記入賞
確率状態を得られることから遊技意欲が湧くこと
になる。

（実施例） 以下、本発明の実施例を図面に基づいて説明す
る。

第１図〜第４図において、１は本発明に係る入
賞装置で、この入賞装置１は、第１入賞装置２と
第２入賞装置３とからなり、この第１、第２入賞
装置２，３は遊技盤面４に上下関係をもつて取付
けられている。

第１入賞装置２はプラスチツクからなるケーシ
ング５で形成されており、その上部には天入賞口
６、左右天肩飛込入賞口７，８が設けられ、その
下部には左右飛込入賞口９，１０が設けられてい
る。その天入賞口６、左右天肩飛込入賞口７，８
は通常の入賞球検知機構（図示略）に連通してお
り、その両入賞口６，７，８にパチンコ球が飛入
すると、その入賞球検知機構により所定数の賞球
が払出されるようになつている。左右飛込入賞口
９，１０は、その排出口が下方に向つて開口して
おり、その左右飛込入賞口９，１０にパチンコ球
が飛入すると、そのパチンコ球は第２入賞装置３
に向つて案内される。

第１入賞装置２のケーシング５中央、すなわち
天入賞口６、左右天肩飛込入賞口７，８と左右飛
込入賞口９，１０との間には、入賞口１１が開口
されており、その入賞口１１に対応して入賞口１
１開口縁部両端には、センターゲート１２が開閉
可能に支持されている。このセンターゲート１２
は案内板部１２ａと側板部１２ｂ，１２ｂとから
なる。案内板部１２ａは、その下端部両端が入賞
口１１開口縁部に枢支されており、案内板部１２
ａは、その上端部が遊技盤面４に対して接近・離
間する方向に該案内板部１２ａの下端部両端を支
点として入賞口１１を開閉する。側板部１２ｂは
案内板部１２ａの両端に立設されており、その側
板部１２ｂ，１２ｂの重みにより案内板部１２ａ
は常に開く方向に付勢されている。すなわち、こ
の側板部１２ｂは扇形状をなしており、その各一
端縁部が案内板部１２ａの両端に固着され、その
他端縁部はケーシング５の前面から遠のく方向に
延びている。このため、案内板部１２ａは、各側
板部１２ｂの他端縁部がケーシング５の前面に当
接するまで開くことになり、この各側板部１２ｂ
の他端縁部と一端縁部とのなす角度は案内板部１
２ａの開度を決定する。そして、この各側板部１
２ｂの他端縁部は、その他端縁部がケーシング５
の前面に当接したときには、左右飛込入賞口９，
１０まで延びており、そのときの各側板部１２ｂ
とケーシング５の前面に立設された起立板１３，
１３とは、左右飛込入賞口９，１０へのパチンコ
球の飛入確率を増大させる通路１３ａ，１３ａを
形成する。そして、このセンターゲート１２は、
第３図に示すようにセンターゲート制御レバー機
構１４を介してソレノイド１５により開閉制御さ
れる。尚、センターゲート１２を開閉する入賞口
１１には、飛入したパチンコ球数をカウントする
カウントスイツチ１６が内蔵されている。

第２入賞装置３はプラスチツクからなるケーシ
ング７１７で形成されており、その上部には前記
左右飛込入賞口９，１０に飛入したパチンコ球を
受ける受皿１８が設けられている。その受皿１８
はケーシング１７前面へ巾広のパチンコ球通路１
９を介してつながつており、受皿１８に受入れら
れたパチンコ球はパチンコ球通路１９を通つてケ
ーシング１７前方に転動するようになつている。
ケーシング１７前面には、パチンコ球通路１９の
開口下方において仕切り部２０，２１が立設さ
れ、この仕切り部２０，２１の間が権利確保用入
賞口とされており、この権利確保用入賞口２２に
は権利確保スイツチ２３が内蔵されている。権利
確保用入賞口２２の両側には、所定数の賞球が払
出される通路の入賞口２４，２５が設けられてお
り、権利確保用入賞口２２の上方におけるケーシ
ング１７前面には、権利確保表示ランプ２６が設
けられている。

ケーシング１７の前面には、権利確保用入賞口
２２、入賞口２４，２５の両側に権利行使用入賞
口２７，２８が設けられており、この権利行使用
入賞口２７，２８には、それぞれ権利行使スイツ
チ２９が設けられている。３０，３１は飾り板、
３２は権利行使表示ランプである。

第４図はソレノイド１５の制御回路を示すもの
で、３３，３４，３５はフリツプフロツプ回路、
３６はクロツク発振回路、３７は12ビツトバイナ
リカウンタ回路、３８，３９，４０はリセツト回
路、４１はランプ表示点滅回路、４２はソレノイ
ドドライブ回路、４３は権利確保表示ランプドラ
イブ回路、４４は権利行使表示ランプドライブ回
路、４５は10カウント記憶回路、４６は電子音発
生回路、４７は音声増巾回路である。このうちフ
リツプフロツプ回路３３とフリツプフロツプ回路
３４とが権利確保回路を概略構成し、フリツプフ
ロツプ回路３５、リセツト回路３８，３９，４
０、クロツク発振回路３６、12ビツトバイナリカ
ウンタ回路３７及びソレノイドドライブ回路４２
が権利行使回路を概略構成している。

以下、これらの各回路の構成及び機能を説明す
る。

フリツプフロツプ回路３３は、入力端子Ｃと、
電源電位端子Ｄと、接地端子Ｓと、出力端子Ｑ，
Ｑと、リセツト端子Ｒとを有している。入力端子
Ｃには電源電圧Vccと権利確保スイツチ２３とが
ナンドゲート４９を介して接続され、電源電圧
Vccは高電位側とされている。権利確保スイツチ
２３が第４図に示すように開成状態のときには、
出力端子ＱはＬを出力しており、権利確保スイツ
チ２３が閉成されると、入力端子Ｃに１クロツク
が入力され、出力端子ＱにはＨが出力される。出
力端子はここでは使用されていない。

フリツプフロツプ回路３４は入力端子Ｄ，Ｃ
と、接地端子Ｓと、出力端子Ｑ，と、リセツト
端子Ｒとを有している。入力端子Ｄには、フリツ
プフロツプ回路３３の出力端子Ｑからの出力が入
力されており、入力端子Ｃはアンド回路５０、ナ
ンドゲート５１を介して権利行使スイツチ２９に
接続されている。権利行使スイツチ２９が、第４
図に示すように開成状態のときには、アンド回路
５０からＬが出力されており、権利行使スイツチ
２９がパチンコ球の飛入により閉成されると、ア
ンド回路５０からＨが出力される。このアンド回
路５０の出力はオア回路５２を介してフリツプフ
ロツプ回路３３のリセツト端子Ｒに入力されてお
り、アンド回路５０がＨを出力したときには、フ
リツプフロツプ回路３３はリセツトされ、その出
力端子ＱはＬ状態となる。フリツプフロツプ回路
３４の入力端子Ｃには、権利行使スイツチ２９の
閉成に伴い１クロツクが入力されるようになつて
おり、その１クロツク入力によりフリツプフロツ
プ回路３４の出力端子Ｑは、その入力端子ＤにＬ
が入力されているときにはそのままＬを出力し、
その入力端子ＤにＨが入力されているときにはＨ
を出力する。出力端子は前記出力端子Ｑと逆の
出力信号を出力する。

フリツプフロツプ回路３５は２つのノア回路５
３，５４とから構成されていて、ノア回路５３の
一入力端子には前記アンド回路５０の出力が入力
され、ノア回路５３の出力はノア回路５４の一入
力端子に入力され、ノア回路５４の出力はノア回
路５３の他入力端子に入力され、ノア回路５４の
他入力端子には後述するオア回路５５の出力が入
力されている。そして、このフリツプフロツプ回
路５３は、ノア回路５３にＬが入力され、ノア回
路５４にＨが入力されたとき、Ｌを出力し、ノア
回路５３にＨが入力され、ノア回路５４にＬが入
力されたとき、Ｈを出力し、両ノア回路５３，５
４にＬが入力されたときには、前の状態を出力す
る機能を有している。

12ビツトバイナリカウンタ回路３７は、入力端
子Ｃと、出力端子Q₁〜Q₁₂と、リセツト端子Ｒと
を有している。入力端子Ｃは、第５図に示すよう
なクロツク信号を発生するクロツク発振回路３６
に接続されていて、各出力端子Q₁〜Q₁₂は第５図
に示すような矩形信号を発生するようにされてい
る。出力端子Q₁はクロツク信号の周期の２倍の
周期を有し、第１番目のクロツク信号が入力され
たときに出力する機能を有する。出力端子Q₂は、
クロツク信号の周期の４倍の周期を有し、第２番
目のクロツク信号が入力されたときに出力する機
能を有する。出力端子Q₃は、クロツク信号の周
期の８倍の周期を有し、第４番目のクロツク信号
が入力されたときに出力する機能を有する。出力
端子Q₄は、クロツク信号の周期の16倍の周期を
有し、第８番目のクロツク信号が入力されたとき
に出力する機能を有する。出力端子Q₅は、クロ
ツク信号の周期の32倍の周期を有し、第16番目の
クロツク信号が入力されたときに出力する。出力
端子Q₆は、クロツク信号の周期の64倍の周期を
有し、第32番目のクロツク信号が入力されたとき
に出力する。出力端子Q₇は、クロツク信号の周
期の128倍の周期を有し、第64番目のクロツク信
号が入力されたときに出力する。出力端子Q₈は、
クロツク信号の周期の256倍の周期を有し、第128
番目のクロツク信号が入力されたときに出力す
る。出力端子Q₉は、クロツク信号の512倍の周期
を有し、第256番目のクロツク信号が入力された
ときに出力する。出力端子Q₁₀は、クロツク信号
の周期の1024倍の周期を有し、第512番目のクロ
ツク信号が入力されたときに出力する。出力端子
Q₁₁は、クロツク信号の周期の2048倍の周期を有
し、第1024倍目のクロツク信号が入力されたとき
に出力する。出力端子Q₁₂は、クロツク信号の周
期の4096倍の周期を有し、第2048番目のクロツク
信号が入力されたときに出力する。

リセツト回路３８はアンド回路５６からなり、
このアンド回路５６には、12ビツトバイナリカウ
ンタ回路３７の出力端子Q₄，Q₆の出力が入力さ
れている。このアンド回路５６の出力はオア回路
５５に入力されている。このオア回路５５には、
この他に、フリツプフロツプ回路３４の出力端子
Ｑからの出力が入力されていると共に電源リセツ
ト回路５７からの出力が入力されており、オア回
路５５からの出力は、前述述のようにフリツプフ
ロツプ回路３５の構成要素としてのノア回路５４
の他入力端子に入力されている。ここで電源リセ
ツト回路５７はＬを出力している。

ソレノイドドライブ回路４２は、オア回路５
８、抵抗５９、トランジスタ６０等からなり、こ
れら各構成要素５８，５９，６０を介してソレノ
イド１５に接続されている。そのオア回路５８に
は、フリツプフロツプ回路３５の出力と12ビツナ
バイナリカウンタ回路３７の出力端子Q₇からの
出力とが入力されている。

リセツト回路３９は、ノア回路６１と、アンド
回路６２と、オア回路６３とを有している。ノア
回路６１には、フリツプフロツプ回路３５の出力
とフリツプフロツプ回路３４の出力端子Ｑからの
出力とが入力されている。アンド回路６２には、
ノア回路６１の出力と12ビツトバイナリカウンタ
回路３７の出力端子Q₆からの出力とが入力され
ている。オア回路６３には、アンド回路６２の出
力と前記アンド回路５０の出力とが入力されてお
り、オア回路６３の出力は12ビツトバイナリカウ
ンタ回路３７のリセツト端子Ｒに入力されてい
る。そして、権利行使スイツチ２９の開成状態、
すなわち、アンド回路５０からＬを出力している
場合であつて、ノア回路６１からＨが出力されて
いる場合には、12ビツトバイナリカウンタ回路３
７の出力端子Q₆からの出力信号がアンド回路６
２、オア回路６３を介して該12ビツトバイナリカ
ウンタ回路３７のリセツト端子Ｒに入力され、該
出力信号により該12ビツトバイナリカウンタ回路
３７のリセツト・リセツト解除が繰返される。さ
らに詳述すれば、上記出力端子Q₆からの出力信
号がＬ状態のときには、12ビツトバイナリカウン
タ回路３７はリセツトが解除されており、該出力
信号がＨ状態になつたとき（最初のＨの立上り
時）該12ビツトバイナリカウンタ回路３７はリセ
ツトされる。12ビツトバイナリカウンタ回路３７
がリセツトされると、その出力端子Q₁〜Q₁₂がＬ
状態となるため、オア回路６３からＬが出力され
ることになり、該12ビツトバイナリカウンタ回路
３７のリセツトが解除され、このリセツト解除時
から新たに12ビツトバイナリカウンタ回路３７の
出力端子Q₁〜Q₁₂は各矩形信号を出力し始める。
したがつて、この12ビツトバイナリカウンタ回路
３７の出力端子Q₁〜Q₁₂はＬ状態となつている。
アンド回路５０がＬを出力している場合であつ
て、ノア回路６１からＬを出力している場合に
は、オア回路６３からＬが出力されることにな
り、12ビツトバイナリカウンタ回路３７はリセツ
ト解除状態となつてその各出力端子Q₁〜Q₁₂はそ
れぞれ第５図，第６図に示す矩形信号を出力す
る。権利行使スイツチ２９が閉成された場合に
は、オア回路６３からＨが出力されることにな
り、アンド回路６２からの出力信号の如何にかか
わらず、12ビツトバイナリカウンタ回路３７はリ
セツトされる。これにより、12ビツトバイナリカ
ウンタ回路３７は、第１又は第２の入賞確率増大
状態を開始するための作動開始時、すなわち基準
時が決定される。

リセツト回路４０は、アンド回路６４と、イン
バータ素子６５と、ノアゲート６６とを有してい
る。アンド回路６４には12ビツトバイナリカウン
タ回路３７の出力端子Q₉，Q₁₂の出力が入力され
ている。アンド回路６４の出力端子はインバータ
素子６５を介してノアゲート６６の一入力端子に
接続され、ノアゲート６６の他入力端子はコンデ
ンサーを介して接地されている。このノアゲート
６６の他入力端子の接地側はＬ状態となつてい
る。

ノアゲート６６の出力はオア回路６７に入力さ
れている。オア回路５７には、この他に電源リセ
ツト回路５７からの出力と後述のアンド回路６８
からの出力とが入力されており、このオア回路６
７の出力はフリツプフロツプ回路３４のリセツト
端子に入力されている。そして、このオア回路６
７からＨが出力されると、フリツプフロツプ回路
３４はリセツトされてその出力端子Ｑからの出力
をＬとし、出力端子からの出力をＨとする。

ランプ表示点滅回路４１は、アンド回路６９，
７０を有している。アンド回路６９には12ビツト
バイナリカウンタ回路３７の出力端子Q₄，Q₅か
らの出力が入力されており、アンド回路７０に
は、前記フリツプフロツプ回路３４の出力端子Ｑ
からの出力と12ビツトバイナリカウンタ回路３７
の出力端子Q₄からの出力とが入力されている。

権利確保表示ランプドライブ回路４３は、アン
ド回路７１と、抵抗７２と、トランジスタ７３と
を有している。アンド回路７１には、前記フリツ
プフロツプ回路３３の出力端子Ｑからの出力とア
ンド回路６９からの出力とが入力されており、こ
のアンド回路７１の出力は抵抗７２及びトランジ
スタ７３を介して権利確保表示ランプ２６に入力
される。

権利行使表示ランプドライブ回路４４は、オア
回路７４と、抵抗７５と、トランジスタ７６とを
有している。オア回路７４にはフリツプフロツプ
回路３５からの出力とアンド回路７０の出力とが
入力されており、オア回路７４の出力は抵抗７５
及びトランジスタ７６を介して権利行使表示ラン
プ３２に入力される。

10カウント記憶回路４５は４ビツトバイナリー
カウンタ回路７７とアンド回路６８とを有する。
４ビツトバイナリーカウンタ回路７７は、リセツ
ト端子Ｒと、入力端子Ｃと、電源電位端子CEと、
出力端子Q₁〜Q₄を有している。このリセツト端
子Ｒには、前記フリツプフロツプ回路３４の出力
端子からの出力が入力されており、このリセツ
ト端子ＲにＨが入力されると、この４ビツトバイ
ナリーカウンタ回路７７はリセツトされて各出力
端子Q₁〜Q₄はＬ状態となる。この４ビツトバイ
ナリーカウンタ回路７７の入力端子Ｃにはナンド
ゲート７８の入力端子が接続されており、そのナ
ンドゲート７８の入力端子には、カウントスイツ
チ１６が接続されている。このカウントスイツチ
１６は、パチンコ球が入賞する毎に閉成されて１
クロツクを４ビツトバイナリーカウンタ回路７７
の入力端子Ｃに入力し、リセツト端子ＲにＬが入
力されるとそのクロツク数に応じて出力端子Q₁
〜Q₄からＨが出力される。すなわち、最初は、
出力端子Q₁〜Q₄は全てＬを出力しており、１発
のクロツクが入力されると、出力端子Q₁のみが
Ｈを出力し、２発のクロツクが入力されると、出
力端子Q₂のみがＨを出力し、３発のクロツクが
入力されると、出力端子Q₁とQ₂とがＨを出力し、
４発のクロツクが入力されると、出力端子Q₃の
みがＨを出力し、５発のクロツクが入力される
と、出力端子Q₁とQ₃とがＨを出力し、６発のク
ロツクが入力されると、出力端子Q₂とQ₃とがＨ
を出力し、７発のクロツクが入力されると、出力
端子Q₁とQ₂とQ₃とがＨを出力し、８発のクロツ
クが入力されると、出力端子Q₄のみがＨを出力
し、９発のクロツクが入力されると、出力端子
Q₁とQ₄とがＨを出力し、10発のクロツクが入力
されると、出力端子Q₂とQ₄とがＨを出力する。
アンド回路６８には４ビツトバイナリーカウンタ
回路７７の出力端子Q₂，Q₄からの出力が入力さ
れており、アンド回路６８からの出力は前記オア
回路６７に入力されている。このため、４ビツト
バイナリーカウンタ回路７７の入力端子Ｃに10発
のクロツクが入力されると出力端子Q₂とQ₄とが
Ｈを出力することから、アンド回路６８はＨを出
力し、オア回路６７はそのＨ出力を受けてＨを出
力し、フリツプフロツプ回路３４のリセツト端子
ＲはＨとなりセツトされる。

電子音発生回路４６には、前記ノア回路６１の
出力と12ビツトバイナリカウンタ回路３７の出力
端子Q₃からの出力とが入力されており、電子音
発生回路４６からの出力は音声増巾回路４７に入
力されている。７８はスピーカである。

次に作用について各場合に分けて説明する。

(i) 権利行使スイツチ２９、権利確保スイツチ２
３、カウントスイツチ１６のいずれも開成中で
あつて、フリツプフロツプ回路３３の出力端子
ＱがＬを出力し、４ビツトバイナリーカウンタ
回路７７の出力端子Q₁〜Q₄がＬを出力してい
る場合。

電源電圧Vccをオンすると、12ビツトバイナ
リカウンタ回路３７はリセツト解除状態で作動
を開始すると共に、権利行使スイツチ２９は開
成状態でＨレベルであるため、アンド回路５０
はＬを出力する。一方、フリツプフロツプ回路
３３の出力端子ＱからのＬ出力はフリツプフロ
ツプ回路３４の入力端子Ｄに入力されているた
め、該フリツプフロツプ回路３４の出力端子Ｑ
はＬを出力している。12ビツトバイナリカウン
タ回路３７の出力端子Q₄，Q₆からは出力信号
（出力端子Q₆からはＬ信号）が出力され、その
両出力信号はアンド回路５６、オア回路５５を
介してフリツプフロツプ回路３５の構成要素と
してのノア回路５４に入力されているが、この
とき、フリツプフロツプ回路３５の構成要素と
してのノア回路５３にはアンド回路５０からの
Ｌ出力が入力されており、ノア回路５４に入力
される信号がＬであるため、フリツプフロツプ
回路３５は常にＬを出力している。ノア回路６
１には、フリツプフロツプ回路３５からのＬ出
力と前記フリツプフロツプ回路３４の出力端子
ＱからのＬ出力とが入力されており、ノア回路
６１は、このため、Ｈを出力している。アンド
回路６２には、ノア回路６１からのＨ出力と12
ビツトバイナリカウンタ回路３７の出力端子
Q₆からの出力信号とが入力されており、アン
ド回路６２は該出力端子Q₆からの出力信号と
同じ出力信号を出力する。オア回路６３にはア
ンド回路５０からのＬ出力とアンド回路６２か
らの出力信号とが入力されており、オア回路６
３はアンド回路６２からの出力信号と同じ出力
信号を出力し、その出力信号は12ビツトバイナ
リカウンタ回路３７のリセツト端子Ｒに入力さ
れる。したがつて、結果的には、12ビツトバイ
ナリカウンタ回路３７の出力端子Q₆からの出
力信号がそのリセツト端子Ｒに入力されること
になり、12ビツトバイナリカウンタ回路３７
は、上記出力信号に応じて、すなわち該出力信
号がＨ状態となつたとき、リセツトされ、該出
力信号がＬ状態になつたとき、リセツトが解除
される。このため、12ビツトバイナリカウンタ
回路３７の各出力端子はリセツトが解除される
たびに、最初から出力を開始することになり該
12ビツトバイナリカウンタ回路３７の出力端子
Q₇〜Q₁₂は矩形信号を出力することなくＬ状態
となつている。

したがつて、オア回路５８には、12ビツトバ
イナリカウンタ回路３７の出力端子Q₇からの
Ｌ出力とフリツプフロツプ回路３５からのＬ出
力とが入力されており、オア回路５８はＬを出
力している。このオア回路５８からのＬ出力に
よりソレノイド１５は駆動されない状態にあ
り、センターゲートには閉状態となつている。

アンド回路７１にはフリツプフロツプ回路３
３の出力端子ＱからのＬ出力が入力されてお
り、このため、アンド回路７１はＬを出力す
る。このアンド回路７１からのＬ出力により、
権利確保表示ランプ２６は消灯している。

アンド回路７０にはフリツプフロツプ回路３
４の出力端子ＱからのＬ出力が入力されてお
り、アンド回路７０はＬを出力する。オア回路
７４にはフリツプフロツプ回路３５からのＬ出
力とアンンド回路７０からのＬ出力とが入力さ
れており、オア回路７４はＬを出力する。この
オア回路７４のＬ出力により権利行使表示ラン
プ３２は消灯している。

(ii) フリツプフロツプ回路３３の出力端子ＱがＬ
を出力していて、権利行使スイツチ２９が閉成
された場合。

権利行使用入賞口２７にパチンコ球が飛入す
ると、権利行使スイツチ２９がそのパチンコ球
により一時的に閉成され、これに伴つて、アン
ド回路５０はＬからＨを出力することになる。
アンド回路５０からのＨ出力はオア回路６３に
入力され、オア回路６３はアンド回路６２から
の出力信号の如何にかかわらずＨを出力する。
そのＨ出力は12ビツトバイナリカウンタ回路３
７のリセツト端子Ｒに入力され、該12ビツトバ
イナリカウンタ回路３７はリセツトされる。こ
れにより、ソレノイド１５駆動のための基準時
（開始基準時）が決定されることになる。すな
わち、権利行使スイツチ２９の閉成に伴いアン
ド回路５０からのＨ出力はノア回路５３に入力
されている一方、前記したように12ビツトバイ
ナリカウンタ回路３７がリセツトされているた
め、このときには、オア回路５５はＬをノア回
路５４に入力している。このため、フリツプフ
リツプ回路３５はＨを出力することになり、オ
ア回路５８にはそのＨ出力とリセツト状態にお
ける12ビツトバイナリカウンタ回路３７の出力
端子Q₇からのＬ出力が入力されることになる。
これにより、オア回路５８はＨを出力し始める
ことになり、ソレノイド１５の駆動が開始され
るのである。

権利行使スイツチ２９からパチンコ球が離れ
て該権利行使スイツチ２９が開成状態に復帰す
ると、アンド回路５０はＨからＬを出力するこ
とになり、そのＬ出力はオア回路６３に入力さ
れる。オア回路６３は、その入力を受けてＬ出
力を12ビツトバイナリカウンタ回路３７のリセ
セツト端子Ｒに入力し、該12ビツトバイナリカ
ウンタ回路３７のリセツト状態を解除する。

12ビツトバイナリカウンタ回路３７のリセツ
ト状態が解除されると、その出力端子Q₄，Q₅
は、第５図，第７図に示す矩形信号を出力し、
その出力はアンド回路５６に入力される。アン
ド回路５６はこれを受けて第７図に示す矩形信
号を出力し、その出力はオア回路５５に入力さ
れる。この際、オア回路５５に入力される他の
入力信号は全てＬであるため、オア回路５５か
らは、アンド回路５６と同じ矩形信号が出力さ
れることになり、その出力信号はノア回路５４
に入力される。このとき、権利行使スイツチ２
９の開成状態への復帰に伴い、ノア回路５３に
はＬが入力されている。したがつて、フリツプ
フロツプ回路３５はオア回路５５から矩形信号
を入力し始めてから0.5秒間、Ｌだけを入力す
ることになるため、該フリツプフロツプ回路３
５は、その間、前の状態、すなわち、Ｈを出力
する。12ビツトバイナリカウンタ回路３７の出
力端子Q₇からの出力信号は、その間、まだＬ
を出力しており、このため、オア回路５８はＨ
を出力し続け、ソレノイド１５の駆動が続行さ
れる。

このとき、フリツプフロツプ回路３５からの
Ｈ出力はノア回路６１にも入力される。ノア回
路６１は、そのＨ出力とフリツプフロツプ回路
３４の出力端子ＱからのＬ出力とを受けてＬを
出力し、そのＬ出力はアンド回路６２に入力さ
れる。アンド回路６２はＬを出力してそのＬ出
力をオア回路６３に入力し、オア回路６３は12
ビツトバイナリカウンタ回路３７のリセツト端
子ＲにＬ出力を入力する。このため、フリツプ
フロツプ回路３５からＨを出力している間は、
12ビツトバイナリカウンタ回路３７のリセツト
は解除されている。

権利行使スイツチ２９の閉成状態から開成状
態になつてから0.5秒経過すると、すなわち、
オア回路５５からの矩形信号がノア回路５４に
入力されてから0.5秒経過すると、その矩形信
号がＨ状態をノア回路５４に入力し、ノア回路
５３にはＬが入力されているため、フリツプフ
ロツプ回路３５はＬを出力する。したがつて、
ノア回路５３にＬが入力されている間は、以
後、ノア回路５４に入力されるオア回路５５か
らの出力信号が変化してもフリツプフロツプ回
路３５はＬを出力し続ける。フリツプフロツプ
回路３５からのＬ出力は、ノア回路６１に入力
され、ノア回路６１はＨを出力する。このた
め、アンド回路６２は、そのＨ出力と12ビツト
バイナリカウンタ回路３７の出力端子Q₆から
の矩形信号とを入力することになり、前記(i)で
述べたように、12ビツトバイナリカウンタ回路
３７は、該出力端子Q₆からの出力信号に応じ
てリセツト・リセツト解除が繰り返され、該12
ビツトバイナリカウンタ回路３７の出力端子
Q₇〜Q₁₂はＬ状態となる。したがつて、オア回
路５８には、フリツプフロツプ回路３５からの
Ｌ出力と12ビツトバイナリカウンタ回路３７の
出力端子Q₇からのＬ出力とが入力され、オア
回路５８はＬを出力する。このＬ出力によりソ
レノイド１５は駆動を停止し、センターゲート
１２は閉状態となる。すなわち、ソレノイド１
５は、第７図に示すように0.5秒間だけ１回駆
動され、センターゲート１２は１回開閉し、第
２の入賞確率増大状態が行使される。

アンド回路７１には、フリツプフロツプ回路
３３の出力端子Ｑから相変らずＬが出力されて
いるため、アンド回路７１はＬを出力すること
になり、権利確保表示ランプ２６は消灯してい
る。

アンド回路７０には、フリツプフロツプ回路
３４の出力端子ＱからのＬ出力が入力されてお
り、アンド回路７０は、Ｌを出力し、そのＬ出
力をオア回路７４に入力している。また、オア
回路７４にはフリツプフロツプ回路３５からの
出力信号が入力されているため、オア回路７４
はフリツプフロツプ回路３５からの出力信号と
同じものを出力することになり、権利行使ラン
プ表示ランプ３２は、その出力信号がＨ状態の
とき点灯し、その出力信号がＬ状態のとき消灯
する。すなわち、権利行使表示ランプ３２は、
ソレノイド１５と共に、該ソレノイド１５が駆
動されている間、点灯する。

(iii) ４ビツトバイナリーカウンタ回路７７の出力
端子Q₁〜Q₄がＬ状態であつて、先ず、権利確
保スイツチ２３が閉成され、続いて、権利行使
スイツチ２９が閉成された場合。

左右飛込入賞口９，１０にパチンコ球が飛入
すると、そのパチンコ球は、第２入賞装置３の
受皿１８に落下され、その受皿１８からパチン
コ球通路１９を介して第２入賞装置３の前方へ
案内される。そのパチンコ球は、パチンコ球通
路１９の開口から入賞口２４，２５に落下して
飛入した場合には、通常のように、所定数の賞
球が払出され、権利確保用入賞口２２に落下し
て飛入した場合には、権利確保スイツチ２３が
閉成される。

権利確保スイツチ２３が閉成されると、フリ
ツプフロツプ回路３３の入力端子Ｃに１クロツ
クが入力され、その出力端子ＱはＨを出力す
る。そのＨ出力はアンド回路７１に入力される
と共に、フリツプフロツプ回路３４の入力端子
Ｄに入力されて該フリツプフロツプ回路３４に
記憶される。アンド回路６９には12ビツトバイ
ナリカウンタ回路３７の出力端子Q₄，Q₅から
の矩形信号が入力されており、アンド回路６９
は、その両矩形信号を受けて出力信号を出力し
て、その出力信号をアンド回路７１に入力す
る。このため、アンド回路７１は、アンド回路
６９と同じ出力信号を権利確保表示ランプ２６
に出力することになり、権利確保表示ランプ２
６は点滅を繰返す。この権利確保表示ランプ２
６の点滅により、遊技者は第１の入賞確率増大
状態の準備状態、すなわち第１の入賞確率増大
状態の権利が確保されたことを知る。

オア回路７４には、フリツプフロツプ回路３
５からのＬ出力とアンド回路７０からのＬ出力
とが相変わらず入力されているため、権利行使
表示ランプ３２は消灯している。

続いて、前記(ii)に示したように権利行使用入賞
口２７にパチンコ球が飛入すると、権利行使スイ
ツチ２９が一時的に閉成され、フリツプフロツプ
回路３４の入力端子Ｃに１クロツクが入力される
ことになり、これにより、その出力端子Ｑは、該
フリツプフロツプ回路３４が記憶しているＨ状態
を出力する。このため、ノア回路６１がＬを出力
し、アンド回路６２がＬを出力して、オア回路６
３にはＬが入力される。一方、権利行使スイツチ
２９の閉成により、アンド回路５０はＬからＨを
出力し、そのＨ出力はオア回路６３に入力され
る。これにより、オア回路６３はＨを出力するこ
とになり、12ビツトバイナリカウンタ回路３７は
リセツトされ、ソレノイド１５駆動のための基準
時が決定される。

権利行使スイツチ２９からパチンコ球が離れて
該権利行使スイツチ２９が開成状態に復帰する
と、アンド回路５０はＨからＬを出力することに
なり、そのＬ出力はオア回路６３に入力される。
オア回路６３は前記アンド回路６２からのＬ出力
とこのＬ出力とによりＬを出力し、12ビツトバイ
ナリカウンタ回路３７のリセツトは解除され続け
る。

12ビツトバイナリカウンタ回路３７のリセツト
解除に伴い、その出力端子Q₁〜Q₁₂からは第５
図，第６図に示す矩形信号が出力されることにな
り、その出力端子Q₄，Q₆はその出力信号をアン
ド回路５６を介してオア回路５５に入力する。し
かし、このオア回路には、フリツプフロツプ回路
３４の出力端子ＱからＨ出力が入力されており、
オア回路５５はＨを出力し、このＨ出力はノア回
路５４に入力されている。このとき、権利行使ス
イツチ２９が閉成状態から開成状態に復帰してい
るため、アンド回路５０がノア回路５３にＬを入
力しており、このため、フリツプフロツプ回路３
５はＬを出力して、そのＬ出力をオア回路５８に
入力する。また、オア回路５８には、12ビツトバ
イナリカウンタ回路の出力端子Q₇からの矩形信
号が入力されており、オア回路５８は第８図に示
す矩形信号を出力する。このため、ソレノイドは
0.8秒間隔で駆動され、センタゲート１２は開閉
を繰返す。

一方、アンド回路６４には12ビツトバイナリカ
ウンタ回路３７の出力端子Q₉，Q₁₂からの矩形信
号が入力されており、アンド回路６４は第８図に
示す矩形信号を出力する。この出力信号はインバ
ータ素子６５を介してノアゲート６６に入力され
ており、ノアゲート６６は反転した、アンド回路
６４の矩形信号を出力し、このノアゲート６６か
らの出力信号はオア回路６７に入力される。この
とき、電源リセツト回路５７及びアンド回路６８
からＬを出力しており、このＬ出力はオア回路６
７に入力されている。このため、オア回路６７は
第８図に示す信号を出力することになり、その信
号が最初にＨを出力したとき、フリツプフロツプ
回路３４のリセツト端子ＲにＨが入力されて、フ
リツプフロツプ回路３４はリセツトされ、そのリ
セツトにより、その出力端子Ｑからの出力はＨか
らＬとなる。オア回路５５は、上記Ｌ出力を入力
してＬを出力し、そのＬ出力をノア回路５４に入
力するが、ノア回路５３にＬが入力されているこ
とから、フリツプフロツプ回路３５は、前の状
態、すなわちＬを出力することになり、このＬ出
力と前記フリツプフロツプ回路３４の出力端子Ｑ
からのＬ出力とがノア回路６１に入力され、ノア
回路６１はＨを出力する。このため、アンド回路
６２はそのＨ出力と12ビツトバイナリカウンタ回
路３７の出力端子Q₆からの矩形信号とを入力す
ることになり、前記(i)(ii)で述べたように、12ビツ
トバイナリカウンタ回路３７は、該出力端子Q₆
からの出力信号に応じてリセツト・リセツト解除
が繰り返され、該12ビツトバイナリカウンタ回路
３７の出力端子Q₇〜Q₁₂はＬ状態となる。したが
つて、12ビツトバイナリカウンタ回路３７のリセ
ツト解除から28.8秒経過すると、オア回路５８に
は、フリツプフロツプ回路３５からのＬ出力と12
ビツトバイナリカウンタ回路３７の出力端子Q₇
からのＬ出力とが入力され、オア回路５８はＬを
出力する。このＬ出力によりソレノイド１５は駆
動を停止し、センターゲート１２は閉状態とな
る。すなわち、第８図に示すように、ソレノイド
１５は、0.8秒間隔で18回駆動され、センターゲ
ート１２は18回開閉し、第１の入賞確率増大状態
が行使される。

ソレノイド１５が0.8秒間隔で駆動されている
間は、アンド回路７０には、フリツプフロツプ回
路３４の出力端子ＱからのＨ出力と12ビツトバイ
ナリカウンタ回路３７の出力端子Q₄からの矩形
信号とが入力されており、アンド回路７０は、前
記出力端子Q₄からの矩形信号と同じ出力信号を
出力する。オア回路７４には、その出力信号とフ
リツプフロツプ回路３３からのＬ出力とが入力さ
れることになり、オア回路７４はアンド回路７０
からの出力信号と同じ出力信号を出力し、権利行
使表示ランプ３２はその出力信号のＨ，Ｌ状態に
応じて点滅する。

上記ソレノイド１５の駆動によりセンターゲー
ト１２が開閉を繰返す間に、入賞口１１に10個の
パチンコ球が順次飛入すると、カウントスイツチ
１６は、各パチンコ球毎に閉成されて１クロツク
を４ビツトバイナリカウンタ回路７７の入力端子
Ｃに出力するため、４ビツトバイナリーカウンタ
回路７７の出力端子Q₂とQ₄とはＨを出力し、こ
の両Ｈ出力はアンド回路６８に入力される。アン
ド回路６８は、このため、Ｈを出力することにな
り、そのＨ出力はオア回路６７に入力され、オア
回路６７はＨを出力してフリツプフロツプ回路３
４のリセツト端子ＲにＨを入力して、フリツプフ
ロツプ回路３４をリセツトとする。このため、上
記同様に、ノア回路６１はＨを出力することにな
り、アンド回路６２には、そのＨ出力と12ビツト
バイナリカウンタ回路３７の出力端子Q₆からの
出力信号とが入力され、12ビツトバイナリカウン
タ回路３７は該出力端子Q₆からの出力信号に応
じてリセツト・リセツト解除が繰り返される。こ
のため12ビツトバイナリカウンタ回路３７の出力
端子Q₇〜Q₁₂がＬ状態となつてオア回路５８から
Ｌが出力され、ソレノイド１５が18回駆動動作を
終了していなくても該ソレノイド１５の駆動は停
止する。

権利行使スイツチ２９が閉成されると、前記し
たように、アンド回路５０はＨを出力するが、そ
のＨ出力はオア回路５２を介してフリツプフロツ
プ回路３３のリセツト端子Ｒに入力され、フリツ
プフロツプ回路３３はリセツトされる。このた
め、その出力端子ＱはＨからＬを出力し、フリツ
プフロツプ回路３４の入力端子ＤにそのＬ出力を
入力することになり、フリツプフロツプ回路３４
は、フリツプフロツプ回路３３の出力端子Ｑから
のＨ出力の記憶を解消する。これにより、アンド
回路７１には、フリツプフロツプ回路３３の出力
端子ＱからＬが入力されることになり、権利確保
表示ランプ２６は消灯する。

前記の様にフリツプフロツプ回路３４の入力端
子ＤにＬが入力されても、権利行使スイツチ２９
が閉成されて、アンド回路５０がＨを出力し、フ
リツプフロツプ回路入力端子ＣにＨが入力された
場合、28.8秒（0.8秒×18回）又はカウント入賞
スイツチ１６が10回閉成されないと、フリツプフ
ロツプ回路３４のリセツト端子ＲにＨが入力され
ないため、リセツトにはならない。このフリツプ
フロツプ回路３４がリセツトされて、出力端子Ｑ
はＬとなりアンド回路７０にＬが入力される。そ
のアンド回路７０にはＬが入力される。そのアン
ド回路７０にはＬが入力されると、アンド回路は
Ｌを出力し、オア回路７４には、そのＬ出力とフ
リツプフロツプ回路３５からのＬ出力とが入力さ
れる。このため、オア回路７４はＬを出力し、権
利行使表示ランプ３２は点滅を止めて消灯する。

（発明の効果） 本発明は、以上述べたように、遊技変化に富み
且つ遊技意欲をかきたてるパチンコ機を提供する
ことができる。

【図面の簡単な説明】

第１図は、本発明に係るパチンコ機を示す正面
図、第２図は、本発明に係るパチンコ機の正面要
部を斜め側方から目視した概略図、第３図は、本
発明に係るパチンコ機に使用されるセンターゲー
トとソレノイドとの連結関係を示す斜視図、第４
図は、本発明に使用する制御回路図、第５図，第
６図は、それぞれ12ビツトバイナリカウンタ回路
から出力されるクロツク信号の信号波形図、第７
図は、ソレノイドに第２の入賞確率増大状態を行
わせる場合の一連の信号波形図、第８図は、ソレ
ノイドに第１の入賞確率増大状態を行わせる場合
の一連の信号波形図である。 １５…ソレノイド、２２…権利確保用入賞口、
２７…権利行使用入賞口、３３…フリツプフロツ
プ回路、３４…フリツプフロツプ回路、３５…フ
リツプフロツプ回路、３６…クロツク発振回路、
３７…12ビツトバイナリカウンタ回路、３８…リ
セツト回路、３９…リセツト回路、４０…リセツ
ト回路、４２…ソレノイドドライブ回路。

Claims (1)

1. 【特許請求の範囲】 １ 入賞確率を増大させるソレノイドと、 権利確保用入賞口にパチンコ球が飛入したとき
   にオンされて前記ソレノイドを第１の入賞確率増
   大状態駆動準備状態にセツトする権利確保回路
   と、 前記権利確保回路がオン状態であつて前記権利
   確保用入賞口とは異なる権利行使用入賞口にパチ
   ンコ球が飛入してオンされたとき、前記ソレノイ
   ドを第１の入賞確率増大状態となるように駆動さ
   せ、前記権利確保回路がオフ状態であつて前記権
   利行使用入賞口にパチンコ球が飛入してオンされ
   たとき、前記ソレノイドを前記第１の入賞確率増
   大状態よりも低い確率の第２の入賞確率増大状態
   となるように駆動させる権利行使回路と、 からなることを特徴とするパチンコ機。