JPH04242412A - クロックバイアス回路 - Google Patents
クロックバイアス回路Info
- Publication number
- JPH04242412A JPH04242412A JP3015026A JP1502691A JPH04242412A JP H04242412 A JPH04242412 A JP H04242412A JP 3015026 A JP3015026 A JP 3015026A JP 1502691 A JP1502691 A JP 1502691A JP H04242412 A JPH04242412 A JP H04242412A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- clock
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はクロック信号のレベル変
換を行うクロックバイアス回路に関する。
換を行うクロックバイアス回路に関する。
【０００２】
【従来の技術】図３は従来のクロックバイアス回路を示
す回路図である。同図において、１は図４−ａに示すよ
うにデューティ比５０％のクロック信号２を出力するク
ロック信号出力回路、３はこのクロック信号２の交流成
分を透過するコンデンサ、４は電源電圧ＶＤ が印加す
る電源端子、５および６はそれぞれ抵抗値Ｒ１ および
抵抗値Ｒ２ を有し、クロック信号２の直流バイアス電
位を決定する抵抗、７は図４−ｂに示すように直流電圧
ＶＢ を中心に振動するクロック信号、８は図４−ｃに
示すクロック信号９を出力するノット回路、１０は出力
端子である。なお、上記直流電位ＶＢ は（１）式で示
すことができる。
す回路図である。同図において、１は図４−ａに示すよ
うにデューティ比５０％のクロック信号２を出力するク
ロック信号出力回路、３はこのクロック信号２の交流成
分を透過するコンデンサ、４は電源電圧ＶＤ が印加す
る電源端子、５および６はそれぞれ抵抗値Ｒ１ および
抵抗値Ｒ２ を有し、クロック信号２の直流バイアス電
位を決定する抵抗、７は図４−ｂに示すように直流電圧
ＶＢ を中心に振動するクロック信号、８は図４−ｃに
示すクロック信号９を出力するノット回路、１０は出力
端子である。なお、上記直流電位ＶＢ は（１）式で示
すことができる。
【０００３】
ＶＢ ＝｛Ｒ２ ／（Ｒ１ ＋Ｒ２ ）｝ＶＤ
・・・・・（１）
・・・・・（１）
【０００４】次に、上記構成
によるクロックバイアス回路の動作について、図４を参
照して説明する。まず、クロック信号出力回路１から出
力した図４−ａに示すクロック信号２はコンデンサ３に
より、そのクロック信号の交流成分のみ透過されたのち
、抵抗５および抵抗６により、各々の抵抗比で決定する
直流電位ＶＢ がバイアスとして与えられ、図４−ｂに
示すように直流電位ＶＢ を中心に振動するクロック信
号７が得られる。このクロック信号７とクロック信号２
とは振幅および周期が等しく、直流レベルが異なる。そ
して、ノット回路８はこのクロック信号７を反転し、図
４−ｃに示すクロック信号９を出力する。
によるクロックバイアス回路の動作について、図４を参
照して説明する。まず、クロック信号出力回路１から出
力した図４−ａに示すクロック信号２はコンデンサ３に
より、そのクロック信号の交流成分のみ透過されたのち
、抵抗５および抵抗６により、各々の抵抗比で決定する
直流電位ＶＢ がバイアスとして与えられ、図４−ｂに
示すように直流電位ＶＢ を中心に振動するクロック信
号７が得られる。このクロック信号７とクロック信号２
とは振幅および周期が等しく、直流レベルが異なる。そ
して、ノット回路８はこのクロック信号７を反転し、図
４−ｃに示すクロック信号９を出力する。
【０００５】このように、従来のクロックバイアス回路
はクロック信号の直流レベル変換を行うことができるが
、直流レベル変換したクロックのバイアス電位ＶＢ は
通常そのクロック信号が供給される論理回路の入力のス
レッショルド電位と等しくなるように設定する。例えば
ノット回路の入力のスレッショルド電圧と電流バイアス
電位が等しくなるように設定することはノイズ耐力等を
考慮すればノット回路の動作を更に安定した状態におく
ことがでくる。
はクロック信号の直流レベル変換を行うことができるが
、直流レベル変換したクロックのバイアス電位ＶＢ は
通常そのクロック信号が供給される論理回路の入力のス
レッショルド電位と等しくなるように設定する。例えば
ノット回路の入力のスレッショルド電圧と電流バイアス
電位が等しくなるように設定することはノイズ耐力等を
考慮すればノット回路の動作を更に安定した状態におく
ことがでくる。
【０００６】
【発明が解決しようとする課題】この従来のクロックバ
イアス回路ではクロック信号出力回路が出力断状態にな
ったとき、ノット回路に入力するクロック信号は図５−
ｂに示すように、直流電位ＶＢ に固定されてしまうた
め、ノット回路の出力は図５−ｃに示すようにクロック
信号に論理不定状態１１が生じ、ノット回路とこのノッ
ト回路の出力が接続する全ての論理回路が誤動作する。
イアス回路ではクロック信号出力回路が出力断状態にな
ったとき、ノット回路に入力するクロック信号は図５−
ｂに示すように、直流電位ＶＢ に固定されてしまうた
め、ノット回路の出力は図５−ｃに示すようにクロック
信号に論理不定状態１１が生じ、ノット回路とこのノッ
ト回路の出力が接続する全ての論理回路が誤動作する。
【０００７】そこで、従来、バイアス電位ＶＢ を、ノ
ット回路の入力のスレッショルド電位からノット回路が
動作する範囲でずらすということが提案されているが、
クロック信号出力回路の出力が正常である通常状態時に
ノット回路の正常動作マージンがバイアス電位ＶＢ と
ノット回路の入力のスレッショルド電位が一致している
場合より少なくなるという欠点がある。
ット回路の入力のスレッショルド電位からノット回路が
動作する範囲でずらすということが提案されているが、
クロック信号出力回路の出力が正常である通常状態時に
ノット回路の正常動作マージンがバイアス電位ＶＢ と
ノット回路の入力のスレッショルド電位が一致している
場合より少なくなるという欠点がある。
【０００８】
【課題を解決するための手段】本発明に係るクロックバ
イアス回路はクロック信号の入力により動作して高レベ
ルの出力信号を出力し、クロック信号の断状態により出
力信号が低レベルになる単安定マルチバイブレータと、
コレクタが直列に接続した複数個の抵抗の一方の端子に
接続し、エミッタがアースに接続し、ベースに前記単安
定マルチバイブレータの出力信号が入力するトランジス
タとを有している。
イアス回路はクロック信号の入力により動作して高レベ
ルの出力信号を出力し、クロック信号の断状態により出
力信号が低レベルになる単安定マルチバイブレータと、
コレクタが直列に接続した複数個の抵抗の一方の端子に
接続し、エミッタがアースに接続し、ベースに前記単安
定マルチバイブレータの出力信号が入力するトランジス
タとを有している。
【０００９】
【作用】本発明はクロック信号が断状態になったとき、
出力信号を論理不定の状態にならず、安定な状態にする
ことができる。
出力信号を論理不定の状態にならず、安定な状態にする
ことができる。
【００１０】
【実施例】図１はこの発明に係るクロックバイアス回路
の一実施例を示す回路図である。同図において、１２は
図２−ａに示すクロック信号２の立ち上がりで動作し、
そのクロック信号２の１周期の時間だけ高レベルになる
出力信号１３を出力する単安定マルチバイブレータ、１
４はその出力信号１３がベースに入力するトランジスタ
である。
の一実施例を示す回路図である。同図において、１２は
図２−ａに示すクロック信号２の立ち上がりで動作し、
そのクロック信号２の１周期の時間だけ高レベルになる
出力信号１３を出力する単安定マルチバイブレータ、１
４はその出力信号１３がベースに入力するトランジスタ
である。
【００１１】次に上記構成によるクロックバイアス回路
の動作について図２を参照して説明する。まず、クロッ
ク信号出力回路１から出力した図２−ａに示すクロック
信号２はコンデンサ２により、そのクロック信号の交流
成分のみ透過されたのち、抵抗５および抵抗６により各
々の抵抗比で決定する直流電圧ＶＢがバイアスとして与
えられ、図２−ｃに示すように直流電圧ＶＢ を中心に
振動するクロック信号が得られる。このとき、クロック
信号２が正常のため、単安定マルチバイブレータ１２は
高レベルの出力信号１３を出力するので、トランジスタ
１４のベースには図２−ｂに示す高レベルの出力信号１
３が入力し、トランジスタ１４はオン状態になっている
。 そして、ノット回路８はこのクロック信号７を反転し、
図２−ｄに示すクロック信号９を出力する。この場合の
直流バイアス電位ＶＢ は、トランジスタ１４のコレク
タ・エミッタ間の電圧は微小なため無視できるので、下
記の（２）式で示すことができる。
の動作について図２を参照して説明する。まず、クロッ
ク信号出力回路１から出力した図２−ａに示すクロック
信号２はコンデンサ２により、そのクロック信号の交流
成分のみ透過されたのち、抵抗５および抵抗６により各
々の抵抗比で決定する直流電圧ＶＢがバイアスとして与
えられ、図２−ｃに示すように直流電圧ＶＢ を中心に
振動するクロック信号が得られる。このとき、クロック
信号２が正常のため、単安定マルチバイブレータ１２は
高レベルの出力信号１３を出力するので、トランジスタ
１４のベースには図２−ｂに示す高レベルの出力信号１
３が入力し、トランジスタ１４はオン状態になっている
。 そして、ノット回路８はこのクロック信号７を反転し、
図２−ｄに示すクロック信号９を出力する。この場合の
直流バイアス電位ＶＢ は、トランジスタ１４のコレク
タ・エミッタ間の電圧は微小なため無視できるので、下
記の（２）式で示すことができる。
【００１２】
ＶＢ ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝ＶＤ
・・・・・（２）
・・・・・（２）
【００１３】次に、クロック信号
出力回路１が故障すると、時刻ｔ１で図２−ａに示すよ
うに、クロック信号２が断状態になり低レベルに固定さ
れる。このため、単安定マルチバイブレータ１２は動作
を停止するのでその出力信号は図２−ｂに示すように低
レベルに固定する。そこで、トランジスタ１４のベース
には低レベルの信号が入力するため、このトランジスタ
１４はオフ状態になる。したがって、抵抗５および抵抗
６には電流が流れなくなり、ノット回路８に入力するク
ロック信号７の直流バイアス電位はＶＤ に固定され、
その出力であるクロック信号９は図２−ｄに示すように
低レベルに固定される。このように、通常動作時のクロ
ック信号の直流バイアス電位ＶＢ をノット回路８の入
力のスレッショルド電位と等しくなるように設定でき、
かつ入力するクロック信号２が断状態になっても、ノッ
ト回路８の出力を低レベルに安定することができる。
出力回路１が故障すると、時刻ｔ１で図２−ａに示すよ
うに、クロック信号２が断状態になり低レベルに固定さ
れる。このため、単安定マルチバイブレータ１２は動作
を停止するのでその出力信号は図２−ｂに示すように低
レベルに固定する。そこで、トランジスタ１４のベース
には低レベルの信号が入力するため、このトランジスタ
１４はオフ状態になる。したがって、抵抗５および抵抗
６には電流が流れなくなり、ノット回路８に入力するク
ロック信号７の直流バイアス電位はＶＤ に固定され、
その出力であるクロック信号９は図２−ｄに示すように
低レベルに固定される。このように、通常動作時のクロ
ック信号の直流バイアス電位ＶＢ をノット回路８の入
力のスレッショルド電位と等しくなるように設定でき、
かつ入力するクロック信号２が断状態になっても、ノッ
ト回路８の出力を低レベルに安定することができる。
【００１４】
【発明の効果】以上詳細に説明したように、本発明に係
るクロックバイアス回路によれば、クロック信号が断に
なったときにバイアス電位が変化するので、クロック信
号が断状態時の回路の誤動作を防止することができる効
果がある。
るクロックバイアス回路によれば、クロック信号が断に
なったときにバイアス電位が変化するので、クロック信
号が断状態時の回路の誤動作を防止することができる効
果がある。
【図１】本発明に係るクロックバイアス回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】図１の回路の各部のタイムチャートである。
【図３】従来のクロックバイアス回路を示す回路図であ
る。
る。
【図４】図３の回路の各部のタイムチャートである。
【図５】図３の回路において、出力断状態のときの各部
のタイムチャートである。
のタイムチャートである。
１ クロック信号出力回路
２ コンデンサ
５ 抵抗
６ 抵抗
８ ノット回路
１２ 単安定マルチバイブレータ
１４ トランジスタ
Claims (1)
- 【請求項１】 コンデンサによりクロック信号の交流
成分を透過したのち、直列に接続した２つの抵抗の各々
の抵抗値の比で決まる直流電位ＶＢ をクロック信号の
直流バイアスとして与えるクロックバイアス回路におい
て、上記クロック信号の断状態により出力信号を低レベ
ルに固定する第１回路と、この第１回路の低レベルの出
力信号によりオフ状態になるスイッチング回路と、この
スイッチング回路のオフ状態によりクロック信号の直流
バイアス電位をＶＤ （ただし、ＶＤ ＞ＶＢ ）にす
る第２回路とを備えたことを特徴とするクロックバイア
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015026A JPH04242412A (ja) | 1991-01-16 | 1991-01-16 | クロックバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015026A JPH04242412A (ja) | 1991-01-16 | 1991-01-16 | クロックバイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242412A true JPH04242412A (ja) | 1992-08-31 |
Family
ID=11877327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015026A Pending JPH04242412A (ja) | 1991-01-16 | 1991-01-16 | クロックバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262986A (ja) * | 2005-03-22 | 2006-10-05 | Samii Kk | 遊技機 |
-
1991
- 1991-01-16 JP JP3015026A patent/JPH04242412A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262986A (ja) * | 2005-03-22 | 2006-10-05 | Samii Kk | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890017875A (ko) | 마스터-슬레이브 플립플롭회로 | |
| US4885585A (en) | Ramp generator reset circuit | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| EP0092145B1 (en) | Transistor circuit | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPH0573292B2 (ja) | ||
| JP3406613B2 (ja) | 三角波発振回路 | |
| JPS62190923A (ja) | レベル変換回路 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP3509497B2 (ja) | 不感応コンパレータ回路 | |
| US4653079A (en) | Pulse doubler circuit with complementary pulse inputs | |
| JPH0595259A (ja) | 階段波発生回路 | |
| US20060186923A1 (en) | Interface circuit | |
| US3178585A (en) | Transistorized trigger circuit | |
| JPH057778Y2 (ja) | ||
| US5926072A (en) | FM modulator using a monostable multivibrator | |
| JPH0748642B2 (ja) | 電流ヒステリシスコンパレ−タ | |
| SU1335923A1 (ru) | Пороговое устройство | |
| JPH0735454Y2 (ja) | パルス幅伸張回路 | |
| RU1182890C (ru) | Устройство для контроля выходного напряжения n-канального вторичного источника питания | |
| SU1345337A2 (ru) | Разностный элемент | |
| JPH05235727A (ja) | 半導体装置 |