JPH04243458A

JPH04243458A - チャネルー直接アクセス記憶装置間非同期通信システム

Info

Publication number: JPH04243458A
Application number: JP3140709A
Authority: JP
Inventors: Brent C Beardsley; ブレント・カメロン・バーズリー; Keith A Bello; キース・アンソニー・ベロ; Michael T Benhase; マイケル・トーマス・ベンヘイス; Florence J Clark; フローレンス・ジョアン・クラーク; Paul W Hunter; ポール・ウェイン・ハンター; Donald M Nordahl; ドナルド・マービン・ノルダール
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-08-31
Filing date: 1991-05-17
Publication date: 1992-08-31
Anticipated expiration: 2010-05-24
Also published as: CN1059439A; EP0473314B1; US5155814A; EP0473314A3; CN1022724C; EP0473314A2; TW208104B; CA2046720A1; CA2046720C; DE69123014D1; JPH0748195B2; KR950004215B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理システムに関
し、更に詳細には非同期形式で作用するＤＡＳＤ周辺デ
ータ処理システム制御に関する。

【０００２】

【従来の技術】データ処理システムはしばしば、直接ア
クセス記憶装置（ＤＡＳＤ）などのホスト・コンピュー
タの外部に配置され、また時には遠く離れて配置される
大容量記憶装置を含む。ホスト・コンピュータからＤＡ
ＳＤへの通信は、チャネルと称される信号ケーブルを介
して達成され、該チャネルはＤＡＳＤと同制御ユニット
間に拡張されこれらをホスト・プロセサに接続する。

【０００３】今日の技術ではＤＡＳＤユニットは、同一
スピンドル上を回転するいくつかの別々のディスクによ
り構成される。これらのディスク或いはプラッタは各デ
ィスクの一方の表面をアクセスする変換ヘッドを具備し
たヘッド・ディスク・アセンブリによりアクセスされる
。例えば、１６の使用可能な表面を提供するディスク装
置には９のプラッタがあり、当該表面の一つは正確なト
ラッキング能力を維持するために使用される。こうした
ユニットでは、データ用に１５の使用可能な表面があり
、全てのヘッドが配置された時に１５の物理的レコード
・トラックのシリンダがアクセスされる。

【０００４】ＤＡＳＤユニットはしばしばカウント・キ
ー・データ方式（ＣＫＤ）を採用し、トラック上に書き
込まれたレコードにはカウント・フィールド（ＩＤ）、
キー・フィールド、データ・フィールドが与えられる。

【０００５】レコード・トラックに沿ってこれらのフィ
ールドを書く際に、各フィールド間にギャップが与えら
れる。これらのギャップは、ＤＡＳＤ制御ユニットとホ
スト・チャネルが互いに通信できるための時間周期を提
供するために利用される。チャネル・ユニットはギャッ
プ時間内に受信済みのコマンドに応答して情報をチャネ
ルに返し、また探索或いは検索、レコード書き込みのた
めの次回オペレーションを開始するための次のコマンド
を獲得する。この処理はギャップ同期式と称され、ＤＡ
ＳＤ装置が作用する特定のレコードはチャネルが作業を
要求したレコードと同一であり、該同一レコード上でリ
ード或いはライト作業を実施する点でチャネルと装置の
両者が互いに同期する。

【０００６】システムが更に高速化すると、前記ギャッ
プによる、或いはギャップ周期内に於ける機能性能によ
り生成される遅延が、同機能がもはや十分に達成されな
い程度に縮小されねばならない。これは特にデータ・バ
ースト・レートが銅チャネルの数倍である光ファイバ・
チャネルに於いては確かである。

【０００７】本発明によれば、チャネル及び装置がデー
タを互いに独立に転送可能となるような非同期記憶サブ
システムが開発される。そのためには、バッファが装置
及びチャネル間の複数のデータ経路内に挿入され、各経
路は別々のプロセサにより制御される。この形式では、
装置プロセサは前記バッファの一部分内のレコードをア
クセスでき、一方、同バッファの他の部分はチャネル・
プロセサにより利用される。チャネル・プログラムはチ
ャネルと記憶装置が一コマンドの実行を終了させるのに
必要な活動を制御し、また次回の命令が二つの隣接フィ
ールド間のレコード間ギャップ期間内に発生しないよう
に進められる。

【０００８】同期システムに於いては、装置とチャネル
は同一レコード上で作用し、装置により前記バッファに
転送されるデータはチャネルが求めるデータと同一であ
る。こうしたシステムの制御ユニットでは、共有化され
る変数は全てチャネル・プロセサ及び装置プロセサ間の
インタフェースを実行するために要求される。チャネル
・プロセサと装置プロセサは、常に同一フィールド上で
同一オペレーションを達成するので、単純な共有化変数
で足りる。しかし、非同期システムでは、装置がリード
・オペレーション期間中にはチャネルより相当進んで作
用することになる。装置プロセサは装置からバッファへ
データを転送し、一方チャネル・プロセサは同データを
チャネルへ送るためにアクセスする。装置プロセサは従
って充填或いは先行活動であり、一方チャネル・プロセ
サは後続または遅延活動である。ライト・オペレーショ
ン期間中は逆となり、チャネル・プロセサがチャネルか
らのデータによりバッファを充填し、引き続き装置プロ
セサが同データをアクセスして装置に送り、記憶ディス
ク上にレコードを書き込む。この場合には、チャネル・
プロセサが先行或いは充填活動に従事し、装置プロセサ
が後続またはエンプティ活動を受け持つ。非同期制御ユ
ニットではチャネル及び装置プロセサは異なるフィール
ド上で異なるオペレーションを達成するために、両者間
の更に入念な通信システムが要求される。

【０００９】

【発明が解決しようとする課題】本発明の目的は、チャ
ネル及び装置プロセサが同一フィールド上に於いて同時
に作用すると共に、異なるフィールド上に於いても同時
に作用することである。

【００１０】本発明の別の目的は、レコードのための一
連の制御を物理的にバッファ内のレコードと共に保持す
ることにより性能改善を図ることである。

【００１１】また、本発明の別の目的は、後続処理が先
行処理に追いつき先行することを回避することである。

【００１２】更に、本発明の別の目的は、先行処理が後
続プロセサに追いつきまた先行することなしにバッファ
の先頭に循環することにより、当該処理が複数レコード
をバッファに転送することを可能とする。

【００１３】

【課題を解決するための手段】簡単に述べれば、本発明
はチャネル処理間通信のための特定のメカニズムを有す
る通信システムである。該システムは、主要素として２
つのレコード・ポインタ、次回オペレーション・フィー
ルド・リスト、装置処理状態標識、レコード制御フラグ
、２つのバッファ・ポインタを有する。これら要素はレ
コードと共にバッファ内に記憶され、装置及びチャネル
処理により簡単にアクセスされる。

【００１４】

【実施例】非同期で作用するために拡張ＣＫＤ方式（Ｅ
ＣＫＤ）が開発され、最初のデータ転送コマンドが実行
される以前に、チャネル・プログラムがデータ転送の性
質及び有効範囲を記述する。ＥＣＫＤは位置レコード拡
張コマンドを含み、該コマンドは引き続くチャネル・コ
マンド・ワード（ＣＣＷ）列用にオペレーション定義域
を定義する可変長パラメータ・リストを使用する。同パ
ラメータは達成されるオペレーション、レコードの位置
及び数、或いは処理トラック、転送長ファクタを特定す
る。この様にして、記憶サブシステムは達成されるデー
タ転送形式、処理されるレコードの数、トラック・セク
タ、そしてデータ転送開始以前に装置が配置されるべき
レコードＩＤを知らされる。

【００１５】非同期オペレーションは、時間的にどの程
度チャネルと装置オペレーションが離れているかを定義
するものではなく、またそれを制限するものでもない。リード・オペレーションでは、装置制御は最初のリード
・コマンドが実行される以前に数バイト、１フィールド
、及び１レコード或いは数レコードをバッファに読み込
む。ライト・オペレーションでは、チャネル制御は一つ
またはそれ以上のライト・コマンドを受け取り、装置に
最初のフィールドが書き込まれる以前に関連データをバ
ッファに転送する。

【００１６】ＥＣＫＤでは公知のＣＫＤ方式として、同
一トラックアドレス方式を採用する。トラックは装置上
で最小の直接アドレス指定可能な空間であり、各トラッ
クはインデックスと称される任意のスタート・ポイント
を有する。トラック・フォーマットはＥＣＫＤの場合に
も、ＣＫＤの場合と同様である。トラック上の最初の領
域はホーム・アドレスであり、これは同トラックを識別
し、また同トラックのアドレスを含むレコード・ゼロと
称される特殊レコードがこれに続く。レコード・ゼロの
次にはユーザ・レコードを含むデータ領域が続く。

【００１７】データ転送が開始する以前に、装置制御が
適応されねばならない。これはインデックス・ポイント
或いはレコード・ゼロ以外のカウント開始領域の一方を
検出して行われる。一度、カウント領域またはインデッ
クスが検出されると、装置制御はチャネルにより命令さ
れたオペレーションを達成するようにトラックを制御す
る。

【００１８】位置レコード・パラメータの有効化の後、
制御ユニットは第１指定トラックを探すよう装置に指令
し、指示されたセクタに装置を配置し、検索オペレーシ
ョンを開始して装置自身をトラック上の更に特定のレコ
ード領域に配置する。

【００１９】図１は本発明によるデータ処理システムの
単純化したブロック図である。ホスト・プロセサ１０は
チャネル１１により制御ユニット１２に接続される。制
御ユニット１２及びＤＡＳＤ１３は、ＤＡＳＤ上の記憶
活動を管理するための周辺データ処理サブシステムを構
成する。図１は単純化したものである。実際には、いく
つかのチャネル１１が存在して制御ユニット１２に接続
される。今日では、１つの共通な構成として、制御ユニ
ットには１６チャネルが接続される。結果的に、１６個
までのホスト・プロセサを１つの制御ユニットに接続す
ることが可能である。しかし、一般的には冗長な要求が
ホスト・プロセサの数を制限する。同一の構成に於いて
、制御ユニットは６４のＤＡＳＤに接続可能である。しかし、本発明では、制御ユニットに接続されるチャネ
ル数やＤＡＳＤ数は何等影響は無く、従って図１に示す
単純化した構成に於いて本発明の実施例を十分に説明で
きる。

【００２０】制御ユニット１２はこれら全ての電子回路
、マイクロプロセサ、チャネルとＤＡＳＤ間のデータ転
送を管理するのに必要なマイクロコードを含む。こうし
た装置は良く知られており、制御ユニット１２内に存在
する回路の一部が図１に示されている。図１は制御レジ
スタ１５及びデータ・バッファ１６を含む制御記憶装置
１４を示す。制御記憶装置１４及び様々なバッファやレ
ジスタは、チャネル・インタフェース・プロセサ１７、
装置インタフェース・プロセサ１８及び非常状態プロセ
サ１９に接続され且つ制御される。チャネル・プロセサ
１７及び装置プロセサ１８の両者はデータ・バッファ１
６をアクセスし、また図１には示されていないが、例え
ばキャッシュ記憶装置などの他の記憶領域へもアクセス
する。装置プロセサ１８及びチャネル・プロセサ１７は
別々のプロセサであるか、或いは同一プロセサ２０上で
作用する別々の処理として実行される。別々のプロセサ
によるか、或いは同一プロセサ上での別々のマイクロコ
ード・モジュールとしての実行かは、主に速度やコスト
を考慮した上で選択される。装置インタフェース・プロ
セサ及び装置インタフェース処理といった表現は、本発
明では同意語として使用され、またチャネル処理及びチ
ャネル・プロセサについても同様である。

【００２１】図２はデータ・バッファ領域１６のレイア
ウトを示す。図２の実施例では、６４Ｋバイトがデータ
・バッファに含まれており、最初の１Ｋバイト領域は１
Ｋ目から２Ｋ目までの第２の領域とは分離かつ区別され
ており、また該第２領域は２Ｋ目から６４Ｋまで広がる
バッファ主要部分とは分離かつ区別される。この様に、
所定の区分活動によりバッファは３つの部分に区分され
る。例えば部分３０に於いては、制御コマンドが記憶保
護域に記憶され、一方キャッシュ及びチャネル・データ
転送は循環領域３１で発生する。領域３２はエラー修正
に利用される。

【００２２】バッファの主６２Ｋ部分は装置及びチャネ
ル間のデータ転送に利用される。ライト・オペレーショ
ン用のカウント・フィールド（及びキー・フィールドが
更新されない場合の分岐オペレーション用のキー・フィ
ールド）は記憶保護域３３内に位置し、一方、データは
残りの６１．５Ｋの領域３４に入る。この部分を以降、
循環領域と称する。図２では様々なレコードが装置及び
チャネルへ、また装置及びチャネルから転送される。装
置１３は現状、データ・フィールドのレコード２をアク
セスしており、ハードウェアの装置バッファ・ポインタ
（ＤＢＰ）３５はレコード２データ・フィールド内の特
定ロケーションを指示する。同様に図２ではチャネル１
１は現状、レコード１からのデータをアクセスしており
、チャネル・バッファ・ポインタ（ＣＢＰ）３６はレコ
ード１内循環データ・フィールドのアドレスを含む。このことは非同期オペレーションに於いては、装置１３
とチャネル１１が異なるレコード上で作用することを示
している。

【００２３】図２は本発明により改善される、非同期オ
ペレーションに於ける通信問題を説明すのに利用できる
。例えば、リード・オペレーションが行われるものとす
る。従って、装置処理１８はチャネル処理１７より先行
する。図２を参照すると、レコード１はバッファに転送
され、装置プロセスは現状ではレコード２を装置からバ
ッファに転送する。チャネル処理１７はレコード１デー
タをバッファからチャネルに転送する。もしも何らかの
理由により、後続のチャネル処理１７が先行装置処理１
８に追い付きかつ追い越した場合には、チャネル１１は
無意味なデータを受け取ることになる。同様に、先行装
置処理がバッファの最後に達し、更にレコードを２．５
Ｋ目から始まるバッファに読み込もうとして循環すると
、装置処理は結局チャネル処理に追い付き追い越して、
チャネルはリード・コマンドを発しただけの全てのデー
タを受け取ることができなくなる。本発明はこの問題を
指摘し、システムに通信メカニズムを登載することによ
り当該問題を回避するものである。

【００２４】チャネル処理或いはプロセサ（ＣＨＩＰ）
と装置処理或いはプロセサ（ＤＩＰ）間の適切な通信の
ために、本発明の通信システムは主要素として２つのト
ラック・ポインタ、次回オペレーション・フィールド（
ＮＯＦ）リスト、ＤＩＰ状態標識、レコード制御フラグ
（ＲＣＦ）そして２つのバッファ・ポインタを有する。

【００２５】２つのトラック・ポインタは、チャネル指
向レコード及びフィールド（ＣＯＲＦ）、装置指向レコ
ード及びフィールド（ＤＯＲＦ）と命名される。ＣＯＲ
Ｆはチャネル処理（ＣＨＩＰ）の為のトラック上での作
用位置を示し、一方、ＤＯＲＦはトラック上でのＤＩＰ
の位置を示す。これら２つのポインタを比較することに
より、チャネル・プログラム及び装置の相対位置が確認
される。

【００２６】ＣＯＲＦとＤＯＲＦはそれぞれ２つの要素
で構成される。すなわち、（１）レコード・カウント（
ＣＯＲＦ．ＲとＤＯＲＦ．Ｒ）と（２）フィールド識別
子（ＣＯＲＦ．ＦとＤＯＲＦ．Ｆ）である。これらのパ
ラメータは記憶制御レジスタ１５内に保持される。但し
、ＤＯＲＦ．Ｆはリード・オペレーションの際はレコー
ドと共にデータバッファ１６内に記憶される。

【００２７】値１または２のレコードカウントは、関連
する処理が、それぞれホーム・アドレス或いはレコード
０で作用中であることを示す。レコード・カウントの他
の値はＣＨＩＰ及びＤＩＰの相対位置を決定するのに利
用される。しかし、必ずしもトラック上の特定レコード
に対応する必要はない。

【００２８】制御レジスタ１５内のＤＯＲＦフィールド
識別子（ＤＯＲＦ．Ｆ）は、ＤＩＰが作用する正確なフ
ィールドを示す。通常、パラメータはＤＩＰにより変更
されるが、エラーがデータ・フィールドで発生すると、
同エラーが異常状態プロセサ１９により修正された後に
プロセサはＤＯＲＦ．Ｆを特定値に変更し、チャネル処
理に対してデータ・フィールドが有効であり、次のアド
レスに進むのにＤＩＰを待つ必要の無いことを示す。も
しもデータがコマンド列内の最後のＣＣＷ用であれば、
レコードへ再指向するためにＤＩＰを待つ時間が節約さ
れる。

【００２９】ＤＯＲＦ．ＦパラメータはＤＩＰが作用す
る正確なフィールドを示す一方、ＣＯＲＦ．Ｆパラメー
タはＣＨＩＰが作用する次回の所望のフィールドを示す
。

【００３０】次回オペレーション・フィールド（ＮＯＦ
）パラメータはＤＩＰのオペレーションを指示するため
に、ライト或いは検出オペレーションの際にＣＨＩＰに
より利用される。主利用としてはライト・オペレーショ
ン期間中に、チャネル・プログラムが装置に先行してス
タートする場合である。ＣＨＩＰチャネル・プログラム
を通じて先行するとき、ＮＯＦ入力は各ライト・コマン
ドに対してバッファ１６内に記憶される。こうしてＤＩ
Ｐがバッファの要求ポイントに達するとＮＯＦをフェッ
チし、指定されたオペレーションがＤＩＰにより達成さ
れる。

【００３１】ＮＯＦ有効識別子（ＮＯＦＶＡＬ）はＣＯ
ＲＦ．Ｆレジスタのビット０に含まれる。これはライト
・オペレーション中に様々なオペレーションがＣＨＩＰ
により完了されたときに、ＣＨＩＰがＤＩＰに知らせる
ものである。主に同識別子は、ＮＯＦと実際のカウント
がバッファ１６内に記憶されたことを示す目的に使用さ
れる。

【００３２】ＮＯＦはライトの際に、ＤＩＰのオペレー
ションを指示するためにＣＨＩＰにより使用される。リ
ード・オペレーションではＮＯＦは存在する必要はない
。なぜなら、装置が先行し順次レコードをリードするか
らである。しかし、もしＮＯＦが存在すれば、装置はＮ
ＯＦが指示したことを実行する。

【００３３】ＤＩＰ状態識別子は、ＤＩＰにより制御レ
ジスタ１５内にセットされ、ＣＨＩＰにＤＩＰがアイド
ル状態か、或いはライト及び検出オペレーション実行中
か、或いはリード・オペレーションを実行中か、或いは
エラーかを検出させる。

【００３４】レコード制御フラグ（ＲＣＦ）は、レコー
ド内のバッファに記憶され、ＣＨＩＰとＤＩＰの両者に
よって利用される。ＣＨＩＰは同フラグを、ＤＩＰに次
のフィールド或いはトラック内の残りのレコードをスキ
ップするよう指示するのに使用する。一方、ＤＩＰはＣ
ＨＩＰに、レコード形式及び無効トラックエラーが検出
されたかどうかを知らせるために同フラグを利用する。

【００３５】最後にチャネル・バッファ・レコード・ポ
インタ（ＣＢＵＦ）及び装置バッファ・レコード・ポイ
ンタ（ＤＢＵＦ）と称される２つのバッファ・ポインタ
が存在する。ＣＢＵＦは、ＣＨＩＰが現在処理中のレコ
ードのバッファ・アドレスを指示するためにＣＨＩＰに
よりセットされる。ＤＢＵＦは、ＤＩＰが現在処理中の
レコードのバッファ・アドレスを指示するためにＤＩＰ
によりセットされる。これら２つのポインタはバッファ
循環（ＷＲＡＰ）パラメータと共に、充填及びエンプテ
ィ化処理を制御し、同２つの処理が互いにオーバレイし
ないようにＣＨＩＰとＤＩＰの両者により使用される。またこれらのポインタは、ＣＨＩＰ及びＤＩＰにより処
理されるレコードのＮＯＦ及びＲＣＦを含むバッファ・
レコードを指示する。ＣＢＵＦ及びＤＢＵＦは制御記憶
レジスタ１５内に保持される。図２では、ＤＢＵＦはＤ
ＩＰにより処理される最初のロケーション、すなわちレ
コードＲ２を指示している。一方、ＣＢＵＦはＣＨＩＰ
により処理される最初のロケーション、すなわちレコー
ドＲ１を指示している。この点では、バッファは２５６
バイトのページに分割され、バッファ内の各レコードは
ページ境界からスタートする。従って、レコードＲ１は
ページ１０から始まり、レコードＲ２はページ１６から
始まる。ＣＢＵＦ及びＤＢＵＦは常にバッファ内のペー
ジ境界アドレスを指示する。一方、装置バッファ・ポイ
ンタ３５とチャネル・バッファ・ポインタ３６はレコー
ド内の装置或いはチャネルのロケーションを指示する。

【００３６】前回ページ・ポインタ・パラメータ（ＰＲ
ＥＶＰＴＲ）は、前回レコードの最初のバッファ・ペー
ジを指示する各バッファ・レコード・イメージ内の１バ
イト値である。これは各レコードと共に、後続及び先行
処理がバッファ・アドレッシングに関し同期であること
を保証するものである。先行処理は同ポインタを新レコ
ード・ロケーションに更新した後に、パラメータをバッ
ファ内に記憶する。後続処理は同ポインタを次のレコー
ドの開始位置に更新する際、ＰＲＥＶＰＴＲを前回レコ
ードのロケーションと比較する。そして両者の値が一致
すれば、新たな後続処理ポインタ（すなわちＣＨＩＰ対
応ＣＢＵＦあるいはＤＩＰ対応ＤＢＵＦ）が正しいもの
となる。同値が一致しない場合には、現状のポインタは
エラーとなる。

【００３７】インテント・カウント・パラメータ（ＩＮ
ＴＣＴ）もライト・オペレーションの際にバッファに記
憶される。ライト・オペレーション中、ＣＨＩＰはＣＢ
ＵＦが次のレコードに進めらる度に、インテント・カウ
ントをバッファに記憶する。インテント・カウントはラ
イト・オペレーションの定義域内で処理される残りのレ
コード数を示す。ライト定義域では、各チャネル・コマ
ンドはレコード境界で作用する。従って、処理される残
りのＣＣＷの数はインテント・カウントに一致する。イ
ンテント・カウントはロケート・レコード・コマンドと
共に最初に転送されるパラメータであり、初期化の際に
制御レジスタ内に記憶される。ＣＨＩＰは次に、レコー
ド境界を跨ぐ各ライトＣＣＷ或いは各リードＣＣＷの完
了に際し、内部レジスタ内のインテント・カウントを減
算する。

【００３８】図３はリード・オペレーションに於いてバ
ッファ内に記憶されるパラメータを示す。バイト０には
前回レコードが開始したページを示す前回ページ・ポイ
ンタが記憶される。同値はポインタが更新した際にＤＩ
Ｐにより記憶され、後にＣＨＩＰにより検査される。バ
イト１にはレコードの相対レコード番号を示すＤＯＲＦ
．Ｒパラメータが記憶される。これは、装置が当該レコ
ードを処理している際のレコード番号を表す。バイト２
及び３には次回オペレーティング・フィールド・パラメ
ータが記憶される。これらはリード・オペレーション中
は全て０である。バイト４及び５にはＤＩＰにより初期
化されるレコード制御フラグが記憶される。バイト４は
、ＣＨＩＰがメッセージをＤＩＰに中継するために使用
する。同メッセージはレコード或いは残りのトラックの
どの程度の量をＣＨＩＰが必要とするかを示す。バイト
５はＤＩＰが使用し、レコード形式やトラックが無効で
ある等のメッセージをＣＨＩＰに中継する。カウント・
フィールドはバイト８から３９に記憶され、キー及びデ
ータ・フィールドはバイト４２以上の領域に記憶される
。

【００３９】また、図３は更にライト・オペレーション
時にバッファ内にレコード・イメージと共に記憶される
パラメータを示す。バイト０には前回ページ・ポインタ
が記憶される。同値はＣＨＩＰがポインタを更新した時
に記憶し、後にＤＩＰにより検査される。バイト１には
インテント・カウントが記憶され、ライト定義域で処理
される残りのレコード数を示す。バイト２及び３には次
回オペレーション・フィールドが記憶され、ＤＩＰが同
レコードに達したときにＤＩＰに指示する。バイト４及
び５にはレコード制御フラグが記憶され、同フラグはＣ
ＨＩＰにより初期化され、また遭遇したエラーに関連し
て同レコード状態を指摘する。バイト８から３１にはラ
イト・スペシャル・ホーム・アドレス命令のためのカウ
ント・フィールドが記憶され、バイト３２から３９には
同カウントがホストから転送された際に記憶される。バ
イト４２以上はキー及びデータ・フィールドが記憶され
る。

【００４０】図４はバッファ内の様々なレコード制御フ
ラグの分類を示す。レコード制御フラグ１（ＲＣＦ１）
はバッファ充填処理により初期化され、引き続きＣＨＩ
ＰによりセットされＤＩＰによってテストされる。レコ
ード制御フラグ２（ＲＣＦ２）はバッファ充填処理によ
り初期化され、引き続きＤＩＰによりセットされＣＨＩ
Ｐによってテストされる。ＣＨＩＰは、ＣＨＵＦがライ
ト・オペレーション時に更新される際にＲＣＦ１を初期
化する。ＤＩＰは、ＤＢＵＦがリード・オペレーション
時に更新される際にＲＣＦ２を初期化する。

【００４１】ＲＣＦ１に於いて、ライト・イメージ・パ
ラメータはライトの際にはＣＨＩＰにより１に初期化さ
れ、リードの際はＤＩＰにより０に初期化されるビット
である。同ビットは、１にセットされたときにはレコー
ドがライト・イメージであることを示し、また０にセッ
トされたときにはレコードがリード・イメージであるこ
とを示す。ビット１には、このトラック上の残りのレコ
ードが要求されない場合に、ＣＨＩＰによってＧＯ−Ｔ
Ｏ−ＥＮＤ−ＯＦ−ＴＲＡＣＫパラメータがセットされ
る。同パラメータはＣＨＩＰがＤＩＰに対し、ＣＨＩＰ
が必要としないレコードのカウント・フィールド上の修
正不可能なエラーをパスさせることを許可する。キー要
求なしパラメータは、キー・フィールドの要求がない場
合にＣＨＩＰによりセットされる。同様に、データ要求
なしパラメータは、データ・フィールドの要求がない場
合にＣＨＩＰによりセットされる。これらのビットはＤ
ＩＰがキー・フィールドもしくはデータ・フィールド上
で計時することを許可する。ビット７のＣＨＩＰ再試行
パラメータは異常状態プロセサに対して、ＣＨＩＰが再
試行を実行中であることを知らせるものである。

【００４２】ＲＣＦ２に於いては、レコード形式ビット
はバッファ・イメージ内のレコード形式を表す。これら
２つのビットが共に０である場合には、通常レコードが
バッファ内に存在する。０−１はホーム・アドレス、１
−０はレコード・ゼロ、１−１はインデックスまたはＥ
ＮＤ−ＯＦ−ＴＲＡＣＫを示す。ＥＮＤ−ＯＦ−ＴＲＡ
ＣＫ（ＥＯＴ）標識はＣＨＩＰが利用し、次のトラック
の開始時よりもＥＯＴ時にリード・トラック・コマンド
により完了ステータスを検知する。また、ＥＯＴ標識は
ＣＨＩＰが次のトラックを決定するためのインデックス
処理を開始するのにも利用される。インデックス処理は
制御記憶装置内のトラック・シーケンス情報を参照し、
次のトラック情報を獲得する。ビット１０の無効トラッ
ク・フラグは、同トラックがＤＩＰによりＤＡＳＤから
リードされる際に無効であることを示す。ＧＯ−ＴＯ−
ＣＡＣＨＥ−ＨＯＳＴ−ＯＰＥＲＡＴＩＯＮＳ　フラグ
は、ＤＩＰが遮断され、ＣＨＩＰがホスト・オペレーシ
ョンを開始せねばならないことを示す。ビット１５のＤ
ＩＰ再試行パラメータは、このレコードのフィールドが
ＤＩＰにより再試行されたことを示す。同ビットは異常
状態プロセサがエラー回復のために使用する。

【００４３】前述したように、ＤＩＰとＣＨＩＰ間で通
信するためのメカニズムが提供され、２つのプロセサが
バッファ内でデータ処理を行う際に、相互にオーバレイ
することはない。バッファは２５６バイトのページに分
割され、ページのアドレスは１バイトのレジスタ内に含
まれる。各レコードはページ境界から開始する。ＣＨＩ
Ｐが作業中のページ・アドレスはＣＢＵＦレジスタに配
置される。一方、ＤＩＰが作業中のページ・アドレスは
ＤＢＵＦレジスタに配置される。これら２つのレジスタ
は２つの処理が互いに干渉し合わないように、バッファ
内に空間を割り当てるために使用される。

【００４４】ライト・オペレーションのために、ＣＨＩ
Ｐは各レコードに対するデータ転送の完了時にＣＢＵＦ
を更新する。またリード・オペレーションに対応しては
、ＣＨＩＰは、次のＣＣＷが新たなレコードに対応して
受信されればＣＢＵＦを更新する。ＤＩＰは、データ・
フィールドがリード及びライト・オペレーションの両者
に対応して転送されたときにＤＢＵＦを更新する。

【００４５】ＣＨＩＰまたはＤＩＰ　ＷＲＡＰ　ＣＢＵ
ＦまたはＤＢＵＦをバッファの最初に循環する度に、Ｗ
ＲＡＰ（循環）パラメータがトグルされる。ＷＲＡＰ値
０はＣＨＩＰ及びＤＩＰがバッファを通じ同一経路上に
あることを示す。ＷＲＡＰ値１は充填処理がバッファの
終わりから開始に循環し、エンプティ処理は循環してい
ないことを示す。

【００４６】リード・オペレーションでは、ＤＩＰはレ
コードをバッファ内に記憶し、ＤＢＵＦを更新する。バ
ッファに記憶する各レコードに対して、ＤＩＰはＤＯＲ
Ｆ．Ｒを同レコードと共に記憶する。ＣＨＩＰは希望す
るレコードを探索するときに、ＣＯＲＦ．Ｒを同レコー
ドのバッファ内ＤＯＲＦ．Ｆと比較する。もしも比較結
果が一致すれば、ＣＨＩＰは同レコードをチャネルに転
送する。一致しない場合には、ＣＨＩＰは次のレコード
に進み、再び一致或いはインデックスが発見されるまで
比較を継続する。

【００４７】リード・オペレーションでは、ＤＩＰはバ
ッファを充填し、ＣＨＩＰはバッファをエンプティにす
る。ＣＢＵＦ、ＤＢＵＦそしてＷＲＡＰは図５に示すよ
うに使用される。すなわち、ＣＨＩＰにより要求され続
けるバッファ内で、ＤＩＰがオーバレイを起こさないよ
うにする。図４は、ＷＲＡＰビットが０の場合には、Ｄ
ＩＰの続行を許可する。しかし、ＷＲＡＰビットが１の
場合には、ＤＢＵＦはＣＢＵＦと比較され、ＤＢＵＦが
ＣＢＵＦよりも小である場合は、ＤＩＰは続行を許可さ
れる。なぜなら、これはＤＩＰがＣＨＩＰにより既に処
理されたページ上で作用していることを示すからである
。しかし、ＷＲＡＰが１であり且つＤＢＵＦがＣＢＵＦ
と等しいか或いはこれを越えようとする場合には、ＤＩ
Ｐは処理を停止しなければならない。装置は次に再指向
される。すなわち、最初のローテーションが発生する。

【００４８】ライト・オペレーションに於いて、図４は
、ＷＲＡＰビットが０の場合にＣＨＩＰがバッファを充
填することを許可する。ＷＲＡＰビットが１でＣＢＵＦ
がＤＢＵＦより小さい時にも、ＣＨＩＰはバッファを充
填することを許可される。しかし、ＷＲＡＰビットが１
でＣＢＵＦがＤＢＵＦと等しいか或いはこれを越えよう
とする場合には、ＣＨＩＰは次回レコードによりバッフ
ァ空間を充填する以前に、ＤＩＰがライト・オペレーシ
ョンを完了するまで待機しなければならない。

【００４９】図５は更にバッファからデータを除去する
規則を示す。この場合、リード・オペレーションに於い
ては、ＷＲＡＰビットが１の時、ＣＨＩＰはバッファの
最後までの全てのレコードを除去することができる。ま
た、ＷＲＡＰビットが０で且つＤＢＵＦがＣＢＵＦより
大きい場合には、リード・オペレーションに於いてＣＨ
ＩＰはレコードを除去することができる。しかし、ＣＢ
ＵＦがＤＢＵＦと等しい場合には、ＣＨＩＰは待機しな
ければならない。図５はカウント、キー及びデータ・フ
ィールドをリードする際の特定の待機規則を示すもので
ある。

【００５０】ライト・オペレーションに於いて、図５は
、ＷＲＡＰビットが１の時、ＤＩＰはバッファの最後ま
でレコードをライトすることを許可される。ＷＲＡＰビ
ットが０の場合には、もしＣＢＵＦがＤＢＵＦよりも大
きい時は、ＤＩＰの続行を許可する。しかし、ＣＢＵＦ
がＤＢＵＦと等しい時には、ＤＩＰは次回オペレーティ
ング・フィールド有効ビット（ＮＯＦＶＡＬ）が１にな
るまで待機しなければならない。もしＷＲＡＰビットが
０で且つＣＢＵＦがＤＢＵＦよりも小さい時は、ＤＩＰ
は待機しなければならない。

【００５１】制御ビットＮＯＦＶＡＬがセットされた場
合は、ＣＨＩＰがカウント・フィールドを完了し、次回
オペレーティング・フィールド（ＮＯＦ）をバッファに
セットアップし、チャネル・バッファ・ポインタ３６を
ロードして、装置バッファ・ポインタ３５をデータ転送
期間中にブロックする。

【００５２】総括すると、リード・オペレーションでは
、ＤＩＰはレコードを入れながらバッファを処理し、ト
ラック・イメージを形成する。ＤＩＰはバッファの最後
に到達すると、先頭に循環し再度処理を継続する。ＣＨ
ＩＰはその背後を走ることになる。ＣＢＵＦとＤＢＵＦ
はＣＨＩＰとＤＩＰ間の調整役として機能する。

【００５３】ライト・オペレーションが実行される際に
は、ロケート・レコード命令が制御ユニット１２に定義
域内に書き込まれるレコード数を通達するが、該制御ユ
ニットは同レコード用のカウント・フィールドを認識し
ていない。該カウント・フィールドは同一トラック上か
または異なるトラック上に存在する。チャネル・インタ
フェース・プロセサはチャネルからバッファにレコード
転送を開始する。一方、装置インタフェース・プロセサ
は装置に対し、転送される第１レコードをライトするよ
う指示する。ＤＩＰが対応中に、ＣＨＩＰは先行してバ
ッファにレコードを転送する。ＣＨＩＰはＤＩＰが対応
を完了する以前に数レコード分のデータ転送を行う。Ｄ
ＩＰが対応可能状態になると、ＤＩＰはＮＯＦを検査し
、行動を把握し、バッファをステップ・ダウンしてデー
タを装置に書き込む。ＤＩＰが最終レコードに達すると
、定義域に対応するインテント・カウントが１となり、
ＤＩＰに対しＣＨＩＰにライトを完了したことを通達す
ることを許可する。ＤＩＰはまた異常状態プロセサに対
し、エラー回復が必要となる場合には通達可能である。非同期オペレーションに於いては、ＤＩＰが中間レコー
ドの一つに於いてエラーに遭遇した場合でも、継続する
ライト・オペレーションはＣＨＩＰによって最後まで達
成される。インテント・カウントはエラーが発生した際
のまだ装置に書き込まれていないレコード数を示す。

【００５４】成功したライト・オペレーションの最後で
は、ライト定義域完了バイトがセットされ、ＣＨＩＰに
対してライト・オペレーションが成功であり、またＣＨ
ＩＰが他の作業に入れることを知らせる。ＤＩＰは次に
即時にリード・モードに切り換わる。これは完全なイン
ターロック形式で行われるため、ＤＩＰがライト・オペ
レーションからリード・オペレーションに切り替わる際
の時間的問題は発生しない。

【００５５】図２に示すチャネル・バッファ・ポインタ
３６と装置バッファ・ポインタ３５には、更に衝突防止
メカニズムが付加されている。ＣＨＩＰとＤＩＰが同一
レコード上で作用している場合に、これら２つのポイン
タは互いにクロスしないように実行される。従って、後
続処理は先行処理に先行を許可する時間が到来するまで
停止し、両者は互いに簡単に続行ができる。

【００５６】また、ライト・オペレーション中は、ＤＩ
Ｐはキー及びデータ・フィールドのサイズを知る必要が
ある。カウント・フィールドはＤＩＰにより図２の３３
に示す保護領域にコピーされる。ポインタＢＦＰＧＲが
保護領域内に於けるカウント・フィールドの位置を示す
。従って、ライト・コマンドに対しては、ＢＦＰＧＲは
保護領域を指示し、一方、ＤＢＵＦはデータ・フィール
ド位置を指示する。ＤＢＵＦがバッファを循環するのに
対し、バッファ・ページ汎用レジスタＢＦＰＧＲは常時
保護領域のある位置を指示する。

【００５７】非同期システムに於ける装置及びチャネル
間での別の重要な通信要素としては、装置が再指向する
際、常にＤＩＰによりセットされる再指向ビットと称さ
れるビットがある。すなわち、装置内の正確なレコード
・ロケーションを探索する。装置が正確なレコードに再
指向するために数ミリ秒を要するために、ＣＨＩＰがＤ
ＩＰがバッファ内で同進路を脱出する為の続行を待機す
るポイントまでに達すると、ＣＨＩＰは再指向ビットを
検査し、もし同ビットがセットされていればＣＨＩＰは
ＤＩＰが再指向状態にあることを知る。数ミリ秒はチャ
ネルが停止状態であるには非常に長い時間であるので、
ＣＨＩＰはチャネルを他の作業に解放する。ＤＩＰが最
終的に再指向し、再指向ビットをＯＦＦした時に、ＣＨ
ＩＰはチャネルを取り戻し、処理が継続される。

【００５８】この通信要素は、また異常状態プロセサに
よりエラー回復に使用される。ＤＩＰに問題が生じた場
合、ＤＩＰは遮断され、エラー信号をセットして待機す
る。これが発生すると、ＣＨＩＰは結局バッファ内でＤ
ＩＰと衝突し、ＤＩＰがエラー状態のために、ＣＨＩＰ
を停止するべき理由がない。従って、ＣＨＩＰは続行を
続け処理を完了し、チャネルを他の作業のために解放す
る。ＤＩＰがエラー状態となることは、チャネルについ
ても全く同様に扱うことができる。

【００５９】異常状態プロセサ（ＵＳＵＲＰ）１９はエ
ラー状態に於いて成すべきことを決定し、もしコマンド
再試行が必要と判断した場合には、ＣＨＩＰ及びＤＩＰ
に対し同状況を知らせる。再試行が開始されると、ＣＨ
ＩＰは再び作用を開始し、ＤＩＰは再指向が完了するま
で再指向ビットをセットし再指向を実行する。時期が到
来すると、再指向ビットはＯＦＦされ、オペレーション
は再スタートされる。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
チャネル及び装置プロセサが同時に同一フィールド上は
もとより、異なるフィールド上でも作用することが可能
となる。

【図面の簡単な説明】

【図１】本発明によるデータ処理システムの単純化した
ブロック図である。

【図２】バッファの配置図である。

【図３】リード・オペレーション時、バッファ内にレコ
ードと共に含まれる制御パラメータ及び、ライト・オペ
レーション時、バッファ内にレコードと共に含まれる制
御パラメータを示す図である。

【図４】バッファ内に含まれる追加の制御パラメータを
示す図である。

【図５】バッファにデータを記憶する際の、またバッフ
ァからデータを除去する際の規則を示す図である。

Claims

【特許請求の範囲】

【請求項１】複数のレコード・トラックを有する直接ア
クセス記憶装置（ＤＡＳＤ）と、前記レコード・トラッ
クとのデータ転送を制御する為に接続される装置インタ
フェース・プロセサ（ＤＩＰ）と、前記ＤＩＰによる前
記データ転送とは非同期にチャネルとのデータ転送を制
御する、前記チャネルに接続されるチャネル・インタフ
ェース・プロセサ（ＣＨＩＰ）と、前記ＤＡＳＤ及び前
記チャネルとの前記データ転送の中継を司る前記ＤＩＰ
及びＣＨＩＰに接続されるバッファ記憶手段と、を具備
し、リード・オペレーションでは、前記ＤＩＰはデータ
を前記バッファに転送する先行処理を司り、前記ＣＨＩ
Ｐは前記バッファからデータを除去し前記チャネルに送
信する後続処理を司り、ライト・オペレーションでは、
前記ＣＨＩＰはデータを前記バッファに転送する先行処
理を司り、前記ＤＩＰは前記バッファからデータを除去
し前記ＤＡＳＤに送信する後続処理を司り、前記先行処
理は前記バッファが充填された後、該バッファの先頭に
循環し、該バッファへのレコードの充填を継続し、更に
、前記ＤＩＰ及び前記ＣＨＩＰに接続され、前記ＤＩＰ
が現在処理中のレコードのバッファ・アドレスを指示す
る第１のレコード・ポインタ手段と、前記ＣＨＩＰが現
在処理中のレコードのバッファ・アドレスを指示する第
２のレコード・ポインタ手段とを含む制御記憶装置と、
前記バッファへの充填の際は前記先行処理によりセット
され、前記バッファの最後に達した際には前記後続処理
によりリセットされる循環（ＷＲＡＰ）指示手段と、前
記ＤＩＰ及び前記ＣＨＩＰのそれぞれが、他方により要
求されるバッファ内に於いてデータのオーバレイを回避
するための相互通信手段と、を具備することを特徴とす
る周辺データ処理システム装置。
【請求項２】前記ＣＨＩＰにより現在処理されているレ
コード内の該ＣＨＩＰのロケーションを指示するチャネ
ル・バッファ・ポインタ手段と、前記ＤＩＰにより現在
処理されているレコード内の該ＤＩＰのロケーションを
指示する装置バッファ・ポインタ手段と、ライト・オペ
レーションに於いて、前記ＤＩＰに次回のコマンドを通
達する次回オペレーティング・フィールド指示手段と、
ライト・オペレーションに於いて、前記ＣＨＩＰが前記
カウント・フィールドのロードを完了し、また前記次回
オペレーティング・フィールド指示手段をセットアップ
し、また前記ＤＩＰと前記ＣＨＩＰの両者が同一レコー
ドからデータを転送している際に、前記装置バッファ手
段が前記チャネル・バッファ手段をクロスすることを回
避するために、前記ＣＨＩＰが前記チャネル・バッファ
・ポインタ手段をロードしたことを、前記ＤＩＰに対し
て知らせるための有効指示手段と、を具備することを特
徴とする請求項１記載の装置。
【請求項３】リード・オペレーションに於いて、前記Ｃ
ＨＩＰによりセットされ、前記ＤＩＰに対し次回フィー
ルド或いはトラック内の残りのフィールドをスキップす
るよう指示する、前記バッファ手段内に含まれる第１の
レコード制御指示手段と、ライト・オペレーションに於
いて、前記ＤＩＰによりセットされ、遭遇したエラーに
関するレコード状態を指示する、前記バッファ手段内に
含まれる第２のレコード制御指示手段とを具備し、制御
データは性能向上のためにレコード・イメージと共に前
記バッファ内に保持されるを具備することを特徴とする
請求項２記載の装置。
【請求項４】複数のレコード・トラックを有する直接ア
クセス記憶装置（ＤＡＳＤ）と、前記レコード・トラッ
クとのデータ転送を制御する為に接続される装置インタ
フェース・プロセサ（ＤＩＰ）と、前記ＤＩＰによる前
記データ転送とは非同期に、チャネルとのデータ転送を
制御する前記チャネルに接続されるチャネル・インタフ
ェース・プロセサ（ＣＨＩＰ）と、前記ＤＡＳＤ及び前
記チャネルとの前記データ転送の中継を行う前記ＤＩＰ
及びＣＨＩＰに接続されるバッファ記憶手段と、リード
・オペレーションに於いて、前記ＣＨＩＰによりセット
され、前記ＤＩＰに対し次回フィールド或いはトラック
内の残りのフィールドをスキップするよう指示する、前
記バッファ手段内に含まれる第１のレコード制御指示手
段と、ライト・オペレーションに於いて、前記ＤＩＰに
よりセットされ、遭遇したエラーに関するレコード状態
を指示する、前記バッファ手段内に含まれる第２のレコ
ード制御指示手段とを具備し、制御データは性能向上の
ためにレコード・イメージと共に前記バッファ内に保持
されることを特徴とする周辺データ処理システム装置。
【請求項５】前記第２のレコード制御指示手段は、リー
ド及びライト・オペレーションに於いてＤＩＰによりセ
ットされ、ＣＨＩＰに対しトラック・スイッチが必要な
ことを通達し、またリード・トラック・オペレーション
に於いてＣＨＩＰに完了を通達する、ＥＮＤ−ＯＦ−Ｔ
ＲＡＣＫ（ＥＯＴ）標識を含むことを特徴とする請求項
４記載の装置。
【請求項６】複数のレコード・トラックを有する直接ア
クセス記憶装置（ＤＡＳＤ）と、前記レコード・トラッ
クとのデータ転送を制御する為に接続される装置インタ
フェース・プロセサ（ＤＩＰ）と、前記ＤＩＰによる前
記データ転送とは非同期に、チャネルとのデータ転送を
制御する前記チャネルに接続されるチャネル・インタフ
ェース・プロセサ（ＣＨＩＰ）と、前記ＤＡＳＤ及び前
記チャネルとの前記データ転送の中継を行う前記ＤＩＰ
及びＣＨＩＰに接続されるバッファ記憶手段と、前記Ｃ
ＨＩＰにより現在処理されているレコード内の該ＣＨＩ
Ｐのロケーションを指示するチャネル・バッファ・ポイ
ンタ手段と、前記ＤＩＰにより現在処理されているレコ
ード内の該ＤＩＰのロケーションを指示する装置バッフ
ァ・ポインタ手段と、ライト・オペレーションに於いて
、前記ＤＩＰに次回のコマンドを通達する次回オペレー
ティング・フィールド指示手段と、ライト・オペレーシ
ョンに於いて、前記ＣＨＩＰが前記カウント・フィール
ドのロードを完了し、また前記次回オペレーティング・
フィールド指示手段をセットアップし、また前記ＤＩＰ
と前記ＣＨＩＰの両者が同一レコードからデータを転送
している際に、前記装置バッファ・ポインタ手段が前記
チャネル・バッファ・ポインタ手段をクロスすることを
回避するために、前記ＣＨＩＰが前記チャネル・バッフ
ァ・ポインタ手段をロードしたことを前記ＤＩＰに対し
て知らせるための有効指示手段と、を具備することを特
徴とする周辺データ処理システム装置。
【請求項７】前記バッファ内に前記レコード・イメージ
と共に、前記後続処理によるレコード計算の開始を有効
にする前回レコード・バッファ・アドレス手段を含むこ
とを特徴とする請求項６記載の装置。