JPH04245075A - 記録担体上にデジタル情報信号を記録するための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録キャリヤの情報ト
ラックにディジタル情報信号を記録するための装置であ
って： −ディジタル情報信号受信用の入力端子と；−前記入力
端子に結合される入力端及び出力端を有しており、ａを
１に等しいか、又は１よりも大きい整数とするａＴプレ
コーダを具えている符号化装置と；−前記符号化装置の
出力端に結合される入力端を有し、記録キャリヤの情報
トラックに符号化ディジタル情報信号を記録する記録装
置；とを具えているディジタル情報信号記録用装置に関
するものである。

【０００２】

【従来の技術】斯種の装置は、例えば欧州特許出願第３
３９，７２４　号（特開平１−３１７，２８０　号公報
）　から既知である。

【０００３】従来装置の場合には、符号化するのにルッ
クアップテーブルを利用してｎビット情報ワードを（ｎ
＋ｍ）ビットチャネルワードに変換し、次いで２Ｔプレ
コーダにより供給されるチャネルワードを記録装置に供
給して前記（ｎ＋ｍ）ビットチャネルワードを磁気記録
キャリヤに記録するようにしている。特に、８−１０ビ
ット変換の場合に、前述したルックアップテーブルから
の３つの１０ビットワードと同様に各８ビット情報に対
して各々相対的に異なるディスパリティを有するものを
利用できるようにしている。

【０００４】これら３つの１０ビットワードから適当に
選択すれば、プレコーダの出力端子におけるチャネルワ
ードの直列データ流の現行ディジタル加算値を、この加
算値が時間の関数として所望に変化するように制御する
ことができる。

【０００５】上述した従来例の場合には、直列データ流
にパイロット信号を入れており、直列データ流を記録キ
ャリヤから再生する場合には上記パイロット信号を例え
ばトラッキングを行うのに用いることができる。

【０００６】

【発明が解決しようとする課題】本発明の目的は、現行
のディジタル加算値を時間の関数として所望通りに調整
することができるも、従来の符号化構成よりも簡単で、
即ち特定のディジタル情報信号に適用し得るようにした
従来とは異なる符号化方法を用いるディジタル情報信号
記録用装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明は冒頭にて述べた
ディジタル情報信号記録用装置において、前記ディジタ
ル情報信号が、ｄ，ｋタイプのランシングス制限信号の
形態を有し、前記符号化装置が、特定の時点に（ｄ＋ｍ
）ビットのディジタルワードを前記ディジタル情報信号
に常に挿入する信号拡張手段を具えており、ここにｍを
１に等しいか、又は１以上の整数とし、前記プレコーダ
は、特定時点に（ｄ＋ｍ）ビットのディジタルワードが
挿入されたディジタル情報信号を記録キャリヤのトラッ
クに記録し得るようにチャネル信号に変換すべく構成さ
れ、前記符号化装置が、前記チャネル信号を受信してこ
のチャネル信号から制御信号を取り出す制御信号発生手
段も具え、且つ前記信号拡張手段は、常に前記制御信号
に応答して、この信号拡張手段により発生される情報信
号がｄ，ｋ′タイプのランレングス制限信号となるよう
に前記制御信号に応答して（ｄ＋ｍ）ビットのディジタ
ルワードを前記ディジタル情報信号に挿入すべく構成さ
れ、ここにｋ′をｋに等しいか、又はｋよりも大きい整
数とし、さらに、前記プレコーダの出力信号における実
行ディジタル加算値が時間の関数として所望パターンを
呈するようにしたことを特徴とする。

【０００８】ｄ，ｋタイプのランレングス制限ディジタ
ル情報信号におけるパラメータｄは、この信号における
２つの連続する“１”間にｄ個以上で、ｋ個以下の“０
”が生ずることを示している。

【０００９】従って、本発明による装置での情報信号の
符号化は、（ｄ＋ｍ）ビットのディジタルワードを特定
の時点にディジタル情報信号に挿入することにより簡単
な方法で実現される。ｍが１に等しいものとすれば、こ
のことは、ｄ＝１の場合には常に２ビットのディジタル
ワードが挿入され、ｄ＝２の場合には３ビットのディジ
タルワードが挿入されるように、以下同様にディジタル
ワードが挿入されることを意味する。ディジタルワード
の挿入時点の時間間隔は等距離離すのが良いが、これは
必ずしもそのようにする必要はない。

【００１０】

【実施例】ｄ，ｋタイプのランレングス制限ディジタル
情報信号とは、ディジタル情報信号の直列データ流にお
ける連続する“１”と“０”に対して次のような要件が
成立する信号のことを意味する。即ち、−ディジタル情
報信号における２つの連続する“１”ビット間に少なく
ともｄ個の“０”ビットがある。換言すれに、“１”ビ
ットが２つ直接連続することは決してあり得ない。 −ディジタル情報信号における２つの連続する“１”ビ
ット間に最大ｋ個の“０”ビットがある。ｄ及びｋは整
数とし、ｄ≧１及びｋ＞１が成立するものとする。図１
ａはｄ＝１である場合のランレングス制限ディジタル情
報信号の直列データ流の一例を示したものである。従っ
て、この信号における連続する“１”間には少なくとも
１つの“０”がある。

【００１１】本発明によれば、（ｄ＋ｍ）ビットのディ
ジタルワードを特定の瞬時ｔ０，　ｔ１，　−−−−−
−に直列データ流に挿入する。本例では、ｍを１に等し
くする。ディジタルワード挿入瞬時は一定間隔離すこと
ができるが、これは必ずしもそのようにする必要はない
。このことは、図１ａに示す例の場合には２ビットのデ
ィジタルワードが挿入されることを意味する。基本的に
は、各拡張用オプションが４つ、即ちワード“００”，
“０１”，“１０”及び“１１”がある。

【００１２】本発明によれば、（ｄ＋１）ビットのディ
ジタルワードを挿入した後に得られるデータ流がｄ，ｋ
′タイプのランレングス制限ディジタル情報信号に有効
な前記要件を再び満足するようにする必要もある。なお
、ｋ′はｋ′≧ｋとなるようにする。このことは、例え
ば挿入後に得られるデータ流が、このデータ流における
２つの連続する“１”間に少なくとも１個の“０”があ
ると云う要件を満足することを意味している。従って、
ディジタルワード“１１”は省かれることになる。 さらに、情報信号における瞬時ｔ０後の最初のビットは
“１”であるため、この瞬時ｔ０にはディジタルワード
の“０１”もまた挿入することはできない。従って、図
１ｂの一番上の数字ラインに示すディジタルワード“０
０”を挿入する場合と、図１ｃの一番上の数字ラインに
示すディジタルワード“１０”を挿入する場合との２つ
の可能性が残されている。

【００１３】図１ａのデータ流にディジタルワード“０
０”を挿入すると、２つの連続する“１”間の“０”の
数がｋ個以上となることがある。ｋ′＝ｋの場合に、こ
のことはディジタルワードの挿入も禁じられることにな
る。

【００１４】図１ｂ及び図１ｃには瞬時ｔ１のみに後続
させることのできる挿入用の２ビットディジタルワード
も示してある。

【００１５】図２ａは図１ａの直列データ流をより一層
図式的に示したものであり、瞬時ｔ０，　ｔ１，　ｔ２
，　ｔ３　−−−−　には（ｄ＋１）ビットのディジタ
ルワードを図２ｂに図式的に示したように挿入する。

【００１６】図３ａはｘ−ｙコーダ１を具えている本発
明による装置の第１実施例を示す。コーダ１は例えば８
ビットのディジタルワードを１２ビットのディジタルワ
ードに符号化することができる。このことは８ビットデ
ィジタルワードが入力端子３に供給されることを意味す
る。コーダ１でルックアップテーブルを使用して、入力
端子３に供給される各８ビットのディジタルワードに対
して１２ビットのディジタルワードを出力端子４に発生
させる。連続する１２ビットのディジタルワードを並−
直列変換器２に供給する。並−直列変換器２の出力信号
は図１ａ及び図２ａに図式的に示してあるような形態を
有する。従って、並−直列変換器２の出力信号はｄ，ｋ
タイプのランレングス制限ディジタル信号である。変換
器２の出力端子５を信号拡張手段７の入力端子６に結合
させる。この信号拡張手段７は第１ユニット７．１　を
具えており、これは瞬時ｔ０，　ｔ１，　ｔ２，　−−
−−　　に（ｄ＋１）ビットのディジタルワード“００
”を入力端子６に供給されるデータ流に挿入する。従っ
て、ユニット７．１　はその出力端子に図１ｂの一番上
の数字列に示すようなデータ流を発生する。

【００１７】第２ユニット７．２　では瞬時ｔ０，　ｔ
１，　ｔ２，　−−−−に（ｄ＋１）ビットのディジタ
ルワード“０１”をデータ流に挿入する。これを図１ｂ
及び図１ｃに一番下の数字列によって示してあり、ディ
ジタルワード“０１”を瞬時ｔ＝ｔ１に挿入する。

【００１８】第３ユニット７．３　では瞬時ｔ０，　ｔ
１，　ｔ２，　−−−−に（ｄ＋１）ビットのディジタ
ルワード“１０”を挿入する。これを図１ｃの一番上の
数字列の瞬時ｔ＝ｔ０に示してある。

【００１９】ユニット７．１　，７．２　及び７．３　
の出力信号をａＴプレコーダ８．１　，８．２　及び８
．３　の入力端子にそれぞれ供給する。

【００２０】図３ａに示す例では、各プレコーダの入力
端子に供給される信号について１Ｔプレコーダ処理を行
う。図３ｂはこの目的に用いる１Ｔプレコーダの一例を
示す。

【００２１】図１ｂの一番上の数字列に従う信号がプレ
コーダ７．１の入力端子に供給される場合のプレコーダ
７．１　の出力信号を図１ｂの第２番目の数字列に示し
てある。同様に、図１ｃの一番上の数字列に従う信号が
プレコーダ７．３　の入力端子に供給される場合のプレ
コーダ７．３　の出力信号を図１ｃの第２番目の数字列
に示してある。

【００２２】ａＴプレコーダ、特に図３ｂに示したよう
な１Ｔプレコーダの作動は本来既知である。斯種のプレ
コーダでは出力端子１０に現われるＥＸＯＲの出力を入
力信号に対して１クロック周期Ｔだけ遅延させて、ＥＸ
ＯＲの入力端子に帰還させる。

【００２３】言うまでもなく、第２ユニット７．２　も
入力端子６に現われる入力信号を同様に符号化し、これ
に２ビットのディジタルワード“０１”を瞬時ｔ０，　
ｔ１，　ｔ２，　−−−−に挿入する。

【００２４】プレコーダ８．１，　８．２及び８．３　
の出力信号を制御信号発生手段１２の入力端子１１．１
，　１１．２及び１１．３にそれぞれ供給すると共に遅
延線を介して可制御スイッチング手段１５の端子１５．
１，１５．２及び１５．３にもそれぞれ供給する。

【００２５】瞬時ｔ０，　ｔ１，　ｔ２，　−−−−は
図１ａ及び図２ａに示すような情報信号の直列データ流
を図２ａにおける情報ワードｉｗのようにｎビットのグ
ループに分け、これらのｎビットのグループに拡張手段
７にてｄ＋１（＝２）ビットのディジタルワードを加え
、これらの２ビットのディジタルワードが情報ワードの
前に置かれるようにする。次いで（ｎ＋ｄ＋１）ビット
の情報ワードをプレコーダにて（ｎ＋ｄ＋１）ビットの
チャネルワードに変換する。この際制御信号発生手段１
２は入力端子１１．１，　１１．２及び１１．３に供給
される信号に応答して、又入力端子１１．４，　１１．
５及び１１．６を経てこの制御信号発生手段１２に供給
される情報に応答して出力端子１３に制御信号ｃｓを発
生する。

【００２６】制御信号発生手段１２は第１制御信号ｃｓ
１　、第２制御信号ｃｓ２　又は第３制御信号ｃｓ３　
を発生することができる。これらの制御信号をスイッチ
ング手段１５に供給すると共にプレコーダ７．１，　７
．２及び７．３　の制御信号入力端子２０．１，２０．
２及び２０．３にも供給する。スイッチング手段１５は
制御信号ｃｓ１　に応答して端子１５．　１をスイッチ
ング手段の固定端子１５．　４に接続する。

【００２７】例えば図１ａ及び図２ａのような情報ワー
ドを符号化する場合には、プレコーダ８．１　によって
符号化した情報ワード、即ちチャネルワードｃｗａ　（
図１ｂ及び図３参照）をスイッチング手段１５を介して
記録装置２４に供給して、この記録装置にて上記チャネ
ルワードを例えば磁気ヘッド２２によって磁気記録キャ
リヤ２１のトラックに書き込むことができる。

【００２８】スイッチング手段１５は制御信号ｃｓ２　
に応答して、端子１５．２と１５．４とを互いに結合さ
せて、プレコーダ８．２　により発生されたチャネルワ
ードｃｗｂ　が記録装置２４に供給されるようにする状
態となる。

【００２９】スイッチング手段１５は制御信号ｃｓ３　
に応答して、端子１５．３と１５．４とを相互接続して
、プレコーダ８．３　により発生されたチャネルワード
ｃｗｃ　が記録装置２４により供給されるようにする状
態となる。プレコーダ８．１，　８．２及び８．３　か
らスイッチング手段１５へのラインにおける遅延線は、
制御信号が発生する場合に検出器（制御信号発生手段）
１２での遅延を補償する。

【００３０】さらに、プレコーダ８．１，　８．２及び
８．３　に供給される制御信号ｃｓ１　は、情報ワード
ｉｗ１　をプレコーダ８．１，　８．２及び８．３　に
て符号化した後に、プレコーダ８．１　により発生され
たチャネルワードｃｗａ　を記録装置２４に搬送し、プ
レコーダ８．１　におけるメモリ１９（図３ｂ参照）の
内容をライン１８．１を経てプレコーダ８．２　及び８
．３に搬送して、これらのプレコーダのメモリ１９に記
憶させる。

【００３１】図１ｂの例では、このことは、チャネルワ
ードｃｗａ　が記録装置２４に供給される場合に、この
チャネルワードの最終ビットである“１”がプレコーダ
８．２　及び　　８．３　のメモリに記憶されて、次の
情報ワードｉｗ２　（図１ａ参照）を符号化する場合に
、プレコーダにおけるメモリの内容が再び同じように他
のプレコーダのメモリに記憶されることを意味する。次
いで次の情報ワードｉｗ２　を符号化する場合にも図１
ｂに示すように２ビットのディジタルワードが前に置か
れる。先の情報ワードｉｗ１　の最終ビットは“１”で
あったから、結局はワード“００”か、“０１”しか前
に置くことができないことになる。

【００３２】従って、前述したと同様に制御信号ｃｓ２
　は、チャネルワードｃｗｂ　を記憶装置２４に搬送し
た後に、プレコーダ８．２　におけるメモリ１９の内容
をライン１８．２を経てプレコーダ８．１　及び８．３
　のメモリに搬送して、これらのメモリに記憶させて、
次の情報ワードｉｗ２　を符号化し得るようにプレコー
ダ８．１　，８．２　及び８．３　におけるメモリ１９
の内容が等しくなるようにする。

【００３３】制御信号ｃｓ３　は、プレコーダ８．３　
におけるメモリ１９の内容をライン１８．３を経てプレ
コーダ８．１　及び８．２　のメモリ１９に搬送すると
共にこれらのメモリに記憶させるようにする。これを図
１ｃ及び図１ｄに明示してある。図１ｄから明らかなよ
うに、制御信号発生手段１２が第３制御信号ｃｓ３　を
発生すると、チャネルワード　　ｃｗｃ　が記録装置２
４にｃｗ１　、即ち符号化情報ワードｉｗ１　として供
給される。チャネルワードｃｗｃ　の最終ビット“０”
をプレコーダ８．３のメモリ１９にて見つけて、プレコ
ーダ８．１　及び８．２　のメモリ１９に転送する。次
いでプレコーダは情報ワード　　ｉｗ２　（図１ａ参照
）を符号化する。これがプレコーダ８．１　の出力端子
にチャネルワードｃｗａ　として現われ（図１ｃ参照）
、且つプレコーダ８．２　の出力端子にチャネルワード
ｃｗｂ　として現われる（図１ｃ参照）。図１ｄに示す
ように、制御信号発生手段１２は次に第２制御信号ｃｓ
２　を発生して、チャネルワードｃｗｂ　がチャネルワ
ードｃｗ２　として記録装置２４に供給されるようにす
る。

【００３４】情報ワードｉｗ１　を符号化する際に第１
　制御信号ｃｓ１　が発生していたとすると、プレコー
ダ８．１　及び８．２　が図１ｂに示すようにチャネル
ワードｃｗａ　及びｃｗｂ　をそれぞれ発生していたこ
とになり、又情報ワードｉｗ２　が符号化される。

【００３５】制御信号発生手段１２にて制御信号ｃｓを
取り出す方法につき以下に説明する。制御信号発生手段
１２の実施例を図４に示す。この手段は積分器（ＩＮＴ
）３０．１，３０．２及び３０．３を具えており、これ
ら積分器の入力端子を各入力端子１１．１，１１．２及
び１１．３に結合させる。積分器の出力端子は信号合成
素子３２．１，３２．２，３２．３の第１入力端子にそ
れぞれ結合させる。信号合成素子の各出力端子は比較器
３４の入力端子に結合させ、この比較器の出力端子を制
御信号ｃｓを発生する制御信号発生手段１２の出力端子
１３に結合させる。制御信号発生手段１２は信号発生器
３５を随意具え、この出力端子を合成素子３２．１，３
２．２及び３２．３の第２入力端子に結合させる。信号
発生器３５を省く場合には、合成素子３２．１，３２．
２及び３２．３も省くことができることは明らかである
。信号合成素子３２．１，３２．２及び３２．３は後述
する所から明らかなように減算器として作動する。

【００３６】比較器３４の出力端子は各積分器３０．１
，３０．２及び３０．３の制御信号入力端子３６．１，
３６．２及び３６．３にも結合させる。積分器３０．１
では、入力端子１１．１に供給される。プレコーダ８．
１　からのチャネルワードｃｗａ　のディスパリティを
積分器に既に存在している値に加える。この値は、スイ
ッチング手段１５の端子１５．４に供給されるチャネル
ワードの直列データ流の現行ディジタル加算値に相当す
る。

【００３７】同様に、積分器３０．２はプレコーダ８．
２　のチャネルワードｃｗｂ　のディスパリティを積分
器３０．２に既に存在する値に加える。この値も端子１
５．４に現われるチャネルワードの直列データ流の現行
ディジタル加算値に相当する。

【００３８】積分器３０．３によって、プレコーダ８．
３　のチャネルワードｃｗｃ　のディスパリティは、積
分器３０．１及び３０．２に記憶されている値にも相当
する値に加えられる。 信号発生器３５は所望するディジタル加算値に対応する
信号ＲＶを端子１５．４に現われるチャネルワードの直
列データ流に発生する。信号合成素子３２．１，３２．
２及び３２．３での減算により得られる３つの誤差信号
ｅ１，　ｅ２，　ｅ３は、最終チャネルワードに対する
それぞれチャネルワードｃｗａ　，　ｃｗｂ　，　ｃｗ
ｃ　を有している直列データ流におけるディジタル加算
値が、所望されるディジタル加算値からどれだけずれて
いるかを示す。比較器３４では絶対値が最小の誤差信号
を選択する。そこで、誤差信号ｅ１が最小のものである
とすると、制御信号ｃｓ１　が出力端子１３に発生して
、スイッチング手段１５は端子１５．１と１５．４とが
互いに結合されるような状態となる。この際、チャネル
ワードｃｗａ　は記憶装置２４の入力端子２３に供給す
ることができる。さらに制御信号入力端子３６．１，３
６．２及び３６．３に供給される斯かる制御信号ｃｓ１
　に応答して、積分器３０．１における値がライン４０
を経て積分器３０．２及び３０．３に転送されるため、
これらの積分器は全てそれらのメモリに記憶される同一
の現行ディジタル加算値を再び有するようになる。

【００３９】誤差信号ｅ２が最小のものである場合には
、制御信号ｃｓ２　が発生し、これに応答してスイッチ
ング手段１５は、端子１５．２と１５．４とが互いに結
合されるような状態となる。チャネルワードｃｗｂ　は
チャネルワードの直列データ流に次のチャネルワードと
して記憶装置２４に供給される。さらに、制御信号ｃｓ
２　に応答して、積分器３０．２のメモリに記憶される
値はライン４１を経て積分器３０．１及び３０．３のメ
モリに搬送されて記憶される。誤差信号ｅ３が最小であ
る場合には、制御信号ｃｓ３　が発生し、これによりス
イッチング手段１５は端子１５．３と１５．４とが互い
に結合される状態となる。

【００４０】チャネルワードｃｗｃ　はチャネルワード
の直列データ流に次のチャネルワードとして記録装置２
４に搬送される。さらに、制御信号入力端子３６．１，
３６．２及び３６．３に供給される制御信号ｃｓ３　に
応答して、積分器３０．３のメモリに記憶されている値
はライン４２を経て積分器３０．１及び３０．２のメモ
リに搬送されて記憶される。３つの誤差信号が等しいも
のとすれば、常に制御信号ｃｓ１　が発生されるように
することができる。

【００４１】比較器３４には入力端子１１．４，１１．
５及び１１．６を経てさらに別の信号も供給する。この
ために図３ａに示す装置はさらに直列の符号化情報ワー
ドｉｗの最終ビット検出用の検出器４３と、符号化すべ
き情報ワードｉｗの最初のビットを検出するための検出
器４４と、符号化すべき情報ワードとその直前の（既に
符号化した）情報ワードとの直列データ流におけるこれ
ら２つの情報ワード間の転換部の個所に見られる連続す
る“０”の最大数を求めるべく構成したＴ　ｍａｘ　検
出器４５とを具えている。検出器４３，　４４及び４５
の入力端子は並−直列変換器２の出力端子に結合させる
。検出器４３の出力端子を制御信号発生手段１２の入力
端子１１．４に結合させ、検出器４４の出力端子を制御
信号発生手段１２の入力端子１１．５に結合させ、検出
器４５の出力端子を制御信号発生手段１２の入力端子１
１．６に結合させる。

【００４２】検出器４３は直前の情報ワードの最終ビッ
トが“１”である場合に、その出力端子に制御信号を発
生する。この制御信号は入力端子１１．４を経て比較器
３４に供給され、比較器３４はこの制御信号に応答して
出力端子１３に制御信号ｃｓ３　を発生しなくする。直
前の情報ワードの最終ビットが“１”である場合には、
既に前述したように２ビットのワード“１０”を挿入し
てはならない。従って、誤差信号ｅ３が最小であると判
明した場合で、しかも制御信号が入力端子１１．４に現
われる場合には、第３の制御信号ｃｓ３　を発生させず
に、誤差信号ｅ１又はｅ２のどちらが誤差信号ｅ３の次
に小かいに応じて第１又は第２の制御信号ｃｓ１　又は
ｃｓ２　を発生させるようにする。

【００４３】検出器４４は符号化すべき情報ワードの第
１ビットが“１”である場合に、その出力端子に制御信
号を発生する。この制御信号は入力端子１１．５を経て
比較器３４に供給され、比較器３４はこの制御信号に応
答して出力端子１３に制御信号ｃｓ２　を発生しなくす
る。符号化すべき情報ワードの第１ビットが“１”であ
る場合には、既に前述したように２ビットワードの“０
１”を挿入してはならない。従って、誤差信号ｅ２が最
小であると判明した場合で、しかも制御信号が入力端子
１１．５に現われる場合には、第２の制御信号ｃｓ２　
を発生させずに、誤差信号ｅ１又はｅ３のどちらが誤差
信号ｅ２の次に小さいかに応じて第１又は第３の制御信
号ｃｓ１　又はｃｓ３を発生させるようにする。

【００４４】既に前述したように、ｄ，ｋタイプのラン
レングス制御信号の場合、情報ワードの直列データ流に
最大ｋ個の“０”が連続的に発生し得ることになる。こ
のことはｋ′がｋに等しければ、プレコーダ８．１　に
供給される（ｎ＋ｄ＋１）ビットの情報ワードの直列デ
ータ流についても云える。検出器４５は、この検出器が
符号化すべき情報ワードとその直前の情報ワードにおけ
る２つの連続する“１”間、即ち最初の情報ワードに発
生する２つの連続する“１”の内の一方の“１”と、第
２の情報ワードに発生する２つの連続する“１”の内の
他方の“１”との間に連続する“０”を多数検出する場
合、即ちｐ≧ｋ−１の場合に制御信号を検出器４５の出
力端子に発生する。この場合、ｋ′はｋに等しくする。

【００４５】上述したように検出器４５が、その出力端
子に制御信号を発生する場合、２ビットのディジタルワ
ード“００”の挿入によって、プレコーダ８．１　に供
給される信号は最早ｄ，ｋタイプのランレングス制御信
号の要件を満足しなくなる。

【００４６】比較器３４にライン１１．６を経て供給さ
れる制御信号に応答して、比較器の出力端子１３には制
御信号ｃｓ１　が発生しなくなる。従って、この場合に
誤差信号ｅ１が最小であると判明すれば、出力端子１３
には制御信号ｃｓ１　が発生せず、一方では誤差信号ｅ
２又はｅ３のどちらが誤差信号ｅ１の次に小さいかに応
じて、又他方では入力端子１１．４及び１１．５に制御
信号が存在し得るかに応じて第２又は第３制御信号ｃｓ
２　又はｃｓ３　が出力端子１３に発生する。 この点に関し図６Ａを参照する。図６Ａはｋ＝１２が成
立する情報ワードの直列データ流を示す。従って図６Ａ
は最大１２個の連続する“０”が発生する直列データ流
の一部を示している。このことからして検出器４５は制
御信号を発生することになる。２つの連続する情報ワー
ド間の境界がｇ２に位置する場合には、２ビットのディ
ジタルワード“０１”又は“１０”を挿入することがで
きる。しかし、境界がｇ１に位置する場合には、検出器
４３も制御信号を発生するため、２ビットのディジタル
ワード“０１”しか挿入することができない。境界がｇ
３に位置する場合には検出器４４も制御信号を発生する
ため、２ビットのディジタルワード“１０”しか挿入す
ることができない。

【００４７】上述した装置によって、記録装置２４の入
力端子２３に供給されるディジタル信号から直流電流を
取り除くことができる。実際上、このようにできるのは
斯かる信号における現行のディジタル加算値が０となる
ような制御をするからである。これは信号発生器３５及
び減算器３２．１，３２．２及び３２．３がない時は図
４に示す制御信号発生器３４によるか、又は信号発生器
３５がゼロ信号を発生するようにして行うことができる
。

【００４８】これも図１を参照して説明することができ
る。図１ｂ及び図１ｃは、情報ワードｉｗ０　の符号化
後の現行ディジタル加算値が２（ＤＳＶ＝＋２）に等し
くなることを示している。次いで情報ワードｉｗ１を２
ビットワード“００”拡張させてからプレコーダ８．１
　に供給して、（ｎ＋ｄ＋１）ビットの情報ワードをチ
ャネルワードｃｗａ　（図１ｂ参照）に符号化する。こ
のチャネルワードを積分器３０．１に供給し、この瞬時
にＤＳＶ２を積分器に記憶させる。積分器３０．１でチ
ャネルワード　　ｃｗａ　を積分すると云うことは、こ
の積分器３０．１のメモリに既に存在している値にチャ
ネルワードｃｗａ　のディスパリティを加えることを意
味する。これにより、＋４のＤＳＶを発生する（図１ｂ
参照）。

【００４９】同様に、２ビットワード“１０”を前に付
けた情報ワードｉｗ１　をプレコーダ　　８．３　にて
チャネルワードｃｗｃ　に符号化する。前述したように
積分器３０．３のメモリも２に等しいＤＳＶを含んでい
る。積分器３０．３でチャネルワードｃｗｃ　を積分す
ることは、この積分器のメモリに既に記憶されているＤ
ＳＶ値にチャネルワードｃｗｃ　のディスパリティを加
えることを意味する。これにより図１ｃに示すように０
のＤＳＶを発生する。積分器のメモリにおけるＤＳＶは
誤差信号そのものである。この場合の最小誤差信号はｅ
３であるため、記録装置２４にはチャネルワードｃｗｃ
　が通過する。

【００５０】上述したような制御によりＤＳＶがＤＳＶ
＝＋２〜ＤＳＶ＝０の範囲で調整されることは明らかで
ある。より一般的に云えば、ＤＳＶは斯かる制御によっ
て０に設定される。

【００５１】信号発生器３５及び減算器３２．１，３２
．２及び３２．３を挿入することにより、ディジタルデ
ータ流にパイロット信号を追加的に挿入することができ
る。このパイロット信号を積分したものは、信号発生器
３５によって発生されるような時間の関数としてのディ
ジタル加算値の所望なパターン形状となる。

【００５２】直流電流がなくなるように符号化すること
、並びにパイロット信号をディジタル加算値の所望パタ
ーンの形態に符号化するのに加えることは従来技術であ
る。これについては例えば前述した特開平１−３１７，
２８０　号公報を参照することができる。

【００５３】図５は制御信号発生手段１２′の別の実施
例を示す。この制御信号発生手段１２′ではｆ＝０Ｈ　
Ｚ　でディップ（ｄｉｐ）　を呈するようにすると共に
パイロット信号を特定の周波数ｆ１としたり、第２周波
数ｆ２（＝ｗ２／π）でディップを呈するようにするこ
とができる。

【００５４】制御信号発生手段１２′は乗算器５０．１
，　５０．２，　５０．３，　５２．１，　５２．２及
び５２．３と、積分器５１．１，　５１．２，　５１．
３，　５３．１，　５３．２及び５３．３と、２乗素子
６９．１〜６９．９と、信号合成素子５８．１，　５８
．２及び５８．３も具えている。信号合成素子５８．１
，　５８．２及び５８．３では、３つの２乗素子、即ち
６９．１，　６９．２及び６９．３と；６９．４，　６
９．５及び６９．６と；６９．７と；６９．８，　及び
６９．９によるそれぞれの加重値を一緒に加算する。本
例では信号合成素子を加算器により構成する。積分器５
１．１，　５１．２，５１．３，５３．１，５３．２及
び５３．３は積分器３０．１，３０．２及び３０．３と
同様に構成する。チャネルワードｃｗｃ　は入力端子　
　１１．１を経て乗算器５０．１及び５２．１の第１入
力端子に供給される。乗算器５０．１及び　　５２．１
ではチャネルワードｃｗａ　にｓｉｎ　ｗ２ｔ　及びｃ
ｏｓ　ｗ２ｔ　をそれぞれ乗じる。図６Ａは連続チャネ
ルワードに対して斯かる乗算を如何にして行うのかを示
している。図６Ｂの（ａ）は時間の関数としてのチャネ
ルワード、即ち最終チャネルワードと、その１つ前のチ
ャネルワードの一部との直列データ流を示している。

【００５５】図６Ｂ（ｂ）は時間の関数としてのｓｉｎ
　ｗ２ｔ　（又はｃｏｓ　ｗ２ｔ　）の変化を示し、図
６Ｂ（ｃ）は乗算結果、即ち正弦又は余弦関数の連続値
を示している。積分器５１．１及び５３．１では各チャ
ネルワードｃｗに対して得られたこれらの値を積分器５
１．１及び５３．１におけるメモリ（Ｍｅｍ）に既に存
在している値にそれぞれ加える。上記各積分器５１．１
及び５３．１をコードワードｃｗａ　に対して実行させ
た後に、これらの積分器５１．１及び５３．１における
メモリの内容を２乗素子６９．２及び６９．３を経て加
算器５８．１に供給し、これらを互いに加算すると共に
、この加算値に減算器３２．１の出力端子から２乗素子
６９．１を経て加算器５８．１に供給される値も加算す
る。

【００５６】乗算器５０．２及び５２．２でも同様な演
算を行い、積分器５１．２及び５３．２は入力端子　　
１１．２に供給されるコードワードｃｗｂ　を乗算器５
０．２及び５２．２にそれぞれ通したものを積分する。 積分器５１．２及び５３．２の出力信号は２乗素子６９
．５及び６９．６を介して加算器５８．２に供給し、こ
れに減算器３２．３の出力端子から２乗素子６９．４を
経て加算器５８．２に供給される値を加える。

【００５７】同様なことが入力端子１１．３に供給され
るコードワードｃｗｃ　についても云える。この場合に
も加算器５８．１，５８．２及び５８．３の出力信号は
誤差信号ｅ１，　ｅ２及びｅ３であり、これに基づいて
比較器３４は前述したようにして制御信号ｃｓを取り出
す。

【００５８】前述したようにして制御信号ｃｓ１　が発
生する場合には、この制御信号を積分器５１．２，　５
１．３，　５３．２及び５３．３のメモリに追加的に供
給し、積分器５１．１及び５３．１のメモリの内容をラ
イン６１及び６２を介して積分器５１．２及び５１．３
又は５３．２及び５３．３のメモリにそれぞれ転送する
。 或いは又、制御信号ｃｓ２　が発生する場合には、この
制御信号に応答して積分器５１．２及び５３．２のメモ
リの内容をライン６３及び６４を介して積分器５１．１
及び５１．３又は５３．１及び５３．３のメモリにそれ
ぞれ転送する。

【００５９】しかし、制御信号ｃｓ３　が発生する場合
には、積分器５１．１，　５１．２；５３．１及び５３
．２に供給されるこの制御信号に応答して、積分器５１
．３，５３．３のメモリの内容がライン６５及び６６を
経て積分器５１．１及び５１．２；５３．１及び５３．
２にそれぞれ転送される。

【００６０】周波数スペクトルの追加のディップ（くぼ
み）を第３周波数ｆ３の個所に望む場合には、制御信号
発生手段１２′における入力端子１１．１から加算器５
８．１に至る２つの追加の枝路を設け、これらの各枝路
に乗算器、積分器及び２乗素子を設け、２つの枝路の乗
算器にてｓｉｎ　ｗ３ｔ　及びｃｏｓ　ｗ３ｔ　をそれ
ぞれ乗じるようにすることは勿論であり、ここにｗ３＝
２πｆ３である。入力端子１１．２から加算器５８．２
に至る２つの追加の枝路も必要であり、これらの枝路に
も乗算器、積分器及び２乗素子を直列に設ける。これら
の枝路における乗算器もｓｉｎ　ｗ３ｔ　及びｃｏｓ　
ｗ３ｔ　による乗算をそれぞれする。入力端子１１．３
から加算器５８．３に至る２つの追加枝路も必要であり
、これらの各枝路にも乗算器、積分器及び２乗素子を直
列に設ける。これらの枝路における乗算器もｓｉｎ　ｗ
３ｔ　及びｃｏｓ　ｗ３ｔ　による乗算をそれぞれ行う
。

【００６１】発生した制御信号ｃｓに応じて、情報ワー
ドの各符号化後には上記追加の枝路における積分器の内
容を図５につき既に述べた方法で等しくする。このこと
からして、図５の回路における信号発生器３５により課
せられるようなパイロット信号の振幅は、図５に示す回
路によって１つ以上の周波数の個所でディプさせる制御
が行えるように選択すべきであると云える。つまり、信
号発生器３５におけるパイロット信号の振幅は、例えば
大き過ぎないような最適値に設定すべきである。

【００６２】図７はｄ＝２のｄ，ｋタイプのランレング
ス制限信号を符号化する別の実施例を示す。この例では
信号拡張手段にて（ｄ＋ｍ＝）、即ち３ビットのワード
を情報信号の直列データに挿入する。このことは、ｄ＝
２に関連する要件からすると、３ビットのディジタルワ
ード、即ち、“０００”，“００１”，“０１０”及び
“１００”の４ワードしか挿入できないことを意味して
いる。この挿入はユニット７０．１，　７０．２，　７
０．３及び７０．４にてそれぞれ行う。ａＴプレコーダ
８．１，　８．２，　　　８．３　及び８．４　でそれ
ぞれ符号化した後に、これにて得られた（ｎ＋３）ビッ
トチャネルワードｃｗａ　，ｃｗｂ　，ｃｗｃ　及びｃ
ｗｄ　を制御信号発生手段７２に供給すると共に遅延線
（図示せず）を介してスイッチング手段７８の各端子７
８．１，　７８．２，　７８．３及び７８．４にも供給
する。

【００６３】制御信号発生手段７２はチャネルワードｃ
ｗａ　，　ｃｗｂ　，　ｃｗｃ　及びｃｗｄ　から制御
信号を発生する。実際上、制御信号発生手段７２は制御
信号ｃｓ１か、制御信号ｃｓ２　か、制御信号ｃｓ３　
か、制御信号ｃｓ４　のいずれかを発生する。制御信号
ｃｓ１は、スイッチング手段７８の端子７８．１が端子
７８．５に結合されて、チャネルワードｃｗａ　が記録
装置２４に供給されるようにする。制御信号ｃｓ１　は
ａＴプレコーダ８．１　〜８．４　にも供給され、ａＴ
プレコーダ８．１　のメモリの内容はライン７９．１を
経てａＴプレコーダ８．２，　８．３及び８．４　に供
給されて、これらのプレコーダのメモリに記憶される。 制御信号ｃｓ２　はスイッチング手段７８の端子７８．
２と７８．５とを接続して、チャネルワードｃｗｂ　が
記録装置２４に供給されるようにする。制御信号ｃｓ２
　に応答してａＴプレコーダ８．２　のメモリの内容は
ライン７９．２を経てプレコーダ８．１，　８．３及び
８．４　に供給されて、これらのプレコーダのメモリに
記憶される。制御信号ｃｓ３　は端子７８．３と端子７
８．５との間を接続して、チャネルワードｃｗｃ　が記
録装置２４に供給されるようにする。この制御信号ｃｓ
３　に応答して、プレコーダ８．３　のメモリの内容が
ライン７９．３を経てプレコーダ８．１，８．２及び８
．４　に供給されて、これらのプレコーダのメモリに記
憶される。制御信号ｃｓ４　は端子７８．４と端子７８
．５との間を接続して、チャネルワードｃｗｄ　が記録
装置２４に供給されるようにする。この制御信号ｃｓ４
　に応答して、プレコーダ８．４　におけるメモリの内
容がライン７９．４を経てプレコーダ　　８．１，　８
．２及び８．３　に供給されて、これらのプレコーダの
メモリに記憶される。制御信号発生手段７２は図４及び
図５に示したものと同じように構成することができる。 図７の例における制御信号発生手段７２を図９に概略的
に示してある。

【００６４】この制御信号発生手段７２の入力端子１１
．１，１１．２，１１．３及び１１．７は、それぞれ誤
差信号決定ユニット８０．１，８０．２，８０．３及び
８０．４を介して比較器８１の入力端子８２．１，８２
．２，８２．３及び８２．４にそれぞれ結合させる。誤
差信号決定ユニットは図４に示すように積分器３０．１
と信号合成素子３２．１とを直列に接続して形成するこ
とができる。

【００６５】全てのユニット８０．１〜８０．４を斯様
に構成すれば、直流分のない符号化をすることができ、
この符号化したものにパイロット信号を周波数ｆ１にて
導入することができる。さらに、周波数ｆ２にディップ
を望む場合には各ユニット８０．１〜８０．４に図５の
入力端子１１．１と比較器３４の入力端子３４．１との
間に示すような回路を設ける。比較器８１は４つの誤差
信号ｅ１〜ｅ４の内のどの誤差信号が最小であるかを決
定して、適当な誤差信号ｃｓ１　，　ｃｓ２　，　ｃｓ
３　及びｃｓ４　をそれぞれ発生する。この場合にもラ
イン８３を経て制御信号をユニット８０．１〜８０．４
に帰還させて、（ｅ３が最小の誤差信号である場合には
）ユニット８０．３における積分器の内容をライン８４
．３を介して他のユニット８０．１，８０．２及び８０
．４における積分器に搬送して、これらの積分器に記憶
させる。

【００６６】どの制御信号ｃｓを比較器８１により発生
させるかの決定は、入力端子１１．４，１１．５及び１
１．６に供給される制御信号にも依存する。このために
図７の装置は検出器７３，　７４及び７５を具えており
、これらの検出器の入力端子を入力端子６に結合し、又
上記検出器の各出力端子を制御信号発生手段７２の各入
力端子１１．４，１１．５及び１１．６に結合している
。検出器７３は符号化された直前の情報ワードの最終２
ビットを検出し、この検出器７３が２ビットワード“１
０”を検出する場合には第１制御信号を発生し、検出器
７３が第２ビットワード“０１”を検出する場合には第
２制御信号を発生する。

【００６７】図８は検出器７３が２ビットワード“１０
”を検出する場合には、３ビットワード“１００”を挿
入すべきでないことを示している。このことは入力端子
１１．　４における第１制御信号に応答して、比較器が
制御信号ｃｓ４　を発生しなくなることを意味する。比
較器８１が出力端子１３にどの制御信号ｃｓを発生する
かについては図３及び図４につき詳述した通りである。 図８には、検出器７３が２ビットワード“０１”を検出
器する場合に、３ビットワード“０１０”及び“１００
”を挿入すべきでないことも示している。このことは入
力端子１１．４における第２制御信号に応答して比較器
８１が制御信号ｃｓ３　及びｃｓ４　を発生しなくなる
ことを意味する。

【００６８】検出器７４は符号化すべき現在の情報ワー
ドの最初の２ビットを検出し、この検出器が２ビットワ
ード“１０”を検出する場合には第１制御信号を発生し
、検出器７４が２ビットワード“０１”を検出する場合
には第２制御信号を発生する。

【００６９】図８は、検出器７４が２ビットワード“１
０”を検出する場合に、３ビットワード“００１”及び
“０１０”を挿入すべきでないことを示している。この
ことからして、比較器８１は入力端子１１．５の第１制
御信号に応答して制御信号ｃｓ２　及び　　ｃｓ３　を
発生しなくなる。 図８には、検出器７４が２ビットワード“０１”を検出
する場合に、３ビットワード“００１”を挿入すべきで
ないことも示している。このことからして、比較器８１
は入力端子１１．　５の第２制御信号に応答して制御信
号ｃｓ２　を発生しなくなる。

【００７０】Ｔ　ｍａｘ　検出器７５は、この検出器が
符号化すべき情報ワードと、その直列データ流における
２つの連続する“１”間にｐ個の多数の連続する“０”
を検出し、これら２つの連続する“１”の内の最初の“
１”が第１情報ワードに発生し、前記２つの連続する“
１”の内の第２の“１”が第２情報ワードに発生し、ｐ
≧ｋ−２である場合に、検出器７５の出力端子に制御信
号を発生する。図８は、このような場合に３ビットワー
ド“０００”を挿入すべきでないことを示している。こ
のことは、比較器８１が入力端子１１．６に供給される
斯様な制御信号に応答して第１制御信号ｃｓ１　を発生
しなくなることを意味している。

【００７１】図１０は、これまで説明した本発明による
装置をチャネルワードの磁気記録用に適用する応用例を
数例示している。図１０ａ　はら旋走査原理による記録
装置を扱い、この場合には２つの書き込みヘッドＫ１及
びＫ２を回転ヘッドドラム１００　に互いに直径的に対
向させて位置させる。記録キャリヤはヘッドドラムのま
わりに１８０　°にわたって卷回する。ヘッドｋ１及び
ｋ２は記録キャリヤ１０１　におけるトラックＴ１，　
Ｔ２，　Ｔ３，−−−−　に信号を順次書き込み、例え
ばヘッドｋ２は偶数トラックに書き込む。

【００７２】これまで述べた本発明による装置は異なる
周波数を有しているパイロット信号を連続トラックに記
録すべきチャネルワードに拡張するものである。図１０
ａは異なる周波数ｆ１，　ｆ２，　ｆ３及びｆ４を有し
ている４つのパイロット信号のサイクルを示している。 例えば、トラックＴ４に書き込まれるような信号の周波
数特性を図１１に概略的に示してある。周波数ｆ１のパ
イロット信号以外に、周波数ｆ＝０，ｆ＝ｆ４及びｆ＝
ｆ２にもディップがある。

【００７３】パイロット信号の目的は再生中トラッキン
グを行うことにある。このトラッキングを行う場合に、
トラックＴ４がヘッドｋ２によって読み取られる時に２
つの隣接トラックＴ３及びＴ５からのパイロット信号の
クロストークも読み出される。この読み出し結果を用い
てトラッキング制御信号を取り出し、この制御信号によ
り例えばヘッドに収納してある圧電素子を作動させるこ
とにより、又はテープ移送部を制御することにより読取
ヘッドを読み取るべきトラック上に位置させる。隣接ト
ラックＴ３及びＴ５からパイロット信号のクロストーク
を読み取ると云うことは、トラックＴ３及びＴ５のそれ
ぞれのパイロット信号ｆ２及びｆ４のクロストークを読
み取るべきであることを意味する。トラックＴ４におけ
る信号により斯かるクロストークの測定が最小可能な程
度にしか妨げられないようにするために、ディップを周
波数ｆ４及びｆ２の個所に導入する。図１１に示す周波
数特性に似ている周波数特性は他のトラックにも有効な
ことは明らかである。この場合、ピークは異なる周波数
（ｆ２，　ｆ３又はｆ４）　の個所にあり、ディップは
ｆ１及びｆ３、ｆ２及びｆ４、ｆ３及びｆ１の個所にそ
れぞれある。なお、読み取り作動中にトラッキングを可
能にするためのパイロット信号の検出については前記本
願人の出願に係る特願平１−３１７，２８０　号に詳述
してあるので、ここでは詳細な説明を省略する。

【００７４】図１０ｂ　は２個隣接して堅牢に結合させ
たヘッドｋ１及びｋ２を示す。これらのヘッドｋ１及び
ｋ２は磁気ドラム１００　の連続回転中にトラック対Ｔ
１，　Ｔ２　；　Ｔ３，　Ｔ４；　Ｔ５，　　Ｔ６；　
−−−−に信号を書き込む。記録キャリヤ１０１　はヘ
ッドドラム１００　のまわりに任意の角度で卷回するこ
とができる。図１０ｂ　のトラックにおける文字ａ，ｂ
及びｃは図１２ａ，　１２ｂ，　１２ｃ　にそれぞれ関
連する。これらの周波数特性はトラックに記録される情
報の周波数特性を示す。

【００７５】トラック対Ｔ１及びＴ２をヘッドｋ１及び
ｋ２によりそれぞれ読み出す際に、トラックＴ１からの
情報を読み取るヘッドｋ１はトラックＴ２からパイロッ
ト信号ｆ２のクロストークも読み取る。ヘッドｋ１によ
るトラックＴ１の読み取りをできるだけ最良に読み取る
ためには、トラックＴ１に記録される信号の周波数特性
に図１２ａ　に示すように周波数ｆ２の個所にディップ
を導入させるのが好適である。 同時にヘッドｋ２はトラックＴ２からの情報及びトラッ
クＴ１からのパイロット信号ｆ１のクロストークも読み
取る。これがため、トラックＴ２における情報の周波数
特性には図１２ｂ　に示すように周波数ｆ１にディップ
があるようにするのが好適である。

【００７６】読み出したクロストーク信号から制御信号
を取り出して、これを用いて読み取り作動中トラッキン
グをすることができる。ヘッド対Ｋ１及びｋ２は圧電素
子の上に載せるか、或いは記録キャリヤの速度を制御す
ることによりトラッキングを行う。

【００７７】ヘッドｋ１及びｋ２がトラック対Ｔ３，　
Ｔ４を読み取る場合に、トラックＴ３を読み取るヘッド
ｋ１はトラックＴ２からパイロット信号ｆ２のクロスト
ークも検出し、ヘッドｋ２はトラックＴ５からパイロッ
ト信号ｆ１のクロストークを検出する。正しいトラッキ
ング制御信号を実現するためには検出される両クロスト
ーク信号が互いに反対となるようにするべきである。

【００７８】トラックＴ３における信号の周波数特性（
図１２ｃ　参照）　の場合には、周波数ｆ１でなく、周
波数ｆ２にディップを持たせれば十分であり、トラック
Ｔ４における信号の周波数特性に対しては周波数ｆ２で
なく、周波数ｆ１にディップを持たせれば十分である。 しかし、パイロット信号を最適に検出するには、双方の
周波数にディップを持たせるのが好適である。さらに、
トラックＴ１，　Ｔ５，　Ｔ９，−−−−−のパイロッ
ト信号ｆ１の位相を互いに９０°移相して、パイロット
信号をトラック（例えばＴ５）　から読み取る際に、こ
の読取操作がトラックＴ１及びＴ９のパイロット信号ｆ
１により殆ど影響されないようにする。このようなこと
はトラックＴ２，　Ｔ６，−−−−−のパイロット信号
についても云えることは勿論である。このことは再生中
に同期検出が行われることに関連している。

【００７９】図１０ｂ　の場合に再生中にトラッキング
を行うためにパイロット信号を検出することについては
本願人の出願に係る特開平２−２４８１３号公報に詳細
に説明してあるため、ここでは詳細な説明は省略する。

【００８０】図１０ｃ　は２対のヘッドｋ１，　ｋ２と
ｋ３，　ｋ４をヘッドドラム１００　に互いに直径的に
対向させて配置した例を示す。記録キャリヤ１０１　は
ヘッドドラム１００　のまわりに１８０　°にわたって
卷回する。ヘッド対ｋ１，　ｋ２は常にトラック対Ｔ１
，　Ｔ２；　Ｔ５，　Ｔ６；　Ｔ９，　Ｔ１０；−−−
−−　を読み取る。 これらのトラックにおける文字ａ，ｂ及びｃは図１２ａ
，１２ｂ，　１２ｃ　における各周波数特性に関係する
。

【００８１】トラック対Ｔ１，　Ｔ２がヘッド対ｋ１，
　ｋ２により読み出される際に、ヘッドｋ２は各トラッ
クＴ１及びＴ３からパイロット信号ｆ１及びｆ２のクロ
ストーク信号も読み取る。これらの読み取ったクロスト
ーク信号からトラッキング制御信号を取り出すことがで
きる。トラック対Ｔ３，　Ｔ４がヘッド対ｋ３，　ｋ４
により読み取られている間に、ヘッドｋ４は各トラック
Ｔ３及びＴ５からパイロット信号ｆ２及びｆ１のクロス
トーク信号も読み取る。これらの読み取ったクロストー
ク信号からトラッキング制御信号を取り出すことができ
る。

【００８２】パイロット信号の検出、例えば図１２ａ　
における周波数ｆ１のパイロット信号の検出は、読み取
り中にこの周波数ｆ１付近の周波数スペクトルに別のデ
ィップを導入することにより一層改善することができる
。これを図１３に示してあり、これから明らかなように
周波数スペクトルは周波数ｆ１の付近で低くなる。この
ことからして、周波数ｆ１のパイロット信号の検出に対
する信号−雑音比が向上することになる。このようにす
るために図５の回路は拡張する必要があるのであって、
図１４にこの拡張した回路を示してあるが、この図１４
では図５の回路の一部に対する拡張部、即ち図５の入力
端子１１．１と比較器３４の入力端子３４．１との間の
回路部分に対するものだけしか示してない。

【００８３】図１４は減算器形態の信号合成素子１７０
　、乗算器１７２　及び１７３　、積分器１７４　及び
１７５　並びに２乗素子１６９．１　及び１６９．２　
を具えている２つの追加の枝路形態の拡張部を示してい
る。減算器１７０　の第２入力端子１７６　には図１５
ｂ　に示すような周波数ｆ１の方形波を供給する。この
方形波は信号源１７１　により発生させるのであって、
これは実際には最適なパイロット信号のパターンに対応
する。信号源３５は図１５ａ　に示すように方形波を積
分した信号を発生する。

【００８４】減算器１７０　では入力端子１１．１に現
われる信号から方形波を差し引く。この差信号を乗算器
１７２　及び１７３　に供給して、差信号にｓｉｎ　ｗ
１ｔ　又はｃｏｓ　ｗ１ｔ　それぞれ乗じる。このよう
にして得られた信号を積分器１７４　及び１７５　にて
積分する。これらの積分器は図５に示す積分器３０．１
と同じように構成することができる。各積分器１７４　
及び１７５　の出力は２乗素子１６９．１　及び１６９
．２　をそれぞれ介して加算器５８′に供給する。

【００８５】積分器１７４　及び１７５　から図５に示
した回路の他の２つのセクションにおける対応する積分
器に至る２つづつのラインもあるが、これらは図示して
なく、従って３つのセクションにおける対応する積分器
の内容も、各情報ワードが符号化された後に制御信号に
応答して等しくなる。

【００８６】チャネルワードを読み取り、次いでこれら
のチャネルワードを情報ワードに復号化する装置を図１
６に示す。この装置は検出器１８７　の入力端子１８６
　に結合される読取ヘッド１８５　を具えており、検出
器１８７　の出力端子１８８　は復号化ユニット１９０
　の入力端子１８９　に結合させる。復号化ユニット１
９０　の出力端子１９１は出力端子　　１９２　に結合
させる。

【００８７】読取ヘッド１８５　の出力端子はパイロッ
ト信号検出器１９３　にも結合させる。この検出器は、
例えば中心周波数がパイロット信号の周波数付近にある
フィルタで構成する。検出器１９３　は出力端子１９４
　にトラッキング制御信号を発生する。復号化ユニット
１９０　は、その入力端子にて（ｎ＋ｄ＋ｍ）ビットの
情報ワードを受信する。復号化ユニット１９０　は情報
ワードの直列データ流からこのデータ流に含まれている
同期ワードを検出する同期信号検出器１９５　を具えて
いる。同期ワードが検出されると、復号化ユニット１９
０　は（ｎ＋ｄ＋ｍ）ビット情報ワードの直列データ流
のどの位置に（ｄ＋ｍ）ビットのディジタルワードが発
生するのかわかる。復号化ユニット１９０　に属する素
子１９６　に同期検出器１９５により制御信号が供給さ
れると、この素子は情報ワードの直列データ流から（ｄ
＋ｍ）ビットのディジタルワードを除去する。従って、
出力端子１９２　にはｎビット情報ワードの元のデータ
流が現われる。なお、以上の説明ではハードウェアで設
計する場合につき説明したが、本発明による装置はマイ
クロプロセッサを用いてソフトウェアでも実現し得るこ
とは勿論である。さらに、図３及び図７につき説明した
ような装置は時間的に見て、後に制御信号を取り出す任
意のチャネルワードをほぼ並列に発生させるようにして
いることからして、並列設計のものであると云えるが、
制御信号を取り出すチャネルワードはいずれも連続的に
発生させることもできる。この場合には、図３に示す単
一のａＴプレコーダ８．１　と単一のユニット７．１　
を必要とするだけであり、この場合にはこの単一ユニッ
ト７．１　によりｎビットの情報ワードに“００”，“
０１”及び“１０”のディジタルワードを加えられるよ
うにする。これには得られたチャネルワードを一時的に
記憶させるためにメモリ容量を一層大きくする必要があ
る。

【図面の簡単な説明】

【図１】チャネル信号に符号化すべきｄ，ｋタイプのラ
ンレングス制限ディジタル情報信号を示す説明図である
。

【図２】情報信号の直列データ流に（ｄ＋１）ビットの
ディジタルワードを挿入する方法を図式的に示す説明図
である。

【図３】３ａは本発明によるディジタル情報信号記録用
装置の第１実施例を示す図である。３ｂは１Ｔプレコー
ダの一例を示す図である。

【図４】制御信号発生手段の一例を示すブロック図であ
る。

【図５】制御信号発生手段の他の例を示すブロック図で
ある。

【図６】６Ａは情報ワードの直列データ流への２ビット
ディジタルワードの挿入を説明するための図である。６
Ｂは図５に示す制御信号発生手段の作動説明用の図であ
って、チャネルワードのデータ流の周波数スペクトルに
おける所定の周波数個所にディップを導入する場合の説
明図である。

【図７】本発明による装置の第２実施例を示すブロック
図である。

【図８】多数の位置に挿入してはならない３ビットワー
ドを表にして示す図である。

【図９】図７に示す実施例における制御信号発生手段の
構成を示すブロック図である。

【図１０】チャネルワードの直列データ流を磁気記録キ
ャリヤに記録する記録装置に本発明による装置を適用す
る場合の例を３つ示した説明図である。

【図１１】図１０ａ　のトラックに記録されるチャネル
ワードの直列データ流の周波数特性図である。

【図１２】図１０ｂ　及び１０ｃ　の各トラックａ〜ｃ
に記録される情報の周波数特性図である。

【図１３】チャネルワードの直列データ流の他の周波数
特性を示す図である。

【図１４】図５に示す制御信号発生手段の一部変形例を
示すブロック図である。

【図１５】図１４に示す回路に発生する２つの信号波形
図である。

【図１６】（ｎ＋ｄ＋ｍ）ビットのチャネルワードの直
列データ流を読み取って復号化するための再生装置を示
すブロック図である。

【符号の説明】

１　　コーダ ２　　並−直列変換器 ７　　信号拡張手段 ８．１　〜８．３　　　ａＴプレコーダ１２　　制御信
号発生手段 １５　　可制御スイッチング手段 １９　　メモリ ２１　　磁気記録キャリヤ ２２　　磁気ヘッド ２４　　記録装置 ３０．１〜３０．３　　積分器 ３２．１〜３２．３　　信号合成素子 ３４　　比較器 ３５　　信号発生器

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　記録キャリヤの情報トラックにディジ
   タル情報信号を記録するための装置であって：−ディジ
   タル情報信号受信用の入力端子と；−前記入力端子に結
   合される入力端及び出力端を有しており、ａを１に等し
   いか、又は１よりも大きい整数とするａＴプレコーダを
   具えている符号化装置と；−前記符号化装置の出力端に
   結合される入力端を有し、記録キャリヤの情報トラック
   に符号化ディジタル情報信号を記録する記録装置；とを
   具えているディジタル情報信号記録用装置において、前
   記ディジタル情報信号が、ｄ，ｋタイプのランレングス
   制限信号の形態を有し、前記符号化装置が、特定の時点
   に（ｄ＋ｍ）ビットのディジタルワードを前記ディジタ
   ル情報信号に常に挿入する信号拡張手段を具えており、
   ここにｍを１に等しいか、又は１以上の整数とし、前記
   プレコーダは、特定時点に（ｄ＋ｍ）ビットのディジタ
   ルワードが挿入されたディジタル情報信号を記録キャリ
   ヤのトラックに記録し得るようにチャネル信号に変換す
   べく構成され、前記符号化装置が、前記チャネル信号を
   受信してこのチャネル信号から制御信号を取り出す制御
   信号発生手段も具え、且つ前記信号拡張手段は、常に前
   記制御信号に応答して、この信号拡張手段により発生さ
   れる情報信号がｄ，ｋ′タイプのランレングス制限信号
   となるように前記制御信号に応答して（ｄ＋ｍ）ビット
   のディジタルワードを前記ディジタル情報信号に挿入す
   べく構成され、ここにｋ′をｋに等しいか、又はｋより
   も大きい整数とし、さらに、前記プレコーダの出力信号
   における実行ディジタル加算値が時間の関数として所望
   パターンを呈するようにしたことを特徴とするディジタ
   ル情報信号記録用装置。
2. 【請求項２】　　ａを１又は２に等しくしたことを特徴
   とする請求項１に記載の装置
3. 【請求項３】　　ｍを１に等しくしたことを特徴とする
   請求項１又は２に記載の装置
4. 【請求項４】　　前記信号拡張手段を、前記制御信号に
   応答して、前記プレコーダの出力信号の周波数特性が少
   なくとも１つの特定の周波数値にてディップを呈するよ
   うに、（ｄ＋ｍ）ビットのディジタルワードをディジタ
   ル情報信号に絶えず挿入するように構成したことを特徴
   とする請求項１，２又は３のいずれかに記載の装置。
5. 【請求項５】　　前記ａＴプレコーダの出力信号の周波
   数特性が特定の周波数値でピークを呈するように（ｄ＋
   ｍ）ビットのディジタルワードを前記制御信号に応答し
   てディジタル情報信号に絶えず挿入するように前記信号
   拡張手段を構成したことを特徴とする請求項１〜４のい
   ずれかに記載の装置。
6. 【請求項６】　　ｄを１又は２に等しくしたことを特徴
   とする請求項１〜５のいずれかに記載の装置。