JPH04245439A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH04245439A JPH04245439A JP3027731A JP2773191A JPH04245439A JP H04245439 A JPH04245439 A JP H04245439A JP 3027731 A JP3027731 A JP 3027731A JP 2773191 A JP2773191 A JP 2773191A JP H04245439 A JPH04245439 A JP H04245439A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- inp
- collector
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タ、特に、改良されたコレクタ構造を有するヘテロ接合
バイポーラトランジスタ（ＨＢＴ）に関する。
タ、特に、改良されたコレクタ構造を有するヘテロ接合
バイポーラトランジスタ（ＨＢＴ）に関する。
【０００２】
【従来の技術】従来のシリコン系バイポーラトランジス
タより高速性等の点で格段に優れた特性を有する能動素
子として、化合物半導体を用いたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）があげられる。ＨＢＴの代表的
なものは、ＡｌＧａＡｓ／ＧａＡｓ系であるが、高速性
を改善することや、消費電力を低減する観点から、Ｉｎ
ＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ系のＩ
ｎＧａＡｓをベースに持つＨＢＴが注目される。
タより高速性等の点で格段に優れた特性を有する能動素
子として、化合物半導体を用いたヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）があげられる。ＨＢＴの代表的
なものは、ＡｌＧａＡｓ／ＧａＡｓ系であるが、高速性
を改善することや、消費電力を低減する観点から、Ｉｎ
ＡｌＡｓ／ＩｎＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ系のＩ
ｎＧａＡｓをベースに持つＨＢＴが注目される。
【０００３】図５は、従来のＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ系のＨＢＴのエネルギーバンド図である。この図にお
いて、２１はエミッタ層、２２はベース層、２３はコレ
クタ層である。このＨＢＴにおいては、この図に示すよ
うに、エミッタ層２１にＩｎＡｌＡｓを用い、ベース層
２２およびコレクタ層２３にＩｎＧａＡｓを用いている
。この場合は、コレクタ層を形成するＩｎＧａＡｓの禁
制帯幅が小さいことや、イオン化率が大きいため、コレ
クタ耐圧が低い欠点がある。
ｓ系のＨＢＴのエネルギーバンド図である。この図にお
いて、２１はエミッタ層、２２はベース層、２３はコレ
クタ層である。このＨＢＴにおいては、この図に示すよ
うに、エミッタ層２１にＩｎＡｌＡｓを用い、ベース層
２２およびコレクタ層２３にＩｎＧａＡｓを用いている
。この場合は、コレクタ層を形成するＩｎＧａＡｓの禁
制帯幅が小さいことや、イオン化率が大きいため、コレ
クタ耐圧が低い欠点がある。
【０００４】また、図６は、従来のＩｎＰ／ＩｎＧａＡ
ｓ系のＨＢＴのエネルギーバンド図である。この図にお
ける符号は、図６における符号に相当する。このＨＢＴ
においては、この図に示すように、エミッタ層にＩｎＰ
を用い、ベース層にＩｎＧａＡｓを用い、コレクタ層に
ＩｎＰを用いている。この場合は、ＩｎＰの禁制帯幅が
大きく、イオン化率が小さいため、コレクタ耐圧は充分
高いが、ベース層からコレクタ層に向かう電子に対して
障壁ができてしまい、電流利得の低下や高速性の低下が
起こる欠点があった。
ｓ系のＨＢＴのエネルギーバンド図である。この図にお
ける符号は、図６における符号に相当する。このＨＢＴ
においては、この図に示すように、エミッタ層にＩｎＰ
を用い、ベース層にＩｎＧａＡｓを用い、コレクタ層に
ＩｎＰを用いている。この場合は、ＩｎＰの禁制帯幅が
大きく、イオン化率が小さいため、コレクタ耐圧は充分
高いが、ベース層からコレクタ層に向かう電子に対して
障壁ができてしまい、電流利得の低下や高速性の低下が
起こる欠点があった。
【０００５】そして、従来、上記の欠点に鑑み、図５、
図６に示されるようなＨＢＴを改良するための提案がな
されている。その改良するための提案を説明するに先立
って、以下の説明の便宜のため、ＨＢＴのコレクタ構造
を各領域に区分けして記号を付しておく。
図６に示されるようなＨＢＴを改良するための提案がな
されている。その改良するための提案を説明するに先立
って、以下の説明の便宜のため、ＨＢＴのコレクタ構造
を各領域に区分けして記号を付しておく。
【０００６】図７は、ＨＢＴのコレクタの構造を説明す
るための概略的エネルギーバンド図である。この図では
、各部の符号を付すために禁制帯幅の大小関係だけを示
し、電位の形状を表現してはいない。図中のＩは本来の
ベース層、ＶＩは本来のコレクタコンタクト層を示し、
その間にＩＩないしＶの領域が介挿されている。そして
、Ｉ、ＩＩ、ＩＩＩの領域は、禁制帯幅の小さい半導体
、例えば、ＩｎＧａＡｓで構成され、ＩＶ、Ｖ、ＶＩの
領域は禁制帯幅の大きい半導体、例えば、ＩｎＰで構成
されている。また、後に実施例によって説明するように
、領域Ｉは、ｐ型の導電性を示し、領域ＩＩ、ＩＩＩは
ｉ型、ｎ型、ｐ型のうちのいずれか、領域ＩＶはｎ型の
導電性を示し、領域Ｖはｎ型、ｉ型のいずれかを示し、
領域ＶＩはｎ型を示す。
るための概略的エネルギーバンド図である。この図では
、各部の符号を付すために禁制帯幅の大小関係だけを示
し、電位の形状を表現してはいない。図中のＩは本来の
ベース層、ＶＩは本来のコレクタコンタクト層を示し、
その間にＩＩないしＶの領域が介挿されている。そして
、Ｉ、ＩＩ、ＩＩＩの領域は、禁制帯幅の小さい半導体
、例えば、ＩｎＧａＡｓで構成され、ＩＶ、Ｖ、ＶＩの
領域は禁制帯幅の大きい半導体、例えば、ＩｎＰで構成
されている。また、後に実施例によって説明するように
、領域Ｉは、ｐ型の導電性を示し、領域ＩＩ、ＩＩＩは
ｉ型、ｎ型、ｐ型のうちのいずれか、領域ＩＶはｎ型の
導電性を示し、領域Ｖはｎ型、ｉ型のいずれかを示し、
領域ＶＩはｎ型を示す。
【０００７】図８は、従来の改良されたＩｎＰ／ＩｎＧ
ａＡｓ系のＨＢＴのエネルギーバンド図である。このＨ
ＢＴにおいては、図８に示されているように、ｐ−Ｉｎ
ＧａＡｓベース層（Ｉ）とｎ−ＩｎＰコレクタコンタク
ト層（ＶＩ）の間に、ｉ−ＩｎＧａＡｓ層（ＩＩ、ＩＩ
Ｉ）、ｎ−ＩｎＰ層（ＩＶ）、ｉ−ＩｎＰ層（Ｖ） を
挟んだ構造を有している。この従来例においては、コレ
クタ層にイオン化率の低いＩｎＰを用いているためコレ
クタ耐圧が高く、ヘテロ接合部のｎ−ＩｎＰ層（ＩＶ）
によって、この層の伝導帯の基底を湾曲させて、障壁の
厚さを薄くするため、電子が障壁中を通り易くなり、高
い電流利得と、高速性を保つことができる。
ａＡｓ系のＨＢＴのエネルギーバンド図である。このＨ
ＢＴにおいては、図８に示されているように、ｐ−Ｉｎ
ＧａＡｓベース層（Ｉ）とｎ−ＩｎＰコレクタコンタク
ト層（ＶＩ）の間に、ｉ−ＩｎＧａＡｓ層（ＩＩ、ＩＩ
Ｉ）、ｎ−ＩｎＰ層（ＩＶ）、ｉ−ＩｎＰ層（Ｖ） を
挟んだ構造を有している。この従来例においては、コレ
クタ層にイオン化率の低いＩｎＰを用いているためコレ
クタ耐圧が高く、ヘテロ接合部のｎ−ＩｎＰ層（ＩＶ）
によって、この層の伝導帯の基底を湾曲させて、障壁の
厚さを薄くするため、電子が障壁中を通り易くなり、高
い電流利得と、高速性を保つことができる。
【０００８】
【発明が解決しようとする課題】しかしながら、前記図
８に示した従来のＨＢＴでは、電流利得や高速性の点で
未だ充分とはいえなかった。したがって、本発明は、コ
レクタ耐圧が高く、かつ、従来の技術よりも高い電流利
得と高速性を有するＨＢＴを提供することを目的とする
。
８に示した従来のＨＢＴでは、電流利得や高速性の点で
未だ充分とはいえなかった。したがって、本発明は、コ
レクタ耐圧が高く、かつ、従来の技術よりも高い電流利
得と高速性を有するＨＢＴを提供することを目的とする
。
【０００９】
【課題を解決するための手段】本発明にかかるバイポー
ラトランジスタにおいては、ベース側の狭い禁制帯幅の
半導体層とコレクタ側の広い禁制帯幅の半導体層とが隣
接し、該広い禁制帯幅の半導体層が、狭い禁制帯幅の半
導体層と接するｎ型の不純物を含む層と、これに続く不
純物を含まない層と、これに続くｎ型の不純物を含む層
とからなり、該狭い禁制帯幅の半導体層が、広い禁制帯
幅の半導体層と接するｐ型の不純物を含む層と、これに
続く不純物を含まない層と、これに続くｐ型の不純物を
含む層とからなる構成を採用した。
ラトランジスタにおいては、ベース側の狭い禁制帯幅の
半導体層とコレクタ側の広い禁制帯幅の半導体層とが隣
接し、該広い禁制帯幅の半導体層が、狭い禁制帯幅の半
導体層と接するｎ型の不純物を含む層と、これに続く不
純物を含まない層と、これに続くｎ型の不純物を含む層
とからなり、該狭い禁制帯幅の半導体層が、広い禁制帯
幅の半導体層と接するｐ型の不純物を含む層と、これに
続く不純物を含まない層と、これに続くｐ型の不純物を
含む層とからなる構成を採用した。
【００１０】
【作用】上記のように、コレクタにＩｎＧａＡｓ／Ｉｎ
Ｐヘテロ接合を用い、ＩｎＰ側をｎ型に、ＩｎＧａＡｓ
側をｉ、ｎ、またはｐ型にすることによって、ＩｎＰ側
の電子障壁を小さくすることができ、コレクタ耐圧およ
び電流利得の向上と、高速性を保つことができる。
Ｐヘテロ接合を用い、ＩｎＰ側をｎ型に、ＩｎＧａＡｓ
側をｉ、ｎ、またはｐ型にすることによって、ＩｎＰ側
の電子障壁を小さくすることができ、コレクタ耐圧およ
び電流利得の向上と、高速性を保つことができる。
【００１１】
【実施例】（第１実施例）図１は、本発明の第１実施例
のエネルギーバンド図である。
のエネルギーバンド図である。
【００１２】本実施例はこの図に示されているように、
ｐ−ＩｎＧａＡｓベース層（Ｉ）とｎ−ＩｎＰコレクタ
コンタクト層（ＶＩ）の間に、ｉ−ＩｎＧａＡｓ層（Ｉ
Ｉ）、ｐ−ＩｎＧａＡｓ層（ＩＩＩ）、ｎ−ＩｎＰ層（
ＩＶ）、ｉ−ＩｎＰ層（Ｖ） を挟んだ構造を有してい
る。本実施例は、図８に示した従来例におけるｉ−Ｉｎ
ＧａＡｓ層（ＩＩ、ＩＩＩ）を、ｉ−ＩｎＧａＡｓ層（
ＩＩ）、ｐ−ＩｎＧａＡｓ層（ＩＩＩ）に２分割したも
のに相当する。
ｐ−ＩｎＧａＡｓベース層（Ｉ）とｎ−ＩｎＰコレクタ
コンタクト層（ＶＩ）の間に、ｉ−ＩｎＧａＡｓ層（Ｉ
Ｉ）、ｐ−ＩｎＧａＡｓ層（ＩＩＩ）、ｎ−ＩｎＰ層（
ＩＶ）、ｉ−ＩｎＰ層（Ｖ） を挟んだ構造を有してい
る。本実施例は、図８に示した従来例におけるｉ−Ｉｎ
ＧａＡｓ層（ＩＩ、ＩＩＩ）を、ｉ−ＩｎＧａＡｓ層（
ＩＩ）、ｐ−ＩｎＧａＡｓ層（ＩＩＩ）に２分割したも
のに相当する。
【００１３】本実施例においては、コレクタ層にイオン
化率の低いＩｎＰを用いたためコレクタ耐圧が高く、ヘ
テロ接合部のｐ−ＩｎＧａＡｓ層（ＩＩＩ）によって、
この層の伝導帯の基底を下方に湾曲させて、ベース層側
からみた電子の障壁が低くなるため、電子が障壁を越え
て通り易くなり、高い電流利得と、高速性を保つことが
できる。
化率の低いＩｎＰを用いたためコレクタ耐圧が高く、ヘ
テロ接合部のｐ−ＩｎＧａＡｓ層（ＩＩＩ）によって、
この層の伝導帯の基底を下方に湾曲させて、ベース層側
からみた電子の障壁が低くなるため、電子が障壁を越え
て通り易くなり、高い電流利得と、高速性を保つことが
できる。
【００１４】（第２実施例）図２は、本発明の第２実施
例のエネルギーバンド図である。本実施例はこの図に示
されているように、ｐ−ＩｎＧａＡｓベース層（Ｉ）と
ｎ−ＩｎＰコレクタコンタクト層（ＶＩ）の間に、ｎ（
ないしｐ）−ＩｎＧａＡｓ層（ＩＩ）、ｐ−ＩｎＧａＡ
ｓ層（ＩＩＩ）、ｎ−ＩｎＰ層（ＩＶ）、ｉ−ＩｎＰ層
（Ｖ） を挟んだ構造を有している。本実施例は、図１
に示した第１実施例におけるｉ−ＩｎＧａＡｓ層（ＩＩ
）を、ｎ（ないしｐ）−ＩｎＧａＡｓ層（ＩＩ）に変更
したものに相当する。
例のエネルギーバンド図である。本実施例はこの図に示
されているように、ｐ−ＩｎＧａＡｓベース層（Ｉ）と
ｎ−ＩｎＰコレクタコンタクト層（ＶＩ）の間に、ｎ（
ないしｐ）−ＩｎＧａＡｓ層（ＩＩ）、ｐ−ＩｎＧａＡ
ｓ層（ＩＩＩ）、ｎ−ＩｎＰ層（ＩＶ）、ｉ−ＩｎＰ層
（Ｖ） を挟んだ構造を有している。本実施例は、図１
に示した第１実施例におけるｉ−ＩｎＧａＡｓ層（ＩＩ
）を、ｎ（ないしｐ）−ＩｎＧａＡｓ層（ＩＩ）に変更
したものに相当する。
【００１５】本実施例においては、コレクタ層にイオン
化率の低いＩｎＰを用いているためコレクタ耐圧が高く
、ヘテロ接合部のｎ（ないしｐ）−ＩｎＧａＡｓ層（Ｉ
Ｉ）によって、この層の伝導帯の基底を下方に湾曲させ
て、ベース層側からみた電子の障壁をより低くするため
、電子が障壁を越えて通り易くなり、高い電流利得と、
高速性を保つことができる。
化率の低いＩｎＰを用いているためコレクタ耐圧が高く
、ヘテロ接合部のｎ（ないしｐ）−ＩｎＧａＡｓ層（Ｉ
Ｉ）によって、この層の伝導帯の基底を下方に湾曲させ
て、ベース層側からみた電子の障壁をより低くするため
、電子が障壁を越えて通り易くなり、高い電流利得と、
高速性を保つことができる。
【００１６】また、上記の構造において、ヘテロ接合部
のＩｎＧａＡｓ層（ＩＩ）がｉ型であると、多量の電子
が注入されたとき、ベース・コレクタ接合の空乏層幅が
狭められ、みかけのベース幅が増大して遮断周波数が低
下する、いわゆる、カーク効果を生じるが、この実施例
におけるように、ヘテロ接合部のＩｎＧａＡｓ層（ＩＩ
）をｎ型にすると、多量の電子が注入されても、ｎ層中
の正の残留電荷によって中和され、空乏層幅が狭められ
ることが少なく、カーク効果を効果的に抑制することが
できる。
のＩｎＧａＡｓ層（ＩＩ）がｉ型であると、多量の電子
が注入されたとき、ベース・コレクタ接合の空乏層幅が
狭められ、みかけのベース幅が増大して遮断周波数が低
下する、いわゆる、カーク効果を生じるが、この実施例
におけるように、ヘテロ接合部のＩｎＧａＡｓ層（ＩＩ
）をｎ型にすると、多量の電子が注入されても、ｎ層中
の正の残留電荷によって中和され、空乏層幅が狭められ
ることが少なく、カーク効果を効果的に抑制することが
できる。
【００１７】（第３実施例）図３は、本発明の第３実施
例のＨＢＴのエネルギーバンド図である。この図は、本
発明のコレクタ構造をＨＢＴに適用した場合を示してい
る。この図において、３はｎ＋ −ＩｎＰ層、４はｉ−
ＩｎＰ層、５はｎ−ＩｎＰ層、６はｐ−ＩｎＧａＡｓ層
、７はｎ−ＩｎＧａＡｓ層、８はｐ＋ −ＩｎＧａＡｓ
層、９はｎ−ＩｎＰ層、１０はｎ＋ −ＩｎＰ層である
。
例のＨＢＴのエネルギーバンド図である。この図は、本
発明のコレクタ構造をＨＢＴに適用した場合を示してい
る。この図において、３はｎ＋ −ＩｎＰ層、４はｉ−
ＩｎＰ層、５はｎ−ＩｎＰ層、６はｐ−ＩｎＧａＡｓ層
、７はｎ−ＩｎＧａＡｓ層、８はｐ＋ −ＩｎＧａＡｓ
層、９はｎ−ＩｎＰ層、１０はｎ＋ −ＩｎＰ層である
。
【００１８】そして、上記のｎ＋ −ＩｎＰ層３はコレ
クタコンタクト層、ｉ−ＩｎＰ層４、ｎ−ＩｎＰ層５、
ｐ−ＩｎＧａＡｓ層６、ｎ−ＩｎＧａＡｓ７はコレクタ
構造を構成する各層、ｐ＋ −ＩｎＧａＡｓ層８はベー
ス層、ｎ−ＩｎＰ層９はエミッタ層、ｎ＋ −ＩｎＰ層
１０はエミッタコンタクト層である。この実施例は、前
記第２実施例のコレクタ構造を採用している。
クタコンタクト層、ｉ−ＩｎＰ層４、ｎ−ＩｎＰ層５、
ｐ−ＩｎＧａＡｓ層６、ｎ−ＩｎＧａＡｓ７はコレクタ
構造を構成する各層、ｐ＋ −ＩｎＧａＡｓ層８はベー
ス層、ｎ−ＩｎＰ層９はエミッタ層、ｎ＋ −ＩｎＰ層
１０はエミッタコンタクト層である。この実施例は、前
記第２実施例のコレクタ構造を採用している。
【００１９】図４は、本発明の第３実施例のＨＢＴの断
面図である。この図における符号は、１が半絶縁性Ｉｎ
Ｐ基板、２がｉ−ＩｎＰバッファ層、１１がＡｕＧｅ／
Ａｕコレクタ電極、１２がＴｉ／Ｐｔ／Ａｕベース電極
、１３がＡｕＧｅ／Ａｕエミッタ電極である他は図３に
おいて説明した符号に相当する。
面図である。この図における符号は、１が半絶縁性Ｉｎ
Ｐ基板、２がｉ−ＩｎＰバッファ層、１１がＡｕＧｅ／
Ａｕコレクタ電極、１２がＴｉ／Ｐｔ／Ａｕベース電極
、１３がＡｕＧｅ／Ａｕエミッタ電極である他は図３に
おいて説明した符号に相当する。
【００２０】このＨＢＴは、例えば、下記にように製造
される。 １．半絶縁性のＩｎＰ基板１の上に、ＭＯＣＶＤ法によ
り、ｉ−ＩｎＰバッファ層２（３０００Å）、ｎ＋ −
ＩｎＰコレクタコンタクト層３（Ｓｉ、Ｓｅ等のｎ型不
純物の濃度５×１０１８ｃｍ−３、厚さ５０００Å）、
ｉ−ＩｎＰ層４（２０００Å）、ｎ−ＩｎＰ層５（１×
１０１８ｃｍ−３、３００Å）、ｐ−ＩｎＧａＡｓ層６
（Ｚｎ、Ｂｅ等のｐ型不純物濃度５×１０１７ｃｍ−３
、５００Å）、ｎ−ＩｎＧａＡｓ層７（５×１０１６ｃ
ｍ−３、１０００Å）、ｐ＋ −ＩｎＧａＡｓベース層
８（１×１０１９ｃｍ−３、１０００Å）、ｎ−ＩｎＰ
エミッタ層９（５×１０１７ｃｍ−３、２０００Å）、
ｎ＋ −ＩｎＰ層エミッタコンタクト層１０（５×１０
１８ｃｍ−３、１０００Å）を成長する。
される。 １．半絶縁性のＩｎＰ基板１の上に、ＭＯＣＶＤ法によ
り、ｉ−ＩｎＰバッファ層２（３０００Å）、ｎ＋ −
ＩｎＰコレクタコンタクト層３（Ｓｉ、Ｓｅ等のｎ型不
純物の濃度５×１０１８ｃｍ−３、厚さ５０００Å）、
ｉ−ＩｎＰ層４（２０００Å）、ｎ−ＩｎＰ層５（１×
１０１８ｃｍ−３、３００Å）、ｐ−ＩｎＧａＡｓ層６
（Ｚｎ、Ｂｅ等のｐ型不純物濃度５×１０１７ｃｍ−３
、５００Å）、ｎ−ＩｎＧａＡｓ層７（５×１０１６ｃ
ｍ−３、１０００Å）、ｐ＋ −ＩｎＧａＡｓベース層
８（１×１０１９ｃｍ−３、１０００Å）、ｎ−ＩｎＰ
エミッタ層９（５×１０１７ｃｍ−３、２０００Å）、
ｎ＋ −ＩｎＰ層エミッタコンタクト層１０（５×１０
１８ｃｍ−３、１０００Å）を成長する。
【００２１】２．これらの層の成長後、フォトリソグラ
フィー技術により、エミッタ領域をパターニングし、ベ
ース層８が露出するまでエミッタメサエッチングを行う
。 ３．これと同様に、コレクタコンタクト層が露出するま
でベースメサエッチングを行う。 ４．そして、エミッタ層８とコレクタ層１０にはＡｕＧ
ｅ／Ａｕ、ベース層８には、Ｔｉ／Ｐｔ／Ａｕをそれぞ
れ蒸着して電極を形成しＨＢＴを完成する。 なお、上記ＨＢＴは、エミッタアップ構造であるが、コ
レクタアップ構造でも同様の効果がある。また、上記実
施例においては、エミッタとしてＩｎＰを用いているが
、ＩｎＡｌＡｓでもほぼ同様に使用できる。
フィー技術により、エミッタ領域をパターニングし、ベ
ース層８が露出するまでエミッタメサエッチングを行う
。 ３．これと同様に、コレクタコンタクト層が露出するま
でベースメサエッチングを行う。 ４．そして、エミッタ層８とコレクタ層１０にはＡｕＧ
ｅ／Ａｕ、ベース層８には、Ｔｉ／Ｐｔ／Ａｕをそれぞ
れ蒸着して電極を形成しＨＢＴを完成する。 なお、上記ＨＢＴは、エミッタアップ構造であるが、コ
レクタアップ構造でも同様の効果がある。また、上記実
施例においては、エミッタとしてＩｎＰを用いているが
、ＩｎＡｌＡｓでもほぼ同様に使用できる。
【００２２】
【発明の効果】以上説明したように、本発明によると、
コレクタ耐圧と電流利得が高く、高速性が優れたＨＢＴ
を提供することができ、この技術分野において寄与する
ところが大きい。
コレクタ耐圧と電流利得が高く、高速性が優れたＨＢＴ
を提供することができ、この技術分野において寄与する
ところが大きい。
【図１】本発明の第１実施例のエネルギーバンド図であ
る。
る。
【図２】本発明の第２実施例のエネルギーバンド図であ
る。
る。
【図３】本発明の第３実施例のＨＢＴのエネルギーバン
ド図である。
ド図である。
【図４】本発明の第３実施例のＨＢＴの断面図である。
【図５】従来のＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＨＢＴ
のエネルギーバンド図である。
のエネルギーバンド図である。
【図６】従来のＩｎＰ／ＩｎＧａＡｓ系のＨＢＴのエネ
ルギーバンド図である。
ルギーバンド図である。
【図７】ＨＢＴのコレクタの構造を説明するための概略
的エネルギーバンド図である。
的エネルギーバンド図である。
【図８】従来の改良されたＩｎＰ／ＩｎＧａＡｓ系のＨ
ＢＴのエネルギーバンド図である。
ＢＴのエネルギーバンド図である。
１ 半絶縁性ＩｎＰ基板
２ ｉ−ＩｎＰ層
３ ｎ＋ −ＩｎＰ層
４ ｉ−ＩｎＰ層
５ ｎ−ＩｎＰ層
６ ｐ−ＩｎＧａＡｓ層
７ ｎ−ＩｎＧａＡｓ層
８ ｐ＋ −ＩｎＧａＡｓ層
９ ｎ−ＩｎＰ層
１０ ｎ＋ −ＩｎＰ層
１１ ＡｕＧｅ／Ａｕコレクタ電極
１２ Ｔｉ／Ｐｔ／Ａｕベース電極
１３ ＡｕＧｅ／Ａｕエミッタ電極
Claims (4)
- 【請求項１】 ベース側の狭い禁制帯幅の半導体層と
コレクタ側の広い禁制帯幅の半導体層とが隣接し、該広
い禁制帯幅の半導体層が、狭い禁制帯幅の半導体層と接
するｎ型の不純物を含む層と、これに続く不純物を含ま
ない層と、これに続くｎ型の不純物を含む層とからなり
、該狭い禁制帯幅の半導体層が、広い禁制帯幅の半導体
層と接するｐ型の不純物を含む層と、これに続く不純物
を含まない層と、これに続くｐ型の不純物を含む層とか
らなることを特徴とするバイポーラトランジスタ。 - 【請求項２】 ベース側の狭い禁制帯幅の半導体層と
コレクタ側の広い禁制帯幅の半導体層とが隣接し、該広
い禁制帯幅の半導体層が、狭い禁制帯幅の半導体層と接
するｎ型の不純物を含む層と、これに続く不純物を含ま
ない層と、これに続くｎ型の不純物を含む層とからなり
、該狭い禁制帯幅の半導体層が、広い禁制帯幅の半導体
層と接するｐ型の不純物を含む層と、これに続くｎ型ま
たはｐ型の不純物を含む層と、これに続くｐ型の不純物
を含む層とからなることを特徴とするバイポーラトラン
ジスタ。 - 【請求項３】 狭い禁制帯幅の半導体がＩｎＧａ
Ａｓであることを特徴とする請求項１または請求項２記
載のバイポーラトランジスタ。 - 【請求項４】 広い禁制帯幅の半導体がＩｎＰである
ことを特徴とする請求項１または請求項２記載のバイポ
ーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027731A JP3044398B2 (ja) | 1991-01-30 | 1991-01-30 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027731A JP3044398B2 (ja) | 1991-01-30 | 1991-01-30 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245439A true JPH04245439A (ja) | 1992-09-02 |
| JP3044398B2 JP3044398B2 (ja) | 2000-05-22 |
Family
ID=12229170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027731A Expired - Fee Related JP3044398B2 (ja) | 1991-01-30 | 1991-01-30 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044398B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557117A (en) * | 1993-05-12 | 1996-09-17 | Nippon Telegraph And Telephone Corporation | Heterojunction bipolar transistor and integrated circuit device using the same |
| WO2004055903A1 (ja) * | 2002-12-17 | 2004-07-01 | Sumitomo Chemical Company, Limited | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 |
-
1991
- 1991-01-30 JP JP3027731A patent/JP3044398B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557117A (en) * | 1993-05-12 | 1996-09-17 | Nippon Telegraph And Telephone Corporation | Heterojunction bipolar transistor and integrated circuit device using the same |
| WO2004055903A1 (ja) * | 2002-12-17 | 2004-07-01 | Sumitomo Chemical Company, Limited | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044398B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573737B2 (ja) | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| EP0571994B1 (en) | NPN heterojunction bipolar transistor | |
| US7304333B2 (en) | Semiconductor device | |
| US5105241A (en) | Field effect transistor | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5606185A (en) | Parabolically graded base-collector double heterojunction bipolar transistor | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5705825A (en) | Resonant tunneling bipolar transistor | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPH0465532B2 (ja) | ||
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JP3030070B2 (ja) | 半導体装置 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JP3141841B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3411511B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |