JPH0424656Y2 - - Google Patents
Info
- Publication number
- JPH0424656Y2 JPH0424656Y2 JP19956785U JP19956785U JPH0424656Y2 JP H0424656 Y2 JPH0424656 Y2 JP H0424656Y2 JP 19956785 U JP19956785 U JP 19956785U JP 19956785 U JP19956785 U JP 19956785U JP H0424656 Y2 JPH0424656 Y2 JP H0424656Y2
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- low level
- emitters
- photocouplers
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、フオトカプラを使用した入力回路に
関する。
関する。
第２図はこの種の入力回路の従来例の回路図で
ある。
ある。
フオトカプラ５，６は第４図に示すようなフオ
トカプラ（PC827）で入力側（LEDのアノード）
に接点１，２，３，４が接続され、出力側（フオ
トトランジスタのコレクタ）に３ステートバツフ
ア８，９（LS240）が接続されている。たとえば
接点１がオンすると、フオトカプラ５の上側の出
力がロウレベルとなる。フオトカプラ５，６のフ
オトトランジスタのエミツタは共通に接地され、
コレクタは抵抗を介して電源にも接続されてい
る。デマルチプレクサ７（LS139）は３ステート
バツフア８，９を制御するもので、読込み信号
RDがロウレベルになるとイネーブル状態にな
り、信号SELがハイレベルで信号Ａがロウレベル
のとき３ステートバツフア８にロウレベルの信号
を出力して３ステートバツフア８をイネーブル状
態にし、信号SELがハイレベルで信号Ａがハイレ
ベルのとき３ステートバツフア９にロウレベルの
信号を出力して３ステートバツフア９をイネーブ
ル状態にする。これにより、接点１および２また
は接点３および４の“１”または“０”の情報が
データD0，D2として出力される。
トカプラ（PC827）で入力側（LEDのアノード）
に接点１，２，３，４が接続され、出力側（フオ
トトランジスタのコレクタ）に３ステートバツフ
ア８，９（LS240）が接続されている。たとえば
接点１がオンすると、フオトカプラ５の上側の出
力がロウレベルとなる。フオトカプラ５，６のフ
オトトランジスタのエミツタは共通に接地され、
コレクタは抵抗を介して電源にも接続されてい
る。デマルチプレクサ７（LS139）は３ステート
バツフア８，９を制御するもので、読込み信号
RDがロウレベルになるとイネーブル状態にな
り、信号SELがハイレベルで信号Ａがロウレベル
のとき３ステートバツフア８にロウレベルの信号
を出力して３ステートバツフア８をイネーブル状
態にし、信号SELがハイレベルで信号Ａがハイレ
ベルのとき３ステートバツフア９にロウレベルの
信号を出力して３ステートバツフア９をイネーブ
ル状態にする。これにより、接点１および２また
は接点３および４の“１”または“０”の情報が
データD0，D2として出力される。
第３図は他の従来例の回路図である。この従来
例は第２図の従来例において３ステートバツフア
８を除き、デマルチプレクサ７の出力にノアゲー
ト１０とバツフア１１，１２（LS07）を付加し、
フオトカプラ５，６のエミツタをデマルチプレク
サ７で制御するようにしたものである。
例は第２図の従来例において３ステートバツフア
８を除き、デマルチプレクサ７の出力にノアゲー
ト１０とバツフア１１，１２（LS07）を付加し、
フオトカプラ５，６のエミツタをデマルチプレク
サ７で制御するようにしたものである。
この従来例では、接点１〜４が第５図に示すよ
うなトランジスタによる近接スイツチの場合には
もれ電流により第６図に示すようにフオトトラン
ジスタのベースに電荷にがたまり、エミツタの電
位Ａをロウレベルにした時、フオトカプラの出力
Ｂがロウレベルになり読込みミスを発生するため
に、サイクルを長くする必要があつた。
うなトランジスタによる近接スイツチの場合には
もれ電流により第６図に示すようにフオトトラン
ジスタのベースに電荷にがたまり、エミツタの電
位Ａをロウレベルにした時、フオトカプラの出力
Ｂがロウレベルになり読込みミスを発生するため
に、サイクルを長くする必要があつた。
本考案のフオトカプラを利用した入力回路は、
コレクタがコモンに接続された複数のフオトカプ
ラのエミツタを制御することにより、これらフオ
トカプラを通じて多数の情報をマルチプレツクス
に読込むことができるフオトカプラを使用した入
力回路において、フオトカプラのいずれの入力も
選択されない時はフオトカプラのすべてのエミツ
タをロウレベルとする回路を備えたことを特徴と
する。
コレクタがコモンに接続された複数のフオトカプ
ラのエミツタを制御することにより、これらフオ
トカプラを通じて多数の情報をマルチプレツクス
に読込むことができるフオトカプラを使用した入
力回路において、フオトカプラのいずれの入力も
選択されない時はフオトカプラのすべてのエミツ
タをロウレベルとする回路を備えたことを特徴と
する。
これにより、フオトカプラのベースの電荷は放
電され、読込みミスが防止される。
電され、読込みミスが防止される。
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第１図は本考案のフオトカプラを使用した入力
回路の一実施例のブロツク図である。
回路の一実施例のブロツク図である。
本実施例は、第３図の従来例の回路において、
デマルチプレクサ７の信号SELの信号線とフオト
カプラ５，６のフオトトランジスタのエミツタの
間にバツフア１３，１４（LS07）を接続したも
のである。
デマルチプレクサ７の信号SELの信号線とフオト
カプラ５，６のフオトトランジスタのエミツタの
間にバツフア１３，１４（LS07）を接続したも
のである。
フオトカプラ５，６がいずれも選択されていな
いとき、信号SELはロウレベルでありバツフア１
３，１４を介してフオトカプラ５，６のエミツタ
は強制的にロウレベルとなるので、電荷はベース
にたまることなく放電され、読込みミスが防止さ
れる。
いとき、信号SELはロウレベルでありバツフア１
３，１４を介してフオトカプラ５，６のエミツタ
は強制的にロウレベルとなるので、電荷はベース
にたまることなく放電され、読込みミスが防止さ
れる。
以上説明したように本考案は、フオトカプラの
いずれの入力も選択されない時はフオトカプラの
すべてのエミツタをロウレベルとすることによ
り、フオトカプラのベースの電荷が放電され、読
込みミスが防止される。
いずれの入力も選択されない時はフオトカプラの
すべてのエミツタをロウレベルとすることによ
り、フオトカプラのベースの電荷が放電され、読
込みミスが防止される。
第１図は本考案のフオトカプラを使用した入力
回路の一実施例を示すブロツク図、第２図、第３
図は従来例のブロツク図、第４図はフオトカプラ
５，６の回路図、第５図は接点がトランジスタに
よる近接スイツチの場合を示す回路図、第６図は
第５図の回路における各部の信号の波形図であ
る。 １〜４……スイツチ、５〜６……フオトカプ
ラ、７……デマルチプレクサ、９……３ステート
バツフア、１０……ノアゲート、１１〜１４……
バツフア。
回路の一実施例を示すブロツク図、第２図、第３
図は従来例のブロツク図、第４図はフオトカプラ
５，６の回路図、第５図は接点がトランジスタに
よる近接スイツチの場合を示す回路図、第６図は
第５図の回路における各部の信号の波形図であ
る。 １〜４……スイツチ、５〜６……フオトカプ
ラ、７……デマルチプレクサ、９……３ステート
バツフア、１０……ノアゲート、１１〜１４……
バツフア。
Claims (1)
- 【実用新案登録請求の範囲】 コレクタがコモンに接続された複数のフオトカ
プラのエミツタを制御することにより、これらフ
オトカプラを通じて多数の情報をマルチプレツク
スに読込むことができるフオトカプラを使用した
入力回路において、 フオトカプラのいずれの入力も選択されない時
はフオトカプラのすべてのエミツタをロウレベル
とする回路を備えたことを特徴とするフオトカプ
ラを使用した入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19956785U JPH0424656Y2 (ja) | 1985-12-27 | 1985-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19956785U JPH0424656Y2 (ja) | 1985-12-27 | 1985-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109527U JPS62109527U (ja) | 1987-07-13 |
| JPH0424656Y2 true JPH0424656Y2 (ja) | 1992-06-11 |
Family
ID=31161312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19956785U Expired JPH0424656Y2 (ja) | 1985-12-27 | 1985-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424656Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7231161B2 (en) | 1995-03-27 | 2007-06-12 | Canon Kabushiki Kaisha | Coupling part, photosensitive drum, process cartridge and electrophotographic image forming apparatus |
-
1985
- 1985-12-27 JP JP19956785U patent/JPH0424656Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7231161B2 (en) | 1995-03-27 | 2007-06-12 | Canon Kabushiki Kaisha | Coupling part, photosensitive drum, process cartridge and electrophotographic image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62109527U (ja) | 1987-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
| JPH0424656Y2 (ja) | ||
| US5483283A (en) | Three level high speed clock driver for an image sensor | |
| JPH0738580B2 (ja) | エミッタ結合論理回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JPS5840433Y2 (ja) | 光電流増幅回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP2728430B2 (ja) | 半導体集積回路 | |
| JPH056386B2 (ja) | ||
| JPS6181024A (ja) | 電流切換回路 | |
| JPH049641Y2 (ja) | ||
| JPS58144272U (ja) | しきい値弁別回路 | |
| JPH0241867Y2 (ja) | ||
| JPS6055129U (ja) | 出力回路 | |
| JPS58116346U (ja) | フオトカプラによるパルス伝送回路 | |
| JPS59187837U (ja) | リセツト装置 | |
| JPS5950117U (ja) | アツテネ−タ回路 | |
| JPH02165767A (ja) | イメージセンサ | |
| JPS6091758A (ja) | イメ−ジセンサ | |
| JPS6144940U (ja) | リングカウンタ回路 | |
| JPS602389U (ja) | ブリツジ形インバ−タのア−ム短絡防止回路 | |
| JPS60109144U (ja) | デ−タ出力回路の点検回路 | |
| JPH02130022A (ja) | レベル変換回路 | |
| JPS62154851A (ja) | イメ−ジセンサ | |
| JPS6275643U (ja) |