JPH0424730A - 浮動小数点演算装置 - Google Patents

浮動小数点演算装置

Info

Publication number
JPH0424730A
JPH0424730A JP2124656A JP12465690A JPH0424730A JP H0424730 A JPH0424730 A JP H0424730A JP 2124656 A JP2124656 A JP 2124656A JP 12465690 A JP12465690 A JP 12465690A JP H0424730 A JPH0424730 A JP H0424730A
Authority
JP
Japan
Prior art keywords
exponent
data
value
floating point
numbers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2124656A
Other languages
English (en)
Inventor
Yoshiji Kitora
木虎 義詞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2124656A priority Critical patent/JPH0424730A/ja
Publication of JPH0424730A publication Critical patent/JPH0424730A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、浮動小数点演算装置に関する。
[従来の技術] 2値化データを浮動小数点方式にて表現するフォーマッ
トとして一般的によく使用されるものとしてI EEE
フォーマットがある。このIEEEフを一マットにて、
例えば32ビツトからなるデータは、第2図に示すよう
に、最上位ピットに示され、正負を示すサインビット(
図内及び以下の説明中では8で示す)、23ビツト目か
ら30ビツト目までの8ビツトに示される指数部(図内
及び以下の説明中ではeで示す)、Oビット目から22
ビツト目までの23ビツトに示されるフラクション部(
図内及び以下の説明ではfで示す)から構成され、23
ビツトフラクシヨンの前に小数点があり小数点の前に隠
れピット((Hidden Bit)  (以下HBと
記す))がある。このように構成されるデータの指数部
とフラクション部とに入る値によって、非数、無限大、
正規化数、非正規化数、ラップ数、アンノーマル数、ゼ
ロの各数字か表現できる。以下に上記番数を説明し、第
1表に番数における指数部、フラクション部、HBが取
り得る値と表現例を示し、第3図にこれらの番数の数値
範囲を示す。
ア、正規化数(N RM) 正規化数は指数部eが、絶対値として扱い1〜254 
(00000001〜11111110)の値をとる。
指数はバイアス表現を採用しているので、実際の指数は
e −127となり、−127〜+128の値をとる。
仮数は絶対値として扱い、23ビツトフラクシヨンの前
に小数点があり、小数点の前にHBを持っている。正規
化数の値は以下の様に表現される。
(−1)’  X  2°−117X  1.  fイ
、無限大(I NF) 指数部が255(指数全ビット1)、フラクション部が
0(フラクション全ピットO)で表現する。
サインピットにより+■ −■を表現する。無限大は以
下の様に表現される。
(−1)5 X ■ ウ ゼロ(ZERO) 指数部がO(指数全ピットO)、フラクション部がO(
フラクション全ピットO)で表現する。サインビットに
より+0、−〇を表現する。ゼロは以下の様に表現され
る。
(−1)’  X O 工、非正規化数(D N RM) 非正規化数は指数部がO(指数全ビットO)、フラクシ
ョン部がOでない値(フラクションが全ビットOでない
)をとる。この時実際の指数の値は−126となる。仮
数部は絶対値として扱い、23ビツトフラクシヨンの前
に小数点があるが、隠しビットはOである。非正規化数
の値は以下の様に表現される。
(1)’ x 2−1t@ Xo、 fオ、非数(Na
N) 指数部か255(指数全ビット1)、フラクション部か
0てない数(フラクションが全ピントOてない)で表現
する。非数は特別なデータ・タイプてQx■のような無
効演算の結果などに使用する。
力、アンノーマル数(U N RM) アンノーマル数は指数部eか2の補数として扱い一12
8〜O(10000000〜00000000)の値を
とる。
指数はバイアス表現を採用しているので、実際の指数は
e −127となり−255〜−127の値をとる。仮
数は絶対値として扱い、23ビツトフラクシヨンの前に
小数点があり、小数点の前に隠れピット1をもっている
(正規化されている)。アンノーマル数の値は以下の様
に表現される。
(−1)’ X  2”″?x1.f キ、ラップ数(WNRM) アンノーマル数のうち特に指数部がバイアス表示T−,
22〜Oのとき、これをラップ数と呼ぶ。
ラップ数は非正規化数と同じ数の範囲である。
このようにI EEEフォーマットにて構成された数字
を加減算するための加減算器は、従来、第4図に示すよ
うな構成からなっており、基本的に正規化数とうしの計
算を行うように構成されている。尚、第4図において、
sA、sBにて示されるものは上記“正規化数”の説明
内に記載した正規化数の表現例を示すSに該当する数値
であり、eAeBにて示すものは同例内に示すeに該当
する数値テアリ、fA、fBにて示されるものは同例内
に示すfに該当する数値である。
sA及びsBの値は1もしくはOであり、1の場合には
表現される値は負の値となり、Oの場合には正の値とな
る。このようなsA及びsBは、サインピット生成回路
1に供給され所定の演算がなされ、サインビット生成回
路1より計算結果後の値の正負を決定するsCの値が送
出される。
eA及びeBの値が供給され、これらの値の加減算を行
う指数加減算器2の出力側は、eA及びeBのどちらの
値が大きいかを判断しその判断結果信号をフラクション
部セレクタ5a、5bに送出する大小比較器3に接続さ
れるとともに桁合せシフタ量生成回路4に接続される。
この桁合せシフタ量生成回路4は、今演算を実行しよう
としている2つの浮動小数点数値の加減算を行うために
は指数値の大きい方の値に桁合わせを行わねばならない
ので、eA及びeBの値に基づきどちらの値を何桁ずら
す必要があるかを示すシフト量を生成する回路である。
又、eA及びeBの各個は指数部セレクタ6へ供給され
、指数部セレクタ6は桁合せシフタ量生成回路4より供
給される制御信号によってeAあるいはeBのどちらか
大きい方の値を次段の指数減算器7に送出する。
フラクション部セレクタ5a及び5bにはfA及びFB
の値がそれぞれ供給され、フラクション部セレクタ5a
は、上述した大小比較器3より供給されるeA及びeB
の値の大小を示す信号に基づきこれらの値の小さい方の
値を有する浮動小数点数値のフラクション部の値を選択
する回路であり、このようなフラクション部セレクタ5
aの出力側は桁合せシフタ8を介して仮数加減算器9に
接続される。具体的にフラッフ32部セレクタ5aの動
作を説明すれば、例えばeAとeBとの値か大小比較器
3にて比較されたとき、eBの値の方か小さい場合には
eBを有する浮動小数点数値におけるフラクション部の
値fBかフラクション部セレクタ5aにて選択される。
このように小さい方の値であったfBの値は、今大きい
方の値であるfAの値と同桁となるように、上述した桁
合せシフタ量生成回路4より供給されるシフト量信号に
基づき桁合わせが行なわれ、桁合せされたfBの値は仮
数加減算器9へ送出される。上述からも分かるように、
フラクション部セレクタ5bは、大小比較器3より供給
される信号に基づき、供給されているfA及びfBの値
の内、浮動小数点数値の指数部の大きい方に含まれてい
るフラクション部の値、上記例ではfAの値、を選択す
る回路である。
このようにして桁合わせがなされたfA及びfBの値が
供給されこれらの値の加減算を行う仮数加減算器9の出
力側は、直接正規化シフタ12に接続される一方、先行
壱検出回路10、正規化シフト量生成回路11を介して
正規化ンフタ12に接続される。先行壱検出回路10は
、仮数加減算器9にて加減算された仮数値において最上
位より何桁目に初めて1か存在するかを検出する回路で
あり、正規化シフト量生成回路11は仮数加減算器9よ
り出力された数値を正規化、即ち1.・・・にて表現さ
れる数値に変換するために、上記先行壱検出回路10が
送出する信号をもとに何桁シフトするかを示すシフト量
を生成する回路であり、正規化シフタ12は正規化シフ
ト量生成回路11より供給される信号に基づき仮数加減
算器9が送出する仮数を正規化する。これらの動作を具
体的に説明すると、仮数加減算器9より送出された仮数
の値が例えば0.000101であるとすれば、先行壱
検出回路lOは最上位より4桁目に初めて1が存在する
ことを検出し、その信号が供給された正規化シフト量生
成回路11にて4桁のシフト量が生成され、正規化シフ
タ12はこのシフト量をもとに上記0.000101を
4桁シフトさせ、101に変換する。又、このように正
規化することに起因する指数値の変更のため先行壱検出
回路10の出力信号はリノーマライズ量として指数減算
器゛7へ送出される。
このような正規化シフタ12の出力側は、セレクタ13
に直接接続されるとともに仮数インクリメンタ14を介
してセレクタ13に接続される。
セレクタ13は、正規化された仮数の下位側の桁におけ
る数値について、丸め制御回路15か送出するいわゆる
丸めを行うか否かの信号によって正規化されたままの値
か、あるいはインクリメントされた値かのいづれかを選
択する回路であり、セレクタ13の出力信号が計算結果
における仮数の値fCとなる。又、セレクタ13の出力
側は、上記fCの値がオーバーフローしているか否かを
検出する仮数オーバーフロー検出回路16へ接続される
一方、指数減算器7には、上述したように指数部セレク
タ6より値が大きい方の指数値が供給されており、指数
減算器7はこの指数値より上記リノーマライズ量を減算
し仮数部の正規化に起因する指数値の変更を行う。この
ような指数減算器7の出力側は、セレクタ17に直接接
続されるほか、指数インクリメンタ18を介してセレク
タ17に接続される。セレクタ17は、上述した仮数オ
ーバーフロー検出回路16にて仮数fCかオーバーフロ
ーしていることが検出された場合に仮数オーバーフロー
検出回路16より供給されるオーバーフロー信号にて、
指数減算器7の出力値かあるいは指数インクリメンタ1
8の出力値かのいづれかを選択し、選択した値を計算結
果における数値の指数部の値eCとして送出する回路で
ある。
[発明が解決しようとする課題] 上述したようなI EEEフォーマットに準拠した浮動
小数点数値の加減算演算においては、非正規化数と同一
であるラップ数、及びアンノーマル数にて表現されるよ
うな数値については正負値ともに小数点以下数士桁とい
うゼロに非常に近い値であり絶対的に数値が小さいこと
より、計算を行うに際しこれらの数値については採用し
ていない。
即ち、浮動小数点演算装置に上記のような値が供給され
た場合には、初めから演算を行わず、又、演算途中にて
これらの値か発生した場合にはその時点で演算不可能等
の判断を行う。
しかし、第4図に示すように、数直線上においてアンノ
ーマル数の占める範囲は結構広く、従来のようにこれら
の数値を全く無視するのも計算上問題が生じることもあ
る。例えば、計算中にアンノーマル数どうしの計算とな
った場合、従来ではこれは計算範囲外の数値であること
から最初から計算は行なわれないことになるが、アンノ
ーマル数どうしを計算してみると例えば正規化数の範囲
の数値となる場合もある。このようにアンノーマル数の
計算をも行うことは、計算結果の精度を向上させること
ができるというメリットがある。
しかし、上述した従来の浮動小数点加減算器において、
アンノーマル数と非正規化数との演算を行う場合、上述
した番数の説明をした“アンノーマル数”及び“非正規
化数”において記載あるように、TEEEフォーマット
ではこれらの数を表現するフォーマットが異なるため、
これらの数を直接に加減算することはできない。よって
アンノーマル数を非正規化数に変換するという変換ステ
ップを実行し、フォーマットを同一とした後、これらの
数の加減算演算を実行する。このように、従来の浮動小
数点演算装置ではアンノーマル数と非正規化数とを加減
算演算する場合には、2ステツプを要し演算時間が長く
かかるという問題点かある。
本発明はこのような問題点を解決するためになされたも
ので、アンノーマル数の範囲の数値の演算を高速に行う
ことができる浮動小数点演算装置を提供することを目的
とする。
[課題を解決するための手段] 本発明は、I EEEのデータフォーマットにて浮動小
数点表示された二つの入力数値における正負の符号に基
づき符号を生成する符号生成部と、I EEEのデータ
フォーマットにて浮動小数点表示された二つの入力数値
における指数データの加減算演算を行うとともに当該指
数データの桁合わせを行う指数加減算部と、 IEEEのチータフオーマ7)にて浮動小数点表示され
た二つの入力数値における仮数データを上記指数加減算
部より送出される桁合わせデータに基づき桁合わせを行
うとともに当該仮数データの加減算演算を行う仮数加減
算部と、 上記仮数加減算部の出力データをIEEEデータフォー
マットにおける所定のフォーマットに変換し演算結果デ
ータの仮数データとして送出する仮数結果出力部と、 上記仮数結果出力部における変換動作による制御信号に
より上記指数加減算部が送出する指数データを調整し調
整されたデータを演算結果データの指数データとして送
出する指数結果出力部と、を有するIEEEのデータフ
ォーマットに準拠した浮動小数点演算装置において、 正規化数、非正規化数、アンノーマル数等に区分される
数の属性を入力数値について判定する属性判定回路と、 入力数値における指数データと、1とが供給され、入力
数値のいづれか一方か非正規化数であり、かつ他方かア
ンノーマル数である場合には、上記属性判定回路より供
給される属性信号に基つきその非正規化数にて示される
入力数値における指数データを選択せず1を選択し、選
択した値を上記指数加減算部へ送出する選択回路と、を
備えたことを特徴とする。
[作用] 選択回路は、一入力数値が非正規化数であり、かつ他入
力がアンノーマル数であるときには、次段の指数加減算
部に供給される指数データのフを一マットが二つの入力
数値において同一となるように、属性判定回路より供給
される属性信号により非正規化数の入力数値における指
数データの代わりに1を選択し、この1の値を指数加減
算部へ送出する。よって、指数加減算部では供給される
二つの入力数値における指数データを直接加減算演算す
ることができる。このように選択回路は、指数加減算部
にて直接加減算演算を可能とするので、二つの入力数値
の内一方が非正規化数であっても計算結果を算出するた
めに従来のように2ステ、プを要さなくとも1ステ、プ
にて行えるように作用し、計算時間の短縮に作用してい
る。
[実施例] 本発明の浮動小数点演算装置における一実施例を示す第
1図において、第4図と同し構成部分については同し符
号を付しその説明を省略する。又、第4図における説明
にて使用したsA、sB、eA、eB、fA、fBの各
個についても同様の数値であり、その説明を省略する。
eAの値及び数値“1”が供給される入力値セレクタ2
0a、及びeBの値及び数値“l”′か供給される入力
値セレクタ20bは、これらの入力値セレクタ20a及
び20bの出力側が接続される指数加減算器2が供給さ
れた数値を直接計算可能なように、浮動小数点演算装置
の一方の入力に非正規化数が供給され、他方の入力にア
ンノーマル数が供給された場合でも指数加減算器2へは
アンノーマル数のフォーマットにて表現された指数部が
送出されるように“1”あるいはeAあるいはeBを選
択する回路である。
即ち、上述の容赦の説明にて示I−たように、アンノー
マル数のフォーマットにおいて2”の指数部分は。−1
27であり(上述したようにこのeに該当するのが第1
図及び第4図に示すeAあるいはeBである)、一方非
正規化数のフォーマ・ソトにおいて“2″の指数部分は
−126であり、このままでは指数部分のフォーマット
が異なることより指数加減算器2では直接演算を行うこ
とができない。しかし非正規化数における指数部分の−
126の表現を1−127と表現すればアンノーマル数
と同じフォーマットとすることができ、このように表現
することはアンノーマル数における指数部分の表現にお
いてeに相当する数値が“1”であることに一致する。
したがって、浮動小数点演算装置に供給されたeAある
いはeBを含む数値が非正規化数である場合には、入力
値セレクタ20a及び20bは、eAあるいはeBの値
を指数加減算器2に送出するのではなく、“1”を送出
すれば、指数加減算器2では供給された値にて直接演算
することが可能となる。
このような入力値セレクタ20a及び20bには、第4
図には記載していないが従来の浮動小数点演算装置にも
設けられ、浮動小数点演算装置に供給される演算対象数
値が、正規化数、非正規化数、アンノーマル数、ラップ
数等のいづれの属性に相当するのかを判定しその判定結
果に応じた属性信号を送出する属性判定回路21より上
記属性信号が供給され、入力値セレクタ20a、20b
はこの属性信号に基づき上述した選択機能を実行してい
る。即ち、eAを含む数値(以下A入力値と記す)が非
正規化数であり、eBを含む数値(以下B入力値と記す
)かアンノーマル数であるような数値が浮動小数点演算
装置に供給された場合には、属性判定回路21より供給
される属性信号にて入力値セレクタ20aは1を選択し
この値を指数加減算器2へ送出し、入力値セレクタ20
bはeBの値を選択しこの値を指数加減算器2へ送出す
る。一方、A入力値がアンノーマル数であり、B入力値
が非正規化数であるような数値か浮動小数点演算装置に
供給された場合には、入力値セレクタ20aはeAの値
を選択しこの値を指数加減算器2へ送出し、入力値セレ
クタ20bは1の値を選択しこの値を指数加減算器2へ
送出する。
このような入力値セレクタ20a及び20bのそれぞれ
の出力側は、上記のように指数加減算器2に接続される
とともに、指数部セレクタ6に接続される。本実施例に
おけるその他の部分は上述した従来の構成に同じてあり
、又、各構成部分の動作も同一である。
例えば六入力値が非正規化数であり、B入力値がアンノ
ーマル数であって、これらの数値の加算演算を行う場合
を例に本実施例における浮動小数点演算装置の動作を以
下に説明する。
例えばA入力値は2”””Xo、1にて表現され、B入
力値は2−1−117)< l 、 Qにて表現された
数値であるとする。よって第1図に記載する各個は以下
のようになる。
5A=o1SB=0、eA=o、eB=−1、fA−1
、fB=0 となる。尚、説明上、fA、fBの値につ
いては、fA=0.1、fB=1.0とする。
上記のような数値か本浮動小数点演算装置に供給された
場合、属性判定回路21は、A入力値及びB入力値の属
性を判定しそれぞれの値に対する属性信号を人力値セレ
クタ20a及び20bに送出する。A入力値が非正規化
数でB入力値がアンノーマル数であるという上記属性信
号が供給されることで、入力値セレクタ20aは、供給
されているeAの値及び1の内、■を選択しこの値を指
数加減算器2及び指数部セレクタ6へ送出する。又、上
述した属性信号が供給されることで入力値セレクタ20
bは、供給されているeBO値及び1の内、eBを選択
しこの値を指数加減算器2及び指数部セレクタ6へ送出
する。
指数加減算器2は、供給された1及び−1の値に基づき
、大きい値より小さい値の減算を行う。
即ち、指数加減算器2では1−(−1)の演算が行なわ
れ、その結果である“2”の値が桁合せシフト量生成回
路4へ送出され、桁合せシフト量生成回路はシフト量を
2とする。
指数部セレクタ6は、桁合せシフ)l生成回路4より供
給される信号に基づき、供給されている値1、−1の内
大きい方の値、本例では1を指数減算器7へ送出する。
又、指数加減算器2の出力信号は大小比較器3へも送出
され、大小比較器3は指数加減算器2へ供給された値の
大小を判定する。本例では六入力値のほうが大きいので
、大小比較器3はその旨の信号をフラクション部セレク
タ5a及び5bに送出する。フラクション部セレクタ5
aは、供給された信号に基づき小さい方の数値に含まれ
るフラクション部の値を選択するので、本例ではfBの
値を選択し、次段の桁合せシフタ8にその値を送出する
。一方、フラクション部セレクタ5bは大小比較器3よ
り供給される信号に基づき大きい方の数値に含まれるフ
ラクション部の値を選択し、本例ではfAの値、即ち0
.1を選択し、次段の仮数加減算器9へ送出する。
桁合せシフタ8は、供給されたfBの値、即ち1.0を
、桁合せシフト量生成回路4より供給される2桁シフト
の信号に基づき2桁シフトし、0O1に変換しこの値を
次段の仮数加減算器9へ送出する。
仮数加減算器9では、供給されたO川とOOlとの値の
加算を行い、その結果0.11を正規化シフタ12及び
先行壱検出回路10へ送出する。
上述したように先行壱検出回路10、正規化シフト量生
成回路11及び正規化シフタ12にて、上記0.11の
値は、11にシフトされる。又、この際のシフト量即ち
リノーマライズ量は1である。
又、正規化シフタ12より上記1.1の値かセレクタ1
3及び仮数インクリメンタ14へ送出される。
リノーマライズ量が供給されることで指数減算器7は、
供給されている二つの値1.1に基づきこれらの減算、
即ち1−1の演算を行い、その結果であるOの値を次段
のセレクタ17及び指数インクリメンタ18へ送出する
今、丸めは無しとすると、セレクタ13は正規化シフタ
12か送出した1、1の値を選択し、この値を送出する
。よってこの値が演算結果における仮数部分値fCとな
る。又、上記fCにおけるオーバフローも無いことより
、セレクタ17は指数減算器7か送出した値、0を選択
し、この値を送出する。よってこの値が演算結果におけ
る指数部分値eCとなる。尚、sA、sBの値が共にO
であることより、演算結果におけるサインビットsCは
Oである。
したがって、A入力値、B入力値における演算結果は、
5c=Q、eC=0、fc=1.1であることより、2
°+!7×1 、1にて表現される値となる。
このように、浮動小数点演算装置に供給される一方の数
値が非正規化数であっても、従来のように2ステツプを
要することなく1ステツプにて演算結果を導くことがで
きるので、従来に比べ計算時間を半分に短縮することが
できる。
又、従来計算していなかった非正規化数とアンノーマル
数についての演算を行うことができるので、上述したよ
うに計算精度を向上させることができる。
尚、上述した実施例では、A入力値が非正規化数で、B
入力値かアンノーマル数であったか、勿論これに限るも
のではなく、六入力値かアンノーマル数で、B入力値か
非正規化数である場合においても1ステツプにて計算す
ることかできる。
尚、六入力値及びB入力値か共に非正規化数である場合
には、指数を1”にかえなくとも従来の浮動小数点演算
装置と同様に演算可能である。
尚、六入力値及びB入力値か共にアンノーマル数である
場合は、アンノーマル数における指数部分を表現するフ
ォーマントが正規化数の指数部分を表現するフォーマッ
トと同じであることより、本来1ステツプにて演算可能
であるので問題なく演算することができる。
「発明の効果コ 以上詳述したように本発明によれば、入力数値の内一方
が非正規化数であり、かつ他方がアンノーマル数である
場合には、その非正規化数における指数データを指数加
減算部に送出せず、上記指数データをアンノーマル数に
て表現したときの指数データに相当する1を指数加減算
部へ送出することより、指数加減算部ではアンノーマル
数における指数テークとうしの加減算演算を行うことに
なる。よって、入力数値の一方か非正規化数であっても
指数加減算部では直接演算か行えることより、従来2ス
テツプ要していた計算処理工程が1ステツプで済み、計
算時間を半分に短縮することができる。
【図面の簡単な説明】
第1図は本発明の浮動小数点演算装置の一実施例におけ
る構成を示すブロック図、第2図はIEEEフt−’マ
ットによる浮動小数点方式にて表現される数値の構成を
示す図、第3図は浮動小数点方式にて表現される番数の
範囲を示す図、第4図は従来の浮動小数点演算装置の構
成を示すブロック図である。 1・・サインビット生成回路、2・・・指数加減算器、
9・・仮数加減算器、 20a・・・入力値セレクタ、
20b・・入力値セレクタ、21・・属性判定回路。

Claims (2)

    【特許請求の範囲】
  1. (1)IEEEのデータフォーマットに準拠し浮動小数
    点表示された二つの入力数値について演算を行う浮動小
    数点演算装置において、 一入力数値がアンノーマル数であり他方の入力数値が非
    正規化数である場合にも演算可能な浮動小数点演算装置
  2. (2)IEEEのデータフォーマットにて浮動小数点表
    示された二つの入力数値における正負の符号に基づき符
    号を生成する符号生成部と、 IEEEのデータフォーマットにて浮動小数点表示され
    た二つの入力数値における指数データの加減算演算を行
    うとともに当該指数データの桁合わせを行う指数加減算
    部と、 IEEEのデータフォーマットにて浮動小数点表示され
    た二つの入力数値における仮数データを上記指数加減算
    部より送出される桁合わせデータに基づき桁合わせを行
    うとともに当該仮数データの加減算演算を行う仮数加減
    算部と、 上記仮数加減算部の出力データをIEEEデータフォー
    マットにおける所定のフォーマットに変換し演算結果デ
    ータの仮数データとして送出する仮数結果出力部と、 上記仮数結果出力部における変換動作による制御信号に
    より上記指数加減算部が送出する指数データを調整し調
    整されたデータを演算結果データの指数データとして送
    出する指数結果出力部と、を有するIEEEのデータフ
    ォーマットに準拠した浮動小数点演算装置において、 正規化数、非正規化数、アンノーマル数等に区分される
    数の属性を入力数値について判定する属性判定回路と、 入力数値における指数データと、1とが供給され、入力
    数値のいづれか一方が非正規化数であり、かつ他方がア
    ンノーマル数である場合には、上記属性判定回路より供
    給される属性信号に基づきその非正規化数にて示される
    入力数値における指数データを選択せず1を選択し、選
    択した値を上記指数加減算部へ送出する選択回路と、を
    備えたことを特徴とする浮動小数点演算装置。
JP2124656A 1990-05-15 1990-05-15 浮動小数点演算装置 Pending JPH0424730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2124656A JPH0424730A (ja) 1990-05-15 1990-05-15 浮動小数点演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2124656A JPH0424730A (ja) 1990-05-15 1990-05-15 浮動小数点演算装置

Publications (1)

Publication Number Publication Date
JPH0424730A true JPH0424730A (ja) 1992-01-28

Family

ID=14890805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2124656A Pending JPH0424730A (ja) 1990-05-15 1990-05-15 浮動小数点演算装置

Country Status (1)

Country Link
JP (1) JPH0424730A (ja)

Similar Documents

Publication Publication Date Title
US5027308A (en) Circuit for adding/subtracting two floating point operands
JP3076046B2 (ja) 例外検出回路
US5010508A (en) Prenormalization for a floating-point adder
JPH0644225B2 (ja) 浮動小数点丸め正規化回路
KR100241076B1 (ko) 조정및정규화클래스를구비한부동소수점승산및누산장치
JPS59188740A (ja) フロ−テイング加算器
US5303174A (en) Floating pointing arithmetic operation system
JPH038018A (ja) 符号付き絶対値加減算器
US5282156A (en) Leading one anticipator and floating point addition/subtraction apparatus employing same
US4110831A (en) Method and means for tracking digit significance in arithmetic operations executed on decimal computers
JP4500358B2 (ja) 演算処理装置および演算処理方法
US9059726B2 (en) Apparatus and method for performing a convert-to-integer operation
JP2511527B2 (ja) 浮動小数点演算器
JPH08161152A (ja) 浮動小数点演算装置
KR19980082906A (ko) 부동 소수점 숫자의 정수형으로의 변환 방법
JPH01232423A (ja) 演算回路
JPS63167930A (ja) 浮動小数点演算装置
US6654776B1 (en) Method and apparatus for computing parallel leading zero count with offset
JP3187402B2 (ja) 浮動小数点データ加減算回路
JPH01207823A (ja) 浮動小数点数一固定小数点数変換装置
JPH0367328A (ja) 浮動小数点演算装置
JP2801472B2 (ja) 浮動小数点演算装置
JPH0251732A (ja) 浮動小数点演算器
JPH0383126A (ja) 浮動小数点乗算器
JP2506891B2 (ja) 浮動小数点演算装置