JPH0424739B2 - - Google Patents
Info
- Publication number
- JPH0424739B2 JPH0424739B2 JP60151983A JP15198385A JPH0424739B2 JP H0424739 B2 JPH0424739 B2 JP H0424739B2 JP 60151983 A JP60151983 A JP 60151983A JP 15198385 A JP15198385 A JP 15198385A JP H0424739 B2 JPH0424739 B2 JP H0424739B2
- Authority
- JP
- Japan
- Prior art keywords
- data transmission
- data
- transmission path
- branch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
〔産業上の利用分野〕
この発明は、主として非同期動作するシステム
間でデータ伝送を行なうデータ伝送装置に関する
ものである。
〔従来の技術〕
従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた（インタフエイス
1984年８月号 第268頁〜第270頁参照）。例えば、
非同期に動作するＡシステムとＢシステム間でデ
ータ伝送を行なう場合には、第６図に示されるよ
うに、Ａシステム１の出力とＢシステム２の入力
との間にFIFOメモリ３を接続し、Ａシステム１
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第７図に示されるように、各非同期システム
４〜７間にFIFOメモリ８〜１０を接続する構成
がとられる。
ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。
これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している（特願昭60−33035号、特願昭
60−33036号参照）。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。
〔発明が解決しようとする問題点〕
しかるに上述のデータ伝送装置では、その分岐部
においては、入力データ伝送路上のデータ、例え
ば該データの特定ビツトの“０”から“１”の立
ち上りによつて分岐判定手段が作動するという構
成を採用しているので、装置を起動した時に伝送
路の特定ビツトが“１”となつていることがあ
り、この場合には分岐判定手段が作動せず、分岐
すべきデータであるにもかかわらず、データの分
岐が行なわれないという問題がある。
この発明は、以上のような問題点を解消するた
めになされたもので、確実にデータの分岐を行な
うことのできるデータ伝送装置を提供することを
目的としている。
〔問題点を解決するための手段〕
この発明に係るデータ伝送装置は、入力データ
伝送路、出力データ伝送路及び分岐データ伝送路
を自走式シフトレジスタを用いて構成し、入力デ
ータ伝送路上のデータに応じて作動し、該データ
が分岐データか否かを判定する分岐判定手段と、
入力データ伝送路上のデータを通常は出力データ
伝送路に、分岐データの時は分岐データ伝送路に
与える分岐制御手段と、装置の起動時に入力デー
タ伝送路を初期化状態にするための初期化データ
を発生する初期化データ発生手段とを設けたもの
である。
〔作用〕
この発明においては、装置が起動されると、初
期化データ発生手段が入力データ伝送路に初期化
データを与えて、入力データ伝送路が初期化状態
となり、その後入力データ伝送路に分岐すべきデ
ータが入力されると、分岐判定手段は該データに
応じて作動して分岐の判定を行なうものである。
〔実施例〕
以下、本発明の実施例を図について説明する。
第１図ないし第５図は本発明の一実施例による
データ伝送装置を示す。第１図は本実施例の全体
構成図を示し、図において、１１，１２，１３は
非同期自走式シフトレジスタを用いて構成された
入力データ伝送路、出力データ伝送路及び分岐デ
ータ伝送路、１４は入力データ伝送路１１上のデ
ータを出力データ伝送路１２または分岐データ伝
送路１３に与える分岐制御部、１５は入力データ
伝送路１１上のデータに応じて作動し、入力デー
タ伝送路１１上のデータの有する条件と分岐条件
とを比較して両者が一致したときは分岐制御部１
４に分岐制御信号を与える分岐判定部、１６は装
置の起動時に入力データ伝送路１１を初期化状態
にするための初期化データを入力データ伝送路１
１に与える初期化データ発生部である。
また第２図及び第３図は入力データ伝送路１
１、出力データ伝送路１２及び分岐データ伝送路
１３に用いられる非同期自走式シフトレジスタの
一例を示す。第２図において、１９は並列データ
ラツチ、２０は３入力NAND２１，２入力
NAND２２，２３によつて構成され、並列デー
タラツチ１９に立上りエツジトリガを与える転送
制御回路（以下Ｃ素子と記す）である。非同期自
走式シフトレジスタとは、入力されたデータを次
段のレジスタが空いていることを条件としてシフ
トクロツクを用いずに自動的に出力方向にシフト
していくようなレジスタをいい、データのバツフ
ア機能を有するものである。そしてこの非同期自
走式シフトレジスタは並列データラツチ１９とＣ
素子２０とから構成され、Ｃ素子２０はP0，P3
の２つの入力を受け、P1，P2の２つの出力を出
すものであり、Ｃ素子２０の内部状態はこの４つ
の信号P0〜P3の状態によつて決定され、下表に
示すようにS0〜S8の９つの状態をとる。なお以下
の説明では、論理値の０，１は各々信号値のロー
レベル、ハイレベルに相当するものとする。
[Industrial Field of Application] The present invention relates to a data transmission device that primarily transmits data between systems that operate asynchronously. [Prior Art] Conventionally, a common method for transmitting data between asynchronous systems was to use FIFO (first-in, first-out) memory as a buffer between systems (interface
(See August 1984 issue, pages 268-270). for example,
When transmitting data between the A system and the B system that operate asynchronously, as shown in FIG. 6, a FIFO memory 3 is connected between the output of the A system 1 and the input of the B system 2, A system 1
A configuration is adopted to buffer the output of. Further, when data is transmitted between a plurality of asynchronous systems, a configuration is adopted in which FIFO memories 8 to 10 are connected between each asynchronous system 4 to 7, as shown in FIG. By the way, in conventional data transmission devices, FIFO memory only has a data buffering function, so if such FIFO memory is used for data transmission between asynchronous systems, multiple asynchronous systems can only be connected in series. As a result, the overall system connected by FIFO memory consists of a simple pipeline processing mechanism using cascade connections, which has an extremely low degree of freedom. In response, the applicant has developed and filed an application for a data transmission device that can provide greater flexibility when constructing an entire system by connecting asynchronous systems (Japanese Patent Application No. 60-33035). , Tokugansho
60-33036). This uses asynchronous self-propelled shift registers to configure input data transmission paths, output data transmission paths, branch data transmission paths, and merge data transmission paths, and determines whether the data on the input data transmission path is data that should be branched. is judged by a branch judgment means, and if the data should be branched, the data is given from the input data transmission path to the branch data transmission path, and otherwise, the data on the input data transmission path is given to the output data transmission path. On the other hand, when there is an empty buffer on the input and output data transmission paths, the data on the merged data transmission path is given to the output data transmission path, so that asynchronous systems can be connected not only in series but also in parallel. This is what I did. [Problems to be Solved by the Invention] However, in the above-mentioned data transmission device, at the branching part, data on the input data transmission path, for example, due to the rise of a specific bit of the data from “0” to “1”, Since a configuration is adopted in which the branch judgment means is activated, a specific bit of the transmission line may be set to "1" when the device is started, and in this case, the branch judgment means is not activated and the branch is not activated. There is a problem in that data is not branched even though it should be. The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a data transmission device that can reliably branch data. [Means for Solving the Problems] A data transmission device according to the present invention includes an input data transmission path, an output data transmission path, and a branch data transmission path using self-propelled shift registers, and a data transmission device on the input data transmission path. Branch determination means that operates according to data and determines whether the data is branch data;
A branch control means that normally applies the data on the input data transmission path to the output data transmission path, and in the case of branch data to the branch data transmission path, and initialization data that puts the input data transmission path into an initialized state when the device is started. Initialization data generation means is provided for generating the initialization data. [Operation] In this invention, when the device is started, the initialization data generation means gives initialization data to the input data transmission path, the input data transmission path becomes the initialization state, and then the input data transmission path branches to the input data transmission path. When data to be determined is input, the branch determining means operates according to the data to determine a branch. [Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1 to 5 show a data transmission device according to an embodiment of the present invention. FIG. 1 shows an overall configuration diagram of this embodiment. In the figure, 11, 12, 13 are input data transmission lines, output data transmission lines, and branch data transmission lines configured using asynchronous self-propelled shift registers; Reference numeral 14 denotes a branch control unit that supplies the data on the input data transmission line 11 to the output data transmission line 12 or the branch data transmission line 13; 15 operates according to the data on the input data transmission line 11; Compare the condition of the data with the branch condition, and if the two match, the branch control unit 1
A branch determining unit 4 provides a branch control signal to the input data transmission line 1;
This is an initialization data generation section given to 1. In addition, Figures 2 and 3 show input data transmission path 1.
1. An example of an asynchronous self-running shift register used for the output data transmission line 12 and the branch data transmission line 13 is shown. In Figure 2, 19 is a parallel data latch, 20 is a 3-input NAND 21, 2-input
This is a transfer control circuit (hereinafter referred to as a C element) which is constituted by NANDs 22 and 23 and provides a rising edge trigger to the parallel data latch 19. An asynchronous self-running shift register is a register that automatically shifts input data in the output direction without using a shift clock, provided that the next register is empty, and it is a register that automatically shifts input data in the output direction without using a shift clock. It has a function. And this asynchronous self-running shift register has parallel data latch 19 and C
The C element 20 is composed of P0, P3
It receives two inputs and outputs two outputs P1 and P2, and the internal state of the C element 20 is determined by the states of these four signals P0 to P3, and as shown in the table below, S 0 It takes nine states of ~S 8 . In the following description, it is assumed that logical values 0 and 1 correspond to low level and high level signal values, respectively.
以上のように本発明によれば、データ伝送装置
において、装置の起動時に特定のデータを流して
伝送路の初期化を行なうようにしたので、データ
の分岐を確実に行なえる効果がある。
As described above, according to the present invention, in the data transmission device, specific data is sent to initialize the transmission path when the device is started up, so there is an effect that data branching can be performed reliably.
第１図は本発明の一実施例によるデータ伝送装
置の全体構成図、第２図及び第３図はともに上記
装置において用いられる非同期自走式シフトレジ
スタの１例を示す回路構成図、第４図はこの非同
期自走式シフトレジスタの機能を説明するための
図、第５図は上記装置の具体的な回路構成図、第
６図及び第７図は従来のデータ伝送装置を示す
図、第８図ａ，ｂは本発明で使用され得る他のＣ
素子の例を示す図である。
１１……入力データ伝送路、１２……出力デー
タ伝送路、１３……分岐データ伝送路、１４……
分岐制御部、１５……分岐判定部、１６……初期
化データ発生部。なお図中同一符号は同一又は相
当部分を示す。
FIG. 1 is an overall configuration diagram of a data transmission device according to an embodiment of the present invention, FIGS. 2 and 3 are both circuit configuration diagrams showing an example of an asynchronous free-running shift register used in the above device, and FIG. The figure is a diagram for explaining the function of this asynchronous self-propelled shift register, FIG. 5 is a specific circuit configuration diagram of the above device, FIGS. 6 and 7 are diagrams showing a conventional data transmission device, Figures 8a and b show other Cs that can be used in the present invention.
It is a figure showing an example of an element. 11... Input data transmission line, 12... Output data transmission line, 13... Branch data transmission line, 14...
Branch control unit, 15...branch determination unit, 16...initialization data generation unit. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
装置であつて、複数のデータ記憶手段及び隣接段
の転送制御回路からの制御信号に応じて自段のデ
ータ記憶手段を制御する各段の転送制御回路から
なるシフトレジスタを用いて構成された入力デー
タ伝送路、出力データ伝送路及び分岐データ伝送
路と、上記入力データ伝送路上のデータに応じて
作動し該データが分岐すべきデータであるか否か
を判定する分岐判定手段と、通常は上記入力デー
タ伝送路上のデータを上記出力データ伝送路に与
え上記分岐判定手段が上記入力データ伝送路上の
データを分岐すべきデータと判定した時は該デー
タを分岐データ伝送路に与える分岐判定手段と、
装置の起動時に上記入力データ伝送路を初期化状
態にするためのデータを上記入力伝送路に与える
初期化データ発生手段とを備えたことを特徴とす
るデータ伝送装置。1 A data transmission device that performs data transmission between systems, which includes a plurality of data storage means and a transfer control circuit of each stage that controls the data storage means of its own stage according to control signals from the transfer control circuit of the adjacent stage. An input data transmission path, an output data transmission path, and a branch data transmission path configured using shift registers, and a system that operates according to data on the input data transmission path and determines whether or not the data is data to be branched. A branch determining means for making a decision, and normally applying the data on the input data transmission path to the output data transmission path, and branching the data when the branch determining means determines that the data on the input data transmission path is data to be branched. Branch determination means applied to the data transmission path;
A data transmission device comprising: initialization data generation means for applying data to the input data transmission path to initialize the input data transmission path when the device is started up.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151983A JPS6210753A (en) | 1985-07-09 | 1985-07-09 | Data transmission equipment |
| US07/432,355 US4972445A (en) | 1985-07-09 | 1989-11-06 | Data transmission apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60151983A JPS6210753A (en) | 1985-07-09 | 1985-07-09 | Data transmission equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210753A JPS6210753A (en) | 1987-01-19 |
| JPH0424739B2 true JPH0424739B2 (en) | 1992-04-27 |
Family
ID=15530496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60151983A Granted JPS6210753A (en) | 1985-07-09 | 1985-07-09 | Data transmission equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210753A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870360A (en) * | 1981-10-22 | 1983-04-26 | Nec Corp | Data flow processor |
| JPS58127246A (en) * | 1982-01-26 | 1983-07-29 | Nec Corp | Ring bus interface circuit |
-
1985
- 1985-07-09 JP JP60151983A patent/JPS6210753A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6210753A (en) | 1987-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365485A (en) | Fifo with fast retransmit mode | |
| US4745544A (en) | Master/slave sequencing processor with forced I/O | |
| EP0172038B1 (en) | Information processor | |
| JPH036534B2 (en) | ||
| JPH0786525B2 (en) | Diagnostic circuit | |
| US5663994A (en) | Two cycle asynchronous FIFO queue | |
| US4878173A (en) | Controller burst multiplexor channel interface | |
| JPH0424739B2 (en) | ||
| JPH0424738B2 (en) | ||
| JPH0527899B2 (en) | ||
| JPH0424737B2 (en) | ||
| JPH0997231A (en) | Information-processing system with conversion between buses | |
| JPH0444968B2 (en) | ||
| JPH0535458B2 (en) | ||
| JPH0364900B2 (en) | ||
| KR100204616B1 (en) | Information Processing System with Efficient Power-on Initialization | |
| JPH0424735B2 (en) | ||
| JPS6239792B2 (en) | ||
| JPH0424736B2 (en) | ||
| JP2583501B2 (en) | Data transmission circuit | |
| JPH0364912B2 (en) | ||
| JPH0444967B2 (en) | ||
| JPH0426509B2 (en) | ||
| JP2579696B2 (en) | Buffer control device | |
| SU1277111A1 (en) | Device for distributing jobs among processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |