JPH042480Y2 - - Google Patents
Info
- Publication number
- JPH042480Y2 JPH042480Y2 JP1983078401U JP7840183U JPH042480Y2 JP H042480 Y2 JPH042480 Y2 JP H042480Y2 JP 1983078401 U JP1983078401 U JP 1983078401U JP 7840183 U JP7840183 U JP 7840183U JP H042480 Y2 JPH042480 Y2 JP H042480Y2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- terminal
- internal circuit
- thin wire
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storage Device Security (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
本考案は、プログラム端子(端子とい
う。)を専用に有し誤り書込みを防止したところ
のプログラマブル読み出し専用メモリ(PROM)
に関する。[Detailed description of the invention] [Technical field to which the invention pertains] The present invention is a programmable read-only memory (PROM) that has a dedicated program terminal (terminal) to prevent erroneous writing.
Regarding.
PROMは情報の書き替えが可能なROMであつ
て、マイクロコンピユータ等の情報処理装置の重
要な構成部品となつている。
PROM is a ROM in which information can be rewritten and is an important component of information processing devices such as microcomputers.
PROMは、専用の端子を有している場合
が多く、かかるPROMに、データを書き込む場
合第1図の様に端子をアクテイブ(低レベ
ル)にし、その時のプログラムされるデータが、
PROM内に書き込まれる。なお図ではチツプ
イネーブル信号である。 PROMs often have dedicated terminals, and when writing data to such PROMs, the terminals are made active (low level) as shown in Figure 1, and the data programmed at that time is
Written into PROM. In the figure, it is a chip enable signal.
必要なデータがすでに書き込まれた、PROM
においても、回路の誤動作などで、第1図の様な
信号をPROMに与える事により、前にプログラ
ムされたデータが書き替えられてしまう事があ
る。(通常のPROMは0から1へのデータの変化
はしないが、1から0へは書き替えられてしま
う。)
PROMはもともとデータの書き替えが可能で
あることにその特長があるわけであるが、書き替
えの必要ない安定したデータを書き込んで使用す
る場合も多い。ところが、このような使い方にお
いては、前述のように誤り書込みの危険性が高い
という欠点を生じることになる。 PROM with necessary data already written
Also, due to circuit malfunction, previously programmed data may be rewritten by applying a signal like that shown in Figure 1 to the PROM. (In a normal PROM, the data does not change from 0 to 1, but it can be rewritten from 1 to 0.) PROM's original feature is that the data can be rewritten. In many cases, stable data that does not need to be rewritten is written and used. However, such usage has the disadvantage that there is a high risk of erroneous writing as described above.
本考案は、かゝる従来技術の欠点を除去するた
め、端子から内部回路への信号径路を外部
から断とできる構造を備えることにより、誤り書
込みを防止したところのPROMを提供すること
にある。
The present invention aims to eliminate the drawbacks of the prior art by providing a PROM that prevents erroneous writing by having a structure that allows the signal path from the terminal to the internal circuit to be cut off from the outside. .
本考案のPROMは、端子を専用に有する
PROMにおいて、前記端子から内部回路へ
の信号径路の所定の位置に直列に制御用配線を挿
入結線し、この制御用配線を外部から切断できる
構造を備えていることから構成される。
The PROM of this invention has dedicated terminals.
The PROM has a structure in which control wiring is inserted and connected in series at a predetermined position on a signal path from the terminal to the internal circuit, and the control wiring can be cut off from the outside.
以下本考案の実施例を図面を用いて詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
第2図aは本考案の第1の実施例の要部を示す
平面図、第2図bはその端子近傍のパツケ
ージの蓋をとつたものの一部拡大平面図である。 FIG. 2a is a plan view showing the essential parts of the first embodiment of the present invention, and FIG. 2b is a partially enlarged plan view of the package near the terminal with the lid removed.
本実施例は、端子2を専用に有する
PROM1において、端子2から内部回路が
形成されているチツプ3への信号径路としての配
線4の所定の位置に制御用配線として、例えばア
ルミニウムあるいは金の細線5を直列に挿入結線
し、その結線箇所に細線切断用窓6を設けたこと
でなつている。なお7はメモリ消去用窓である。 This embodiment has a dedicated terminal 2.
In the PROM 1, thin wires 5 made of aluminum or gold, for example, are inserted and connected in series as control wiring at predetermined positions of the wiring 4 as a signal path from the terminal 2 to the chip 3 where an internal circuit is formed, and the connection points are This is achieved by providing a window 6 for cutting thin wire. Note that 7 is a window for memory erasure.
本実施例のPROMにおいて、必要なデータを
書き込んだ後に、細線切断用窓6から見える細線
5を、例えばカツターナイフ等で切断する。かく
して端子からの信号径路が断となるので、
従来のように誤り書き込みが起る危険性は全く無
くなる。 In the PROM of this embodiment, after writing the necessary data, the thin wire 5 visible through the thin wire cutting window 6 is cut with, for example, a cutter knife. In this way, the signal path from the terminal is cut off, so
There is no risk of erroneous writing as in the past.
なお、この場合細線切断用窓枠は気密性を保つ
て形成され、窓は、外圧で破れるように例えば合
成樹脂の薄いシート片で覆われているか、場合に
よりこの覆いを設けないこともあり得る。 In this case, the window frame for thin wire cutting is formed to maintain airtightness, and the window is covered with a thin sheet of synthetic resin, for example, so that it can be broken by external pressure, or in some cases, this cover may not be provided. .
第3図は本考案の第2の実施例の要部を示す回
路図である。内部回路11と端子12との
配線13の途中に制御用配線としてフユーズ14
を設け、フユーズ14の一端は端子12に、
他端はPROMのノウコネクシヨン(N.C.)端子
15(第2図a参照)にそれぞれ接続することで
本実施例はなつている。 FIG. 3 is a circuit diagram showing the main parts of a second embodiment of the present invention. A fuse 14 is installed as a control wiring in the middle of the wiring 13 between the internal circuit 11 and the terminal 12.
is provided, one end of the fuse 14 is connected to the terminal 12,
This embodiment works by connecting the other ends to the know connection (NC) terminals 15 (see FIG. 2a) of the PROM.
本実施例においては、必要なデータを書き込ん
だ後に、端子12とN.C.端子15との間
に、フユーズ14を溶断するに必要な電圧を印加
して、フユーズ14を溶断する。かくして、本実
施例のPROMには、従来のようなデータの誤り
書き込みの危険性が全く無くなる。 In this embodiment, after writing the necessary data, a voltage necessary to blow out the fuse 14 is applied between the terminal 12 and the NC terminal 15 to blow out the fuse 14. Thus, in the PROM of this embodiment, there is no risk of erroneous data writing as in the prior art.
なお、この第2の実施例は、N.C.端子のある
PROMにしか適用できないけれども、端子
付きのPROMにはN.C.端子の付いているものも
多い。更に、この実施例の場合には、第2図aに
示した第1の実施例とは異なり細線切断用窓6は
必要で無くなり、より作り易くより使用に便な
PROMが得られる。 Note that this second embodiment has an NC terminal.
Although it can only be applied to PROMs, many PROMs with terminals also have NC terminals. Furthermore, in the case of this embodiment, unlike the first embodiment shown in FIG.
PROM is obtained.
以上、2つの実施例について説明したが、本考
案のPROMは、端子から内部回路への信号
径路を外部から切断することができる構造を備え
ておれば良いことは明らかである。 Although two embodiments have been described above, it is clear that the PROM of the present invention only needs to have a structure that allows the signal path from the terminal to the internal circuit to be cut off from the outside.
以上詳細に説明したとおり、本考案のPROM
は、端子から内部回路への信号径路を外部
から切断する構造を備えているので、データの書
き込み後に生じる誤り書き込みを完全に防止でき
るという効果を有している。
As explained in detail above, the PROM of the present invention
Since it has a structure in which the signal path from the terminal to the internal circuit is cut off from the outside, it has the effect of completely preventing erroneous writing that occurs after data is written.
第1図は端子を専用に有するPROMの書
き込み動作を説明するためのタイムチヤート、第
2図aは本考案の第1の実施例の要部を示す平面
図、第2図bは第1図aのパツケージの蓋をとつ
たものの一部拡大平面図、第3図は本考案の第2
の実施例の要部を示す回路図である。
1……PROM、2,12……プログラム
()端子、3……チツプ、4,13……配
線、5……細線、6……細線切断用窓、7……メ
モリ消去用窓、11……内部回路、14……フユ
ーズ、15……ノーコネクシヨン(N.C.)端子。
Fig. 1 is a time chart for explaining the write operation of a PROM which has dedicated terminals, Fig. 2a is a plan view showing the main part of the first embodiment of the present invention, and Fig. 2b is the same as that shown in Fig. 1. Figure 3 is a partially enlarged plan view of the package cage in a with the lid removed.
FIG. 2 is a circuit diagram showing a main part of the embodiment. 1...PROM, 2, 12...Program () terminal, 3...Chip, 4, 13...Wiring, 5...Thin wire, 6...Window for cutting thin wire, 7...Window for erasing memory, 11... ...Internal circuit, 14...Fuse, 15...No connection (NC) terminal.
Claims (1)
御するプログラム端子を専用に有するプログラマ
ブル読み出し専用メモリにおいて、前記プログラ
ム端子から前記内部回路への信号経路としての配
線と前記プログラム端子との間を細線で結線し、
この結線箇所に細線切断用窓を設けたことを特徴
とするプログラマブル読み出し専用メモリ。 In a programmable read-only memory having a dedicated program terminal that is connected to an internal circuit and controls writing to the internal circuit, a thin wire is connected between the wiring as a signal path from the program terminal to the internal circuit and the program terminal. Connect the wires,
A programmable read-only memory characterized by having a thin wire cutting window provided at this connection point.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983078401U JPS59185799U (en) | 1983-05-25 | 1983-05-25 | programmable read-only memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983078401U JPS59185799U (en) | 1983-05-25 | 1983-05-25 | programmable read-only memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185799U JPS59185799U (en) | 1984-12-10 |
| JPH042480Y2 true JPH042480Y2 (en) | 1992-01-28 |
Family
ID=30208403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983078401U Granted JPS59185799U (en) | 1983-05-25 | 1983-05-25 | programmable read-only memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185799U (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416333U (en) * | 1977-07-06 | 1979-02-02 | ||
| JPS5538624A (en) * | 1978-09-05 | 1980-03-18 | Sanyo Electric Co Ltd | Nonvolatile semiconductor memory device |
-
1983
- 1983-05-25 JP JP1983078401U patent/JPS59185799U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59185799U (en) | 1984-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0920057A3 (en) | Secure integrated chip with conductive shield | |
| JPH026225B2 (en) | ||
| EP0902436A3 (en) | Microcomputer with flash memory programmable via external terminal | |
| DE3588121D1 (en) | Semiconductor integrated circuit with an equivalent redundancy circuit | |
| JPH042480Y2 (en) | ||
| EP0370529A3 (en) | Microcomputer having eeprom | |
| KR920015521A (en) | Semiconductor device and manufacturing method thereof | |
| JP2702225B2 (en) | Integrated circuit with metal substrate | |
| JPH02214156A (en) | Nonvolatile semiconductor device | |
| JPH10112521A (en) | Method for manufacturing semiconductor device | |
| JP2006196159A (en) | Multi-chip package having signature identification device capable of directly reading device information of individual chip | |
| JP2878929B2 (en) | Semiconductor device | |
| JPS6014362A (en) | Semiconductor memory | |
| JPS6132457Y2 (en) | ||
| JPS633040Y2 (en) | ||
| JPH0250493B2 (en) | ||
| JPS6197844A (en) | Integrated circuit | |
| JPH0374053U (en) | ||
| JPS614242A (en) | Semiconductor integrated circuit device | |
| JPH04340239A (en) | Method of assembling semiconductor device | |
| JPS6284842U (en) | ||
| JPS6243789A (en) | Method for testing ic card | |
| JPS63165860U (en) | ||
| JPS63103152U (en) | ||
| JPH0253296A (en) | Nonvolatile memory |