JPH042480Y2 - - Google Patents
Info
- Publication number
- JPH042480Y2 JPH042480Y2 JP1983078401U JP7840183U JPH042480Y2 JP H042480 Y2 JPH042480 Y2 JP H042480Y2 JP 1983078401 U JP1983078401 U JP 1983078401U JP 7840183 U JP7840183 U JP 7840183U JP H042480 Y2 JPH042480 Y2 JP H042480Y2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- terminal
- internal circuit
- thin wire
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storage Device Security (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
本考案は、プログラム端子（端子とい
う。）を専用に有し誤り書込みを防止したところ
のプログラマブル読み出し専用メモリ（PROM）
に関する。
う。）を専用に有し誤り書込みを防止したところ
のプログラマブル読み出し専用メモリ（PROM）
に関する。
PROMは情報の書き替えが可能なROMであつ
て、マイクロコンピユータ等の情報処理装置の重
要な構成部品となつている。
て、マイクロコンピユータ等の情報処理装置の重
要な構成部品となつている。
PROMは、専用の端子を有している場合
が多く、かかるPROMに、データを書き込む場
合第１図の様に端子をアクテイブ（低レベ
ル）にし、その時のプログラムされるデータが、
PROM内に書き込まれる。なお図ではチツプ
イネーブル信号である。
が多く、かかるPROMに、データを書き込む場
合第１図の様に端子をアクテイブ（低レベ
ル）にし、その時のプログラムされるデータが、
PROM内に書き込まれる。なお図ではチツプ
イネーブル信号である。
必要なデータがすでに書き込まれた、PROM
においても、回路の誤動作などで、第１図の様な
信号をPROMに与える事により、前にプログラ
ムされたデータが書き替えられてしまう事があ
る。（通常のPROMは０から１へのデータの変化
はしないが、１から０へは書き替えられてしま
う。） PROMはもともとデータの書き替えが可能で
あることにその特長があるわけであるが、書き替
えの必要ない安定したデータを書き込んで使用す
る場合も多い。ところが、このような使い方にお
いては、前述のように誤り書込みの危険性が高い
という欠点を生じることになる。
においても、回路の誤動作などで、第１図の様な
信号をPROMに与える事により、前にプログラ
ムされたデータが書き替えられてしまう事があ
る。（通常のPROMは０から１へのデータの変化
はしないが、１から０へは書き替えられてしま
う。） PROMはもともとデータの書き替えが可能で
あることにその特長があるわけであるが、書き替
えの必要ない安定したデータを書き込んで使用す
る場合も多い。ところが、このような使い方にお
いては、前述のように誤り書込みの危険性が高い
という欠点を生じることになる。
本考案は、かゝる従来技術の欠点を除去するた
め、端子から内部回路への信号径路を外部
から断とできる構造を備えることにより、誤り書
込みを防止したところのPROMを提供すること
にある。
め、端子から内部回路への信号径路を外部
から断とできる構造を備えることにより、誤り書
込みを防止したところのPROMを提供すること
にある。
本考案のPROMは、端子を専用に有する
PROMにおいて、前記端子から内部回路へ
の信号径路の所定の位置に直列に制御用配線を挿
入結線し、この制御用配線を外部から切断できる
構造を備えていることから構成される。
PROMにおいて、前記端子から内部回路へ
の信号径路の所定の位置に直列に制御用配線を挿
入結線し、この制御用配線を外部から切断できる
構造を備えていることから構成される。
以下本考案の実施例を図面を用いて詳細に説明
する。
する。
第２図ａは本考案の第１の実施例の要部を示す
平面図、第２図ｂはその端子近傍のパツケ
ージの蓋をとつたものの一部拡大平面図である。
平面図、第２図ｂはその端子近傍のパツケ
ージの蓋をとつたものの一部拡大平面図である。
本実施例は、端子２を専用に有する
PROM１において、端子２から内部回路が
形成されているチツプ３への信号径路としての配
線４の所定の位置に制御用配線として、例えばア
ルミニウムあるいは金の細線５を直列に挿入結線
し、その結線箇所に細線切断用窓６を設けたこと
でなつている。なお７はメモリ消去用窓である。
PROM１において、端子２から内部回路が
形成されているチツプ３への信号径路としての配
線４の所定の位置に制御用配線として、例えばア
ルミニウムあるいは金の細線５を直列に挿入結線
し、その結線箇所に細線切断用窓６を設けたこと
でなつている。なお７はメモリ消去用窓である。
本実施例のPROMにおいて、必要なデータを
書き込んだ後に、細線切断用窓６から見える細線
５を、例えばカツターナイフ等で切断する。かく
して端子からの信号径路が断となるので、
従来のように誤り書き込みが起る危険性は全く無
くなる。
書き込んだ後に、細線切断用窓６から見える細線
５を、例えばカツターナイフ等で切断する。かく
して端子からの信号径路が断となるので、
従来のように誤り書き込みが起る危険性は全く無
くなる。
なお、この場合細線切断用窓枠は気密性を保つ
て形成され、窓は、外圧で破れるように例えば合
成樹脂の薄いシート片で覆われているか、場合に
よりこの覆いを設けないこともあり得る。
て形成され、窓は、外圧で破れるように例えば合
成樹脂の薄いシート片で覆われているか、場合に
よりこの覆いを設けないこともあり得る。
第３図は本考案の第２の実施例の要部を示す回
路図である。内部回路１１と端子１２との
配線１３の途中に制御用配線としてフユーズ１４
を設け、フユーズ１４の一端は端子１２に、
他端はPROMのノウコネクシヨン（N.C.）端子
１５（第２図ａ参照）にそれぞれ接続することで
本実施例はなつている。
路図である。内部回路１１と端子１２との
配線１３の途中に制御用配線としてフユーズ１４
を設け、フユーズ１４の一端は端子１２に、
他端はPROMのノウコネクシヨン（N.C.）端子
１５（第２図ａ参照）にそれぞれ接続することで
本実施例はなつている。
本実施例においては、必要なデータを書き込ん
だ後に、端子１２とN.C.端子１５との間
に、フユーズ１４を溶断するに必要な電圧を印加
して、フユーズ１４を溶断する。かくして、本実
施例のPROMには、従来のようなデータの誤り
書き込みの危険性が全く無くなる。
だ後に、端子１２とN.C.端子１５との間
に、フユーズ１４を溶断するに必要な電圧を印加
して、フユーズ１４を溶断する。かくして、本実
施例のPROMには、従来のようなデータの誤り
書き込みの危険性が全く無くなる。
なお、この第２の実施例は、N.C.端子のある
PROMにしか適用できないけれども、端子
付きのPROMにはN.C.端子の付いているものも
多い。更に、この実施例の場合には、第２図ａに
示した第１の実施例とは異なり細線切断用窓６は
必要で無くなり、より作り易くより使用に便な
PROMが得られる。
PROMにしか適用できないけれども、端子
付きのPROMにはN.C.端子の付いているものも
多い。更に、この実施例の場合には、第２図ａに
示した第１の実施例とは異なり細線切断用窓６は
必要で無くなり、より作り易くより使用に便な
PROMが得られる。
以上、２つの実施例について説明したが、本考
案のPROMは、端子から内部回路への信号
径路を外部から切断することができる構造を備え
ておれば良いことは明らかである。
案のPROMは、端子から内部回路への信号
径路を外部から切断することができる構造を備え
ておれば良いことは明らかである。
以上詳細に説明したとおり、本考案のPROM
は、端子から内部回路への信号径路を外部
から切断する構造を備えているので、データの書
き込み後に生じる誤り書き込みを完全に防止でき
るという効果を有している。
は、端子から内部回路への信号径路を外部
から切断する構造を備えているので、データの書
き込み後に生じる誤り書き込みを完全に防止でき
るという効果を有している。
第１図は端子を専用に有するPROMの書
き込み動作を説明するためのタイムチヤート、第
２図ａは本考案の第１の実施例の要部を示す平面
図、第２図ｂは第１図ａのパツケージの蓋をとつ
たものの一部拡大平面図、第３図は本考案の第２
の実施例の要部を示す回路図である。 １……PROM、２，１２……プログラム
（）端子、３……チツプ、４，１３……配
線、５……細線、６……細線切断用窓、７……メ
モリ消去用窓、１１……内部回路、１４……フユ
ーズ、１５……ノーコネクシヨン（N.C.）端子。
き込み動作を説明するためのタイムチヤート、第
２図ａは本考案の第１の実施例の要部を示す平面
図、第２図ｂは第１図ａのパツケージの蓋をとつ
たものの一部拡大平面図、第３図は本考案の第２
の実施例の要部を示す回路図である。 １……PROM、２，１２……プログラム
（）端子、３……チツプ、４，１３……配
線、５……細線、６……細線切断用窓、７……メ
モリ消去用窓、１１……内部回路、１４……フユ
ーズ、１５……ノーコネクシヨン（N.C.）端子。
Claims (1)
- 内部回路と接続しこの内部回路への書込みを制
御するプログラム端子を専用に有するプログラマ
ブル読み出し専用メモリにおいて、前記プログラ
ム端子から前記内部回路への信号経路としての配
線と前記プログラム端子との間を細線で結線し、
この結線箇所に細線切断用窓を設けたことを特徴
とするプログラマブル読み出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983078401U JPS59185799U (ja) | 1983-05-25 | 1983-05-25 | プログラマブル読み出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983078401U JPS59185799U (ja) | 1983-05-25 | 1983-05-25 | プログラマブル読み出し専用メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185799U JPS59185799U (ja) | 1984-12-10 |
| JPH042480Y2 true JPH042480Y2 (ja) | 1992-01-28 |
Family
ID=30208403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983078401U Granted JPS59185799U (ja) | 1983-05-25 | 1983-05-25 | プログラマブル読み出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185799U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416333U (ja) * | 1977-07-06 | 1979-02-02 | ||
| JPS5538624A (en) * | 1978-09-05 | 1980-03-18 | Sanyo Electric Co Ltd | Nonvolatile semiconductor memory device |
-
1983
- 1983-05-25 JP JP1983078401U patent/JPS59185799U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59185799U (ja) | 1984-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0920057A3 (en) | Secure integrated chip with conductive shield | |
| JPH026225B2 (ja) | ||
| EP0902436A3 (en) | Microcomputer with flash memory programmable via external terminal | |
| DE3588121D1 (de) | Halbleiterintegrierte Schaltung mit einer Ersatzredundanzschaltung | |
| JPH042480Y2 (ja) | ||
| EP0370529A3 (en) | Microcomputer having eeprom | |
| KR920015521A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2702225B2 (ja) | 金属基板を有する集積回路 | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JPH10112521A (ja) | 半導体装置の製造方法 | |
| JP2006196159A (ja) | 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ | |
| JP2878929B2 (ja) | 半導体装置 | |
| JPS6014362A (ja) | 半導体メモリ | |
| JPS6132457Y2 (ja) | ||
| JPS633040Y2 (ja) | ||
| JPH0250493B2 (ja) | ||
| JPS6197844A (ja) | 集積回路 | |
| JPH0374053U (ja) | ||
| JPS614242A (ja) | 半導体集積回路装置 | |
| JPH04340239A (ja) | 半導体装置の組立方法 | |
| JPS6284842U (ja) | ||
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| JPS63165860U (ja) | ||
| JPS63103152U (ja) | ||
| JPH0253296A (ja) | 不揮発性メモリ |