JPH0424858B2 - - Google Patents
Info
- Publication number
- JPH0424858B2 JPH0424858B2 JP60163396A JP16339685A JPH0424858B2 JP H0424858 B2 JPH0424858 B2 JP H0424858B2 JP 60163396 A JP60163396 A JP 60163396A JP 16339685 A JP16339685 A JP 16339685A JP H0424858 B2 JPH0424858 B2 JP H0424858B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- base material
- film carrier
- film base
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はテープに一定ピツチでLSIを搭載して
なるフイルムキヤリアLSIに関するものである。
なるフイルムキヤリアLSIに関するものである。
＜従来技術＞
従来のフイルムキヤリアLSIは、たとえば第６
図に示すように構成されている。すなわち、１は
ポリエステルあるいはポリイミド等のフイルム基
材、２はLSI検査用パツド、３はスリツト（又は
透孔）、４はカツトライン、５はスプロケツト用
の穴、６はLSIモールド部、７はLSIリード端子
部を示し、前記カツトライン４のところで切断し
てフイルム基材１からLSI素子を分離するように
形成されている。
図に示すように構成されている。すなわち、１は
ポリエステルあるいはポリイミド等のフイルム基
材、２はLSI検査用パツド、３はスリツト（又は
透孔）、４はカツトライン、５はスプロケツト用
の穴、６はLSIモールド部、７はLSIリード端子
部を示し、前記カツトライン４のところで切断し
てフイルム基材１からLSI素子を分離するように
形成されている。
しかしながら、上記従来の場合はLSI素子を分
離したとき、スリツト（又は透孔）３のために
LSI素子の全てのリード端子はフイルム基材１の
端部から突出した状態となり、このためリード端
子のフアインピツチ化に伴つて端子間並びに端子
幅が非常に狭くなつた場合に、リード端子のフオ
ーミング時に切断し易くなり、かつリード端子の
半田付が著しく困難となるとともに、リード端子
が曲り易く工程でのハンドリングが困難になると
いう大きな問題を有していた。
離したとき、スリツト（又は透孔）３のために
LSI素子の全てのリード端子はフイルム基材１の
端部から突出した状態となり、このためリード端
子のフアインピツチ化に伴つて端子間並びに端子
幅が非常に狭くなつた場合に、リード端子のフオ
ーミング時に切断し易くなり、かつリード端子の
半田付が著しく困難となるとともに、リード端子
が曲り易く工程でのハンドリングが困難になると
いう大きな問題を有していた。
＜目的＞
本発明はかかる従来の問題点に鑑みて成された
もので、フイルム基材上のLSI素子のリード端子
に対向する領域を透孔を有する部分と透孔を有し
ない部分とに分けることにより、上記従来のフア
インピツチに伴なう問題点を解消することができ
るとともに、リード端子を大電流端子として又接
続にあたつて圧着できないような場合にも対処す
ることができるフイルムキヤリアLSIを提供せん
とするものである。
もので、フイルム基材上のLSI素子のリード端子
に対向する領域を透孔を有する部分と透孔を有し
ない部分とに分けることにより、上記従来のフア
インピツチに伴なう問題点を解消することができ
るとともに、リード端子を大電流端子として又接
続にあたつて圧着できないような場合にも対処す
ることができるフイルムキヤリアLSIを提供せん
とするものである。
＜実施例＞
以下図にもとづいて本発明を詳細に説明する。
第１図は本発明に係るフイルムキヤリアLSIの
平面図である。
平面図である。
図において、１はポリイミド若しくはポリエス
テル等からなるフイルム基材、２はLSI検査用パ
ツド、３はフイルム基材１に設けた透孔であり、
この透孔は図中左側の端子間と端子幅とが比較的
広く形成されたリード端子群７−１に対向して設
けられている。４はカツトライン、５はフイルム
基材１を搬送するスプロケツトの爪に嵌り込む
穴、６はLSI素子のモールド部である。また７−
２はフアインピツチ化したもう一方のリード端子
群であり、このリード端子群７−２に対向するフ
イルム基材上の部分には上記したようなスリツト
（又は透孔）は設けられていない。すなわち、こ
のフイルムキヤリアLSIはカツトライン４のとこ
ろで切断したとき、リード端子群７−１の方はフ
イルム基材１の端部から突出し、今一つのリード
端子群７−２の方はフイルム基材１に一体化され
るように考慮されている。
テル等からなるフイルム基材、２はLSI検査用パ
ツド、３はフイルム基材１に設けた透孔であり、
この透孔は図中左側の端子間と端子幅とが比較的
広く形成されたリード端子群７−１に対向して設
けられている。４はカツトライン、５はフイルム
基材１を搬送するスプロケツトの爪に嵌り込む
穴、６はLSI素子のモールド部である。また７−
２はフアインピツチ化したもう一方のリード端子
群であり、このリード端子群７−２に対向するフ
イルム基材上の部分には上記したようなスリツト
（又は透孔）は設けられていない。すなわち、こ
のフイルムキヤリアLSIはカツトライン４のとこ
ろで切断したとき、リード端子群７−１の方はフ
イルム基材１の端部から突出し、今一つのリード
端子群７−２の方はフイルム基材１に一体化され
るように考慮されている。
次に上記したフイルムキヤリアLSIの使用例に
ついて説明する。
ついて説明する。
第２図は本発明のフイルムキヤリアLSIをLCD
ドライバーとして使用した例、第３図はその断面
図である。
ドライバーとして使用した例、第３図はその断面
図である。
図中、８は液晶表示セル、９はフイルムキヤリ
アLSI（セグメント側）、１０はプリント配線基
板、１１はフイルムキヤリアLSI（コモン側）、１
２は有機フレキシブルEL１６の電極コネクター、
１３は同ELのシール部、１４は同ELの発光部、
１５は同ELの挿入用ガイドレールであり、この
例ではフイルムキヤリアLSIの幅及び間隔共に広
く形成され且つフイルム基材から突出したリード
端子群７−１はプリント配線基板１０の端子部に
半田付され、また他方のリード端子７−２は図に
示す如くフオーミングし、フアインピツチ化され
た液晶表示セル８の接続端子に金属粒子を含んだ
ヒートシール材で接続することが出来る。
アLSI（セグメント側）、１０はプリント配線基
板、１１はフイルムキヤリアLSI（コモン側）、１
２は有機フレキシブルEL１６の電極コネクター、
１３は同ELのシール部、１４は同ELの発光部、
１５は同ELの挿入用ガイドレールであり、この
例ではフイルムキヤリアLSIの幅及び間隔共に広
く形成され且つフイルム基材から突出したリード
端子群７−１はプリント配線基板１０の端子部に
半田付され、また他方のリード端子７−２は図に
示す如くフオーミングし、フアインピツチ化され
た液晶表示セル８の接続端子に金属粒子を含んだ
ヒートシール材で接続することが出来る。
すなわち、まずリード端子群７−２の方をフオ
ーミングして液晶表示セル８に接続したのち、リ
ード端子群７−１の方をストローク調整し圧力が
余りかからないようにした治具又は平付にてプリ
ント配線基板１０の端子に半田接続する。この場
合、リード端子群７−１はフイルム基材１の端部
から突出しているので熱の伝わりが良く、このた
め液晶及びELに大きな圧力を加えることなく接
続可能である。なお、１７は裏側偏光板、１８は
表側偏光板である。
ーミングして液晶表示セル８に接続したのち、リ
ード端子群７−１の方をストローク調整し圧力が
余りかからないようにした治具又は平付にてプリ
ント配線基板１０の端子に半田接続する。この場
合、リード端子群７−１はフイルム基材１の端部
から突出しているので熱の伝わりが良く、このた
め液晶及びELに大きな圧力を加えることなく接
続可能である。なお、１７は裏側偏光板、１８は
表側偏光板である。
第４図は有機フレキシブルELを有しない反射
型のLCDに使用した例であり（第５図は第４図
の断面図）、図中８−１は表側LCDガラス、 ８−２は裏側LCDガラス、１９は接着剤を示し、
特にフイルムキヤリアLSI９，１１の接続方法は
前述の例と同じである。
型のLCDに使用した例であり（第５図は第４図
の断面図）、図中８−１は表側LCDガラス、 ８−２は裏側LCDガラス、１９は接着剤を示し、
特にフイルムキヤリアLSI９，１１の接続方法は
前述の例と同じである。
＜効果＞
以上詳細に説明したように、本発明のフイルム
キヤリアLSIはフイルム基材上のLSI素子のリー
ド端子に対向する領域を透孔を有する部分と透孔
を有しない部分とに分けて成るから次のような効
果を奏することが出来る。
キヤリアLSIはフイルム基材上のLSI素子のリー
ド端子に対向する領域を透孔を有する部分と透孔
を有しない部分とに分けて成るから次のような効
果を奏することが出来る。
(イ) 接続すべき部分の端子がフアインピツチであ
るにもかかわらず接続が容易である。
るにもかかわらず接続が容易である。
(ロ) 工程でのリード端子のハンドリングが容易で
きる。
きる。
(ハ) リード端子のフオーミングが容易である。
(ニ) リード端子の修理が容易である。
(ホ) 大電流端子として、又半田付によつて圧力を
加えることなく接続することが出来る。
加えることなく接続することが出来る。
第１図は本発明に係るフイルムキヤリアLSIの
平面図、第２図は本発明フイルムキヤリアLSIを
LCDドライバーとして使用した例を示す図、第
３図は第２の断面図、第４図は本発明フイルムキ
ヤリアLSIを反射型LCDに使用した例を示す図、
第５図は第４図の断面図、第６図は従来のフイル
ムキヤリアLSIの平面図である。 １はフイルム基材、２はLSI検査用パツド、３
はスリツト（透孔）、４はカツトライン、６は
LSIモールド部、７−１，７−２はリード端子。
平面図、第２図は本発明フイルムキヤリアLSIを
LCDドライバーとして使用した例を示す図、第
３図は第２の断面図、第４図は本発明フイルムキ
ヤリアLSIを反射型LCDに使用した例を示す図、
第５図は第４図の断面図、第６図は従来のフイル
ムキヤリアLSIの平面図である。 １はフイルム基材、２はLSI検査用パツド、３
はスリツト（透孔）、４はカツトライン、６は
LSIモールド部、７−１，７−２はリード端子。
Claims (1)
- 【特許請求の範囲】 １ フイルム基材上に集積回路（LSI）素子を搭
載したフイルムキヤリアLSIに於て、 前記フイルム基材上の前記集積回路（LSI）素
子のリード端子に対向する領域を透孔を有する部
分と透孔を有しない部分とに分けて成ることを特
徴とするフイルムキヤリアLSI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163396A JPS6223124A (ja) | 1985-07-23 | 1985-07-23 | フィルムキャリアｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163396A JPS6223124A (ja) | 1985-07-23 | 1985-07-23 | フィルムキャリアｌｓｉ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170682A Division JP2509804B2 (ja) | 1994-07-22 | 1994-07-22 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223124A JPS6223124A (ja) | 1987-01-31 |
| JPH0424858B2 true JPH0424858B2 (ja) | 1992-04-28 |
Family
ID=15773092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60163396A Granted JPS6223124A (ja) | 1985-07-23 | 1985-07-23 | フィルムキャリアｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223124A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712972Y2 (ja) * | 1987-02-13 | 1995-03-29 | セイコーエプソン株式会社 | 液晶装置 |
| JPH0915355A (ja) * | 1995-07-03 | 1997-01-17 | Toshiba Home Technol Corp | タイマ付き装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124675A (en) * | 1978-03-22 | 1979-09-27 | Matsushita Electric Ind Co Ltd | Semiconductor device and its mounting method |
| JPS5753951A (en) * | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Assembling method of semiconductor device |
| JPS58188684U (ja) * | 1982-06-10 | 1983-12-15 | セイコーエプソン株式会社 | 電子表示装置 |
| JPS59119477A (ja) * | 1982-12-27 | 1984-07-10 | Omron Tateisi Electronics Co | 取引処理装置 |
| JPS59159553A (ja) * | 1983-03-01 | 1984-09-10 | Matsushita Electric Ind Co Ltd | フイルムキヤリヤ |
| JPS59210419A (ja) * | 1983-05-13 | 1984-11-29 | Seiko Epson Corp | 液晶表示体装置 |
| JPS616832A (ja) * | 1984-06-20 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 実装体 |
-
1985
- 1985-07-23 JP JP60163396A patent/JPS6223124A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223124A (ja) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527766B2 (ja) | 液晶表示装置 | |
| US4655551A (en) | Liquid crystal display with chip projecting above and below flexible film | |
| US4640581A (en) | Flexible printed circuit board for a display device | |
| GB2122013A (en) | Connecting structure for display device | |
| US4842373A (en) | Connecting structure for connecting a liquid crystal display and a flexible flat cable | |
| JPH0424858B2 (ja) | ||
| JP3442978B2 (ja) | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 | |
| JP3509573B2 (ja) | フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法 | |
| JP3321660B2 (ja) | 端子片付き基板構造 | |
| JP2509804B2 (ja) | 表示装置 | |
| JPH04317345A (ja) | テープリードのボンディング方法 | |
| JPH01293592A (ja) | コネクタ | |
| JPH04217228A (ja) | 液晶表示装置 | |
| JP2002171040A (ja) | フレキシブル配線基板の電極端子構造 | |
| JPS59102213A (ja) | 液晶表示装置の製造法 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JPH0582200A (ja) | ヒートシールコネコタ | |
| KR100251350B1 (ko) | 액정 표시 모듈 및 그 제조방법(Liquid crystal display module and method for manufacturing the same) | |
| JPH0718137Y2 (ja) | ヒートシールコネクターの取付構造 | |
| JPH0815717A (ja) | 液晶表示装置 | |
| JPH03110519A (ja) | 液晶表示装置の製造方法 | |
| JPS6294970A (ja) | フイルムキヤリアｌｓｉ | |
| JP2573823B2 (ja) | 液晶表示装置 | |
| KR0127689Y1 (ko) | 표시 패널의 전기적 접속장치 | |
| JPH06204630A (ja) | プリント基板を搭載した機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |