JPH0424870B2 - - Google Patents
Info
- Publication number
- JPH0424870B2 JPH0424870B2 JP57008443A JP844382A JPH0424870B2 JP H0424870 B2 JPH0424870 B2 JP H0424870B2 JP 57008443 A JP57008443 A JP 57008443A JP 844382 A JP844382 A JP 844382A JP H0424870 B2 JPH0424870 B2 JP H0424870B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- solid
- state imaging
- semiconductor layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は固体撮像装置に関する。
固体撮像装置のプルーミング防止法が各種提案
されているが、ウエル上に固体撮像装置を形成す
る方法は有力である。
されているが、ウエル上に固体撮像装置を形成す
る方法は有力である。
第１図はウエル上に形成したインターライン転
送方式固体撮像装置の平面模式図、第２図は第１
図における−線に沿う部分的断面図である。
ｎチヤネル型の場合について説明するが、ｐチヤ
ネル型の場合についても同様である。ｎ型半導体
基板１にＰウエル２が設けられている。このＰウ
エル２とPn接合し、入射光による信号電荷を蓄
積する蓄積領域３が多数個複数列に配列形成され
ている。蓄積領域３の各列ごとに近接し対応して
垂直CCDレジスタ４が形成されている。垂直
CCDレジスタ４はｎ型の埋め込み層５を有し、
埋め込み層５の表面には酸化膜６を介して垂直
CCD電極７が設けられている。蓄積領域３と垂
直CCDレジスタ４との間にはトランジスフアゲ
ート８が設けられている。垂直CCDレジスタ４
の一方の端部は水平CCDレジスタ９に接続され
ており、この水平CCDレジスタ９の一方の端部
は出力部１０に接続されている。光電変換を行う
蓄積領域３以外の部分はアルミニウム１１によつ
て光遮蔽されている。また蓄積領域と蓄積領域と
の間や蓄積領域と隣の垂直CCDレジスタとの間
には濃度の高いｐ型のチヤネルストツプ領域１２
が形成されている。
送方式固体撮像装置の平面模式図、第２図は第１
図における−線に沿う部分的断面図である。
ｎチヤネル型の場合について説明するが、ｐチヤ
ネル型の場合についても同様である。ｎ型半導体
基板１にＰウエル２が設けられている。このＰウ
エル２とPn接合し、入射光による信号電荷を蓄
積する蓄積領域３が多数個複数列に配列形成され
ている。蓄積領域３の各列ごとに近接し対応して
垂直CCDレジスタ４が形成されている。垂直
CCDレジスタ４はｎ型の埋め込み層５を有し、
埋め込み層５の表面には酸化膜６を介して垂直
CCD電極７が設けられている。蓄積領域３と垂
直CCDレジスタ４との間にはトランジスフアゲ
ート８が設けられている。垂直CCDレジスタ４
の一方の端部は水平CCDレジスタ９に接続され
ており、この水平CCDレジスタ９の一方の端部
は出力部１０に接続されている。光電変換を行う
蓄積領域３以外の部分はアルミニウム１１によつ
て光遮蔽されている。また蓄積領域と蓄積領域と
の間や蓄積領域と隣の垂直CCDレジスタとの間
には濃度の高いｐ型のチヤネルストツプ領域１２
が形成されている。
この固体撮像装置は蓄積領域３で入射光量に応
じて蓄積した信号電荷を、トランスフアゲート８
を介してそれぞれ対応する垂直CCDレジスタ４
へ転送する。垂直CCDレジスタ４へ信号電荷を
転送した後、トランスフアゲート８が閉じられ、
蓄積領域３は次の周期の信号電荷を蓄積する。他
方、垂直CCDレジスタ４へ転送された信号電荷
は並列に垂直方向に転送され、各垂直CCDレジ
スタ４の一水平ライン毎に、水平CCDレジスタ
９に転送される。水平CCDレジスタ９へ送られ
た電荷は次に垂直CCDレジスタ４から信号電荷
が転送されて来る水平方向に信号電荷を転送し、
出力部１０から信号として外部に取り出される。
じて蓄積した信号電荷を、トランスフアゲート８
を介してそれぞれ対応する垂直CCDレジスタ４
へ転送する。垂直CCDレジスタ４へ信号電荷を
転送した後、トランスフアゲート８が閉じられ、
蓄積領域３は次の周期の信号電荷を蓄積する。他
方、垂直CCDレジスタ４へ転送された信号電荷
は並列に垂直方向に転送され、各垂直CCDレジ
スタ４の一水平ライン毎に、水平CCDレジスタ
９に転送される。水平CCDレジスタ９へ送られ
た電荷は次に垂直CCDレジスタ４から信号電荷
が転送されて来る水平方向に信号電荷を転送し、
出力部１０から信号として外部に取り出される。
次にこの固体撮像装置におけるブルーミングの
抑制について述べる。第３図は第２図における
−線に沿う電位分布図である。横軸は深さ方向
であり、表面より蓄積領域３、Ｐウエル２、ｎ型
半導体基板１である。縦軸は下向きに電位が取つ
てある。電位の基準をＰウエル２の中性領域とし
た。ｎ型半導体基板１に正の電位VSUBを印加し、
蓄積領域３直下のＰウエル２を空乏化させる。こ
のときの電位分布を示したのが第３図である。蓄
積領域３とｎ型半導体基板との間にはVBボレト
の電位障壁ができる。蓄積領域３の周囲と電位障
壁の大きさをVBボルトより小さくしておく。す
ると蓄積領域３の信号電荷の最大蓄積電荷量は
VBによつて制限される。強い光が入射し、最大
蓄積電荷量よりも大きな信号電荷が発生した場
合、余剰の電荷は電位障壁VBを越えてｎ型半導
体基板１への移動する。このために、この固体撮
像装置では強い光が入射しても、他の絵素の蓄積
領域や垂直CCDレジスタへ流出せず、ブルーミ
ング現象は発生しない。
抑制について述べる。第３図は第２図における
−線に沿う電位分布図である。横軸は深さ方向
であり、表面より蓄積領域３、Ｐウエル２、ｎ型
半導体基板１である。縦軸は下向きに電位が取つ
てある。電位の基準をＰウエル２の中性領域とし
た。ｎ型半導体基板１に正の電位VSUBを印加し、
蓄積領域３直下のＰウエル２を空乏化させる。こ
のときの電位分布を示したのが第３図である。蓄
積領域３とｎ型半導体基板との間にはVBボレト
の電位障壁ができる。蓄積領域３の周囲と電位障
壁の大きさをVBボルトより小さくしておく。す
ると蓄積領域３の信号電荷の最大蓄積電荷量は
VBによつて制限される。強い光が入射し、最大
蓄積電荷量よりも大きな信号電荷が発生した場
合、余剰の電荷は電位障壁VBを越えてｎ型半導
体基板１への移動する。このために、この固体撮
像装置では強い光が入射しても、他の絵素の蓄積
領域や垂直CCDレジスタへ流出せず、ブルーミ
ング現象は発生しない。
半導体基板としては一般にはGZ法で育成した
結晶が用いられる。しかしCZ法では半導体基板
面内で不純物分布が一様ではなく、スワール状に
濃淡があり、このばらつきは10〜20％にも達する
と言われている。このような不純物濃度ばらつき
を有する半導体基板上に上記の固体撮像装置を形
成すると、蓄積領域３の信号電荷の最大蓄積電荷
量を決めるVBがばらつく。蓄積領域３、Ｐウエ
ル２、ｎ型半導体基板１のうちでもつとも不純物
濃度が小さいｎ型半導体基板１の不純物濃度の不
均一性がもつともVBのばらつきに影響する。こ
の最大蓄積電荷量のばらつきは飽和光量程度の一
様光を入射した時に著しく現われ、見苦しい再生
画像になるという欠点があつた。
結晶が用いられる。しかしCZ法では半導体基板
面内で不純物分布が一様ではなく、スワール状に
濃淡があり、このばらつきは10〜20％にも達する
と言われている。このような不純物濃度ばらつき
を有する半導体基板上に上記の固体撮像装置を形
成すると、蓄積領域３の信号電荷の最大蓄積電荷
量を決めるVBがばらつく。蓄積領域３、Ｐウエ
ル２、ｎ型半導体基板１のうちでもつとも不純物
濃度が小さいｎ型半導体基板１の不純物濃度の不
均一性がもつともVBのばらつきに影響する。こ
の最大蓄積電荷量のばらつきは飽和光量程度の一
様光を入射した時に著しく現われ、見苦しい再生
画像になるという欠点があつた。
この発明の目的は上記の欠点を無くし、最大蓄
積電荷量のばらつきをなくした固体撮像装置を提
供することにある。
積電荷量のばらつきをなくした固体撮像装置を提
供することにある。
この発明によれば半導体基板上に該半導体基板
と同一導電型からなる半導体層を形成し、該半導
体層内に該半導体層と異なる導電型からなるウエ
ルを該ウエルの底部が前記半導体基板と半導体層
との界面に達しないように形成し、該ウエル領域
内に撮像デバイスを形成する固体撮像装置の製造
方法において、該半導体層をエピタキシヤル成長
法、または、イオン注入法で形成することを特徴
とする固体撮像装置の製造方法、が得られる。
と同一導電型からなる半導体層を形成し、該半導
体層内に該半導体層と異なる導電型からなるウエ
ルを該ウエルの底部が前記半導体基板と半導体層
との界面に達しないように形成し、該ウエル領域
内に撮像デバイスを形成する固体撮像装置の製造
方法において、該半導体層をエピタキシヤル成長
法、または、イオン注入法で形成することを特徴
とする固体撮像装置の製造方法、が得られる。
以下この発明の実施例にもとづいて説明する。
この発明の一実施例を固体撮像装置の平面模式
図は第１図の同様である。第４図は第１図の−
線に沿う部分的断面図である。同図において第
２図の同一番号のものは同一構成要素を示す。ｎ
型半導体基板１上にエピタキシヤル成長法により
ｎ型の半導体層１３が形成されている。この半導
体層１３上にＰウエル２が設けられている。Ｐウ
エル２上の構成要素は従来例と同様である。半導
体層１３の不純物濃度はｎ型半導体基板１の不純
物濃度に比較して大きく小さくしても等しくても
よい。Ｐウエル２と半導体層１３とのPn接合の
半導体層１３側へ伸びた空乏層の厚よりも半導体
層１３の厚さを大きくする。この一実施例の固体
撮像装置の撮像動作は従来例と同様である。一般
にエピタキシヤル成長された半導体層は不純物濃
度が均一なものが得られる。このために第３図に
示したVBのばらつきはなくなり、蓄積領域３の
信号電荷の最大蓄積電荷量のばらつきもなくな
り、良好な再生画像が得られる。
図は第１図の同様である。第４図は第１図の−
線に沿う部分的断面図である。同図において第
２図の同一番号のものは同一構成要素を示す。ｎ
型半導体基板１上にエピタキシヤル成長法により
ｎ型の半導体層１３が形成されている。この半導
体層１３上にＰウエル２が設けられている。Ｐウ
エル２上の構成要素は従来例と同様である。半導
体層１３の不純物濃度はｎ型半導体基板１の不純
物濃度に比較して大きく小さくしても等しくても
よい。Ｐウエル２と半導体層１３とのPn接合の
半導体層１３側へ伸びた空乏層の厚よりも半導体
層１３の厚さを大きくする。この一実施例の固体
撮像装置の撮像動作は従来例と同様である。一般
にエピタキシヤル成長された半導体層は不純物濃
度が均一なものが得られる。このために第３図に
示したVBのばらつきはなくなり、蓄積領域３の
信号電荷の最大蓄積電荷量のばらつきもなくな
り、良好な再生画像が得られる。
この発明の第２の実施例の固体撮像装置は第１
図、第４図と同様の構成である。ただしｎ型の半
導体層１３をイオン注入法によつて形成する。半
導体層１３の不純物濃度はｎ型半導体基板１の不
純物濃度より１桁以上大きくする。半導体層１３
にはともとｎ型半導体基板に含まれていた不純物
とイオン注入された不純物との両方が存在する。
前者の不純物の濃度はばらつきが10〜20％ある
が、後者の不純物の濃度のばらつきは小さく押さ
えられる。そこで後者の不純物濃度を前者の不純
物濃度の例えば10倍にすると、半導体層１３の不
純物濃度のばらつきは１〜２％と小さくなる。こ
のために蓄積領域３の最大蓄積電荷量のばらつき
が押さえられ、良好な再生画像が得られる。
図、第４図と同様の構成である。ただしｎ型の半
導体層１３をイオン注入法によつて形成する。半
導体層１３の不純物濃度はｎ型半導体基板１の不
純物濃度より１桁以上大きくする。半導体層１３
にはともとｎ型半導体基板に含まれていた不純物
とイオン注入された不純物との両方が存在する。
前者の不純物の濃度はばらつきが10〜20％ある
が、後者の不純物の濃度のばらつきは小さく押さ
えられる。そこで後者の不純物濃度を前者の不純
物濃度の例えば10倍にすると、半導体層１３の不
純物濃度のばらつきは１〜２％と小さくなる。こ
のために蓄積領域３の最大蓄積電荷量のばらつき
が押さえられ、良好な再生画像が得られる。
この発明の第３の実施例の固体撮像装置の平面
模式図は第１図と同様である。第５図は第１図の
−線に沿う部分的断面図である。同図におい
て第２図と同一番号のものは同一構成要素を示
す。ｎ型半導体基板１上にエピタキシヤル成長法
によりｎ型の半導体層１３が形成されている。こ
の半導体層１３上にＰウエル２が設けられてい
る。このＰウエル２は蓄積領域３の直下では浅く
ブルーミングが制御しやすくし、垂直CCDレジ
スタの直下では深く垂直CCDレジスタの転送可
能電荷量が大きくなるようになつている。この固
体撮像装置においても第１の実施例のものと同様
にこの発明の効果がある。
模式図は第１図と同様である。第５図は第１図の
−線に沿う部分的断面図である。同図におい
て第２図と同一番号のものは同一構成要素を示
す。ｎ型半導体基板１上にエピタキシヤル成長法
によりｎ型の半導体層１３が形成されている。こ
の半導体層１３上にＰウエル２が設けられてい
る。このＰウエル２は蓄積領域３の直下では浅く
ブルーミングが制御しやすくし、垂直CCDレジ
スタの直下では深く垂直CCDレジスタの転送可
能電荷量が大きくなるようになつている。この固
体撮像装置においても第１の実施例のものと同様
にこの発明の効果がある。
第６図、第７図は本発明の第４の実施例を説明
するためのもので、３７は半導体基板１とＰ−ｎ
接合を形成してなる蓄積領域、３８は垂直読み出
し用のスイツチMOSトランジスタで形成されて
いる。垂直スイツチMOSトランジスタ３８のゲ
ート４８は、一行毎垂直遅延パルスを発生する垂
直シフトレジスタ４０のタツプ４１に共通接続さ
れている。また各垂直スイツチMOSトランジス
タ３８のドレイン５０は垂直方向に配設された素
子が垂直信号読み出し線３９で共通接続されてい
る。４２は水平切換MOSトランジスタで、各ゲ
ートは水平シフトレジスタ４３の各タツプ４４に
接続される。
するためのもので、３７は半導体基板１とＰ−ｎ
接合を形成してなる蓄積領域、３８は垂直読み出
し用のスイツチMOSトランジスタで形成されて
いる。垂直スイツチMOSトランジスタ３８のゲ
ート４８は、一行毎垂直遅延パルスを発生する垂
直シフトレジスタ４０のタツプ４１に共通接続さ
れている。また各垂直スイツチMOSトランジス
タ３８のドレイン５０は垂直方向に配設された素
子が垂直信号読み出し線３９で共通接続されてい
る。４２は水平切換MOSトランジスタで、各ゲ
ートは水平シフトレジスタ４３の各タツプ４４に
接続される。
第６図、第７図に示す固体撮像装置は通称
MOS型センサと呼ばれる固体撮像装置でその動
作は、蓄積領域３７で蓄えられた光情報信号は、
垂直シフトレジスタ４０の任意のタツプ４１がハ
イレベルになるとこのタツプ４１に接続される行
の垂直スイツチMOSトランジスタ３８が同時に
導通状態となり信号電荷はそれぞれ対応する垂直
読み出し線３９に読み出される。この信号電荷
は、水平シフトレジスタ４３からの各タツプ出力
４４により水平スイツチMOSトランジスタを介
して順次出力ライン４５へ読み出される。このよ
うに垂直シフトレジスタ４０の任意のタツプ４１
に対応する蓄積領域３７の信号がすべて読み出さ
れたら、垂直シフトレジスタ４０は１段進んで次
のタツプがハイレベルになり、同時にそのタツプ
に対応する行の蓄積領域３７の信号電荷が対応す
る垂直読み出し線３９に読み出される。以下同様
に動作をくり返すことにより、第７図に示す蓄積
領域３７に蓄えられた信号電荷を一行毎順次読み
出すことができる。
MOS型センサと呼ばれる固体撮像装置でその動
作は、蓄積領域３７で蓄えられた光情報信号は、
垂直シフトレジスタ４０の任意のタツプ４１がハ
イレベルになるとこのタツプ４１に接続される行
の垂直スイツチMOSトランジスタ３８が同時に
導通状態となり信号電荷はそれぞれ対応する垂直
読み出し線３９に読み出される。この信号電荷
は、水平シフトレジスタ４３からの各タツプ出力
４４により水平スイツチMOSトランジスタを介
して順次出力ライン４５へ読み出される。このよ
うに垂直シフトレジスタ４０の任意のタツプ４１
に対応する蓄積領域３７の信号がすべて読み出さ
れたら、垂直シフトレジスタ４０は１段進んで次
のタツプがハイレベルになり、同時にそのタツプ
に対応する行の蓄積領域３７の信号電荷が対応す
る垂直読み出し線３９に読み出される。以下同様
に動作をくり返すことにより、第７図に示す蓄積
領域３７に蓄えられた信号電荷を一行毎順次読み
出すことができる。
MOS型センサにおいても、Ｐウエル２上に上
記の構成要素を設けることによつてブルーミング
現象を防止することができる。ブルーミング抑制
の方法はインターライン転送方式固体撮像装置の
場合と同様に第３図に示したVBによつて蓄積領
域３７の最大蓄積電荷量が決まる。このため、こ
の固体撮像装置においても第１の実施例と同様に
この発明の効果がある。
記の構成要素を設けることによつてブルーミング
現象を防止することができる。ブルーミング抑制
の方法はインターライン転送方式固体撮像装置の
場合と同様に第３図に示したVBによつて蓄積領
域３７の最大蓄積電荷量が決まる。このため、こ
の固体撮像装置においても第１の実施例と同様に
この発明の効果がある。
また実施例ではＮチヤネル型半導体装置につい
て説明したが各領域の導電型を反対することでＰ
チヤネル半導体装置に適用できることは言うまで
もない。
て説明したが各領域の導電型を反対することでＰ
チヤネル半導体装置に適用できることは言うまで
もない。
第１図はインターライン転送方式固体撮像装置
の模式的平面図、第２図は第１図における−
線に沿う部分的断面図（従来例）、第３図は第２
図における−線に沿う電位分布図、第４図は
第１図における−線に沿う部分的断面図（こ
の発明の第１の実施例）、第５図は第１図におけ
る−線に沿う部分的断面図（この発明の第３
の実施例）、第６図はMOS型センサの模式的平面
図、第７図は第６図４６の部分的断面図である。 １……半導体基板、２……Ｐウエル、３，３７
……蓄積領域、４，９，１０……それぞれ読み出
し部を構成する垂直CCDレジスタ，水平CCDレ
ジスタ，出力部、１３……半導体層。
の模式的平面図、第２図は第１図における−
線に沿う部分的断面図（従来例）、第３図は第２
図における−線に沿う電位分布図、第４図は
第１図における−線に沿う部分的断面図（こ
の発明の第１の実施例）、第５図は第１図におけ
る−線に沿う部分的断面図（この発明の第３
の実施例）、第６図はMOS型センサの模式的平面
図、第７図は第６図４６の部分的断面図である。 １……半導体基板、２……Ｐウエル、３，３７
……蓄積領域、４，９，１０……それぞれ読み出
し部を構成する垂直CCDレジスタ，水平CCDレ
ジスタ，出力部、１３……半導体層。
Claims (1)
- １ 半導体基板上に該半導体基板と同一導電型か
らなる半導体層を形成し、該半導体層内に該半導
体層と異なる導電型からなるウエルを該ウエルの
底部が前記半導体基板と半導体層との界面に達し
ないように形成し、該ウエル領域内に撮像デバイ
スを形成する固体撮像装置の製造方法において、
該半導体層をエピタキシヤル成長法、または、イ
オン注入法で形成することを特徴とする固体撮像
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008443A JPS58125970A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008443A JPS58125970A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125970A JPS58125970A (ja) | 1983-07-27 |
| JPH0424870B2 true JPH0424870B2 (ja) | 1992-04-28 |
Family
ID=11693263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008443A Granted JPS58125970A (ja) | 1982-01-22 | 1982-01-22 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125970A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610010B2 (ja) * | 1984-02-29 | 1997-05-14 | ソニー株式会社 | 縦形オーバーフローイメージセンサー |
| JPH07120771B2 (ja) * | 1984-06-19 | 1995-12-20 | 日本電気株式会社 | 固体撮像装置 |
| JPS61142765A (ja) * | 1984-12-17 | 1986-06-30 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH07112057B2 (ja) * | 1988-09-13 | 1995-11-29 | 株式会社東芝 | 固体撮像装置 |
| JP2833256B2 (ja) * | 1991-04-15 | 1998-12-09 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JPH0846165A (ja) * | 1995-03-16 | 1996-02-16 | Sony Corp | 縦形オーバーフローイメージセンサー |
| JP2576813B2 (ja) * | 1995-04-22 | 1997-01-29 | ソニー株式会社 | 縦形オーバーフローイメージセンサーの製造方法 |
| JP4742661B2 (ja) * | 2005-04-25 | 2011-08-10 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP2016201400A (ja) * | 2015-04-07 | 2016-12-01 | リコーイメージング株式会社 | 撮像素子および撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917581B2 (ja) * | 1978-01-13 | 1984-04-21 | 株式会社東芝 | 固体撮像装置 |
| JPS54124480U (ja) * | 1978-02-20 | 1979-08-31 | ||
| JPS5644576A (en) * | 1979-09-18 | 1981-04-23 | Sanyo Electric Co | Refrigerated commercial display case and air circulating method thereof |
| JPS57207383A (en) * | 1981-06-15 | 1982-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Phototransistor |
-
1982
- 1982-01-22 JP JP57008443A patent/JPS58125970A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125970A (ja) | 1983-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| US4527182A (en) | Semiconductor photoelectric converter making excessive charges flow vertically | |
| US4774586A (en) | Interline type charge transfer imaging device | |
| US20070108371A1 (en) | PMOS pixel structure with low cross talk for active pixel image sensors | |
| JPS5917581B2 (ja) | 固体撮像装置 | |
| JPH0410785B2 (ja) | ||
| JPS6117152B2 (ja) | ||
| JPS6216599B2 (ja) | ||
| JPH0424870B2 (ja) | ||
| US4974043A (en) | Solid-state image sensor | |
| JP2641809B2 (ja) | Ｃｃｄ映像素子 | |
| EP0499275B1 (en) | Solid state imager | |
| JPH0230189B2 (ja) | ||
| JPS60260154A (ja) | 電荷結合素子の駆動法 | |
| JPH031871B2 (ja) | ||
| JPH0425714B2 (ja) | ||
| JPH0421351B2 (ja) | ||
| JPH0424872B2 (ja) | ||
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS5846905B2 (ja) | コタイサツゾウソウチ | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPH0424871B2 (ja) | ||
| JPS60169165A (ja) | 固体撮像素子 | |
| JPH06275809A (ja) | 固体撮像素子 |