JPH0424899A - アラーム監視回路 - Google Patents
アラーム監視回路Info
- Publication number
- JPH0424899A JPH0424899A JP12956790A JP12956790A JPH0424899A JP H0424899 A JPH0424899 A JP H0424899A JP 12956790 A JP12956790 A JP 12956790A JP 12956790 A JP12956790 A JP 12956790A JP H0424899 A JPH0424899 A JP H0424899A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- signal
- output
- shift register
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 21
- 230000008054 signal transmission Effects 0.000 claims description 5
- 238000011084 recovery Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Alarm Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアラーム監視回路に関し、特にアラーム信号の
検出時にアラーム信号送出源に対して少なくとも1回の
リセット信号を送出してからアラーム状態の判定を行う
アラーム監視回路に関する。
検出時にアラーム信号送出源に対して少なくとも1回の
リセット信号を送出してからアラーム状態の判定を行う
アラーム監視回路に関する。
従来、この種のアラーム監視回路は、アラーム信号を受
信するとタイマを起動し、タイマ起動「リセット信号を
1回以上作成出力し、タイマがJ定値に達するとリセッ
ト信号作成を停止させ、→の時点でのアラーム信号から
アラーム判定信号基出力していた。
信するとタイマを起動し、タイマ起動「リセット信号を
1回以上作成出力し、タイマがJ定値に達するとリセッ
ト信号作成を停止させ、→の時点でのアラーム信号から
アラーム判定信号基出力していた。
上述した従来のアラーム監視回路では、タイス回路とリ
セット信号作成回路とが独立しているグで、アラーム監
視回路としての部品数が多いとUう欠点がある。
セット信号作成回路とが独立しているグで、アラーム監
視回路としての部品数が多いとUう欠点がある。
本発明のアラーム監視回路は、アラーム監視にタイミン
グを生成する監視クロック生成手段と、入力されたアラ
ーム信号を外部がらのクロックを用いてアラーム状態信
号として出力するフリップフロップと、入力された前記
アラーム状態信号を前記監視タロツクを用いて複数の中
間タップに順次遅延させて出力するシフトレジスタと、
このシフトレジスタの前記中間タップのうちの最終段か
らの出力と前記フリップフロップ出力の前記アラーム状
態信号に基づいてアラーム判定信号として出力するアラ
ーム判定信号出力手段と、前記シフトレジスタの中間タ
ップ出力を用いてアラーム信号送出源に対するリセット
信号を少なくとも1回生成して送出するアラーム信号送
出源リセット手段と、前記フリップフロップ出力の前記
アラーム状態信号が復旧状態となったときに前記シフト
レジスタをクリアするシフトレジスタクリア手段とを備
えることを特徴とし、また前記監視クロック生成手段は
前記外部からのクロックを反転させるインバータであっ
てもよい。
グを生成する監視クロック生成手段と、入力されたアラ
ーム信号を外部がらのクロックを用いてアラーム状態信
号として出力するフリップフロップと、入力された前記
アラーム状態信号を前記監視タロツクを用いて複数の中
間タップに順次遅延させて出力するシフトレジスタと、
このシフトレジスタの前記中間タップのうちの最終段か
らの出力と前記フリップフロップ出力の前記アラーム状
態信号に基づいてアラーム判定信号として出力するアラ
ーム判定信号出力手段と、前記シフトレジスタの中間タ
ップ出力を用いてアラーム信号送出源に対するリセット
信号を少なくとも1回生成して送出するアラーム信号送
出源リセット手段と、前記フリップフロップ出力の前記
アラーム状態信号が復旧状態となったときに前記シフト
レジスタをクリアするシフトレジスタクリア手段とを備
えることを特徴とし、また前記監視クロック生成手段は
前記外部からのクロックを反転させるインバータであっ
てもよい。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を示す回路図である。
第1の実施例において、アラーム入力信号ALMはアラ
ーム信号送出源からのアラーム信号で、フリップフロッ
プ2のデータ入力端子りに入力される。クロック入力信
号CLKはクロックパルスで、フリップフロップ2のク
ロック入力端子CKとインバータ7に入力され、インバ
ータ7はシフトレジスタ3のタロツク入力端子CKに反
転クロック信号CLKを出力する。フリップフロップ2
の出力端子Qからアンドゲート1の入力端子とシフトレ
ジスタ3.フリップフロップ4.フリップフロップ6の
各リセット入力端子CLRにアラーム状態信号S1を出
力する。アンドゲート1はフリップ70ツブ2からのア
ラーム状態信号s1とフリップフロップ4からの出力信
号s4を入力してシフトレジスタ3のシリアルデータ入
力端子S工へ出力信号S2を出力する。シフトレジスタ
3の出力端子Q。がらフリップフロップ4のクロック入
力端子CKに出力信号S3を出力し、出力端子Q、〜Q
Jはオアゲート5の入力端子に接続され、出力端子Qk
からフリップフロップ6のクロック入力端子CKに出力
信号S5を出力する。フリップフロップ4のデータ入力
端子りはハイレベルHに固定され、反転出力端子すがら
アンドゲート1に出力信号S4を出力する。フリップフ
ロップ6のデータ入力端子りはハイレベルHに固定され
、出力端子Qからアラーム判定信号ALDTを出力する
。またオアゲート5の出力端子がらアラームリセット信
号R8Tを出力する。フリップフロップ2はアラーム入
力信号ALMの雑音による誤動作防止と、アラーム復旧
時の本アラーム監視回路のリセットを行う。アンドゲー
ト1.シフトレジスタ3.フリップフロップ2により、
1クロック幅のハイレベル信号Hがシフトレジスタ3で
シフトされる。
ーム信号送出源からのアラーム信号で、フリップフロッ
プ2のデータ入力端子りに入力される。クロック入力信
号CLKはクロックパルスで、フリップフロップ2のク
ロック入力端子CKとインバータ7に入力され、インバ
ータ7はシフトレジスタ3のタロツク入力端子CKに反
転クロック信号CLKを出力する。フリップフロップ2
の出力端子Qからアンドゲート1の入力端子とシフトレ
ジスタ3.フリップフロップ4.フリップフロップ6の
各リセット入力端子CLRにアラーム状態信号S1を出
力する。アンドゲート1はフリップ70ツブ2からのア
ラーム状態信号s1とフリップフロップ4からの出力信
号s4を入力してシフトレジスタ3のシリアルデータ入
力端子S工へ出力信号S2を出力する。シフトレジスタ
3の出力端子Q。がらフリップフロップ4のクロック入
力端子CKに出力信号S3を出力し、出力端子Q、〜Q
Jはオアゲート5の入力端子に接続され、出力端子Qk
からフリップフロップ6のクロック入力端子CKに出力
信号S5を出力する。フリップフロップ4のデータ入力
端子りはハイレベルHに固定され、反転出力端子すがら
アンドゲート1に出力信号S4を出力する。フリップフ
ロップ6のデータ入力端子りはハイレベルHに固定され
、出力端子Qからアラーム判定信号ALDTを出力する
。またオアゲート5の出力端子がらアラームリセット信
号R8Tを出力する。フリップフロップ2はアラーム入
力信号ALMの雑音による誤動作防止と、アラーム復旧
時の本アラーム監視回路のリセットを行う。アンドゲー
ト1.シフトレジスタ3.フリップフロップ2により、
1クロック幅のハイレベル信号Hがシフトレジスタ3で
シフトされる。
続いて第1の実施例の動作について第3図を併用して説
明する。
明する。
第3図は第1の実施例の各信号のタイミングチャートで
ある。
ある。
アラーム信号送出源がアラーム状態となり、アラーム入
力信号ALMがハイレベルHになると、フリップフロッ
プ2はクロック信号CLKに同期して、その出力のアラ
ーム状態信号s1をローレベルLからハイレベルHへ変
化させる。ここでフリップフロップ4の出力信号s4は
ハイレベルHであるので、アンドゲート1の圧力信号S
2はハイレベルHとなる。
力信号ALMがハイレベルHになると、フリップフロッ
プ2はクロック信号CLKに同期して、その出力のアラ
ーム状態信号s1をローレベルLからハイレベルHへ変
化させる。ここでフリップフロップ4の出力信号s4は
ハイレベルHであるので、アンドゲート1の圧力信号S
2はハイレベルHとなる。
シフトレジスタ3は反転クロック信号CLKに同期して
出力端子Qoからの出力信号S3をハイレベルHにする
。すると、フリップフロップ4の反転出力信号S4はロ
ーレベルLとなり、アンドゲート1の出力信号S2がロ
ーレベルLとなる。
出力端子Qoからの出力信号S3をハイレベルHにする
。すると、フリップフロップ4の反転出力信号S4はロ
ーレベルLとなり、アンドゲート1の出力信号S2がロ
ーレベルLとなる。
シフトレジスタ3の出力信号S3は1クロック幅のハイ
レベルHの後、ローレベLとなり、シフトレジスタ3は
反転クロック信号CLK同期して順次各タップに1クロ
ック幅のハイレベルHをシフトしていく。シフトレジス
タ3の出力端子Q+〜Q」とQkには、それぞれ内端子
Qoからi〜j、にクロック遅延して1クロック幅のハ
レベルHが現われる。
レベルHの後、ローレベLとなり、シフトレジスタ3は
反転クロック信号CLK同期して順次各タップに1クロ
ック幅のハイレベルHをシフトしていく。シフトレジス
タ3の出力端子Q+〜Q」とQkには、それぞれ内端子
Qoからi〜j、にクロック遅延して1クロック幅のハ
レベルHが現われる。
オアゲート5の出力端子からi〜jクロック幅遅延して
それぞれ1クロック幅のアラームリセット信号R3Tが
出力される。シフトレジスタ3の出力端子Qoからにク
ロック遅延して信号S5がハイレベルHになると、フリ
ップフロップ6の出力端子Qからアラーム判定信号AL
DTがハイレベルHで出力されて、アラーム検出を通知
する。
それぞれ1クロック幅のアラームリセット信号R3Tが
出力される。シフトレジスタ3の出力端子Qoからにク
ロック遅延して信号S5がハイレベルHになると、フリ
ップフロップ6の出力端子Qからアラーム判定信号AL
DTがハイレベルHで出力されて、アラーム検出を通知
する。
なお、図示していないが、アラーム信号送出源のアラー
ム状態が復旧してアラーム入力信号ALMがローレベル
Lになると、アラーム状態信号S1はクロック信号CL
Kに同期してローレベルLとなり、シフトレジスタ3の
出力端子Qo〜QkはすべてローレベルLとなり、出力
信号S4はハイレベルHとなり、アラーム判定信号AL
DTはローレベルLとなってアラーム復旧を通知する。
ム状態が復旧してアラーム入力信号ALMがローレベル
Lになると、アラーム状態信号S1はクロック信号CL
Kに同期してローレベルLとなり、シフトレジスタ3の
出力端子Qo〜QkはすべてローレベルLとなり、出力
信号S4はハイレベルHとなり、アラーム判定信号AL
DTはローレベルLとなってアラーム復旧を通知する。
次に、第2図は本発明の第2の実施例を示す回路図であ
る。
る。
アラーム入力信号ALMはアラーム信号送出源からのア
ラーム信号でフリップフロップ8のデータ入力端子りに
入力される。タロツク入力信号CLKはクロックパルス
で、フリップフロップ8のクロック入力端子CKとイン
バータ16に入力され、インバータ16はシフトレジス
タ9のクロック入力端子CKに反転クロック信号CLK
を出力する。フリップフロップ8の出力端子Qからシフ
トレジスタつのリセット端子CLR,シリアルデータ入
力端子SI及びアンドゲート15にアラーム状態信号S
6が出力される。シフトレジスタ9の出力端子Q、から
アンドゲート11に出力信号S7が出力され、出力端子
Q、にはインバータ10か接続され、インバータ10の
出力信号S8がアンドゲート11に出力される。アンド
ケート11は出力信号S7と出力信号Q8に基づいてオ
アゲート14に出力信号S9を出力する。またシフトレ
ジスタ9の出力端子QJ2からアンドゲート13に出力
信号StOが出力され、出力端子Q、、lにはインバー
タ12が接続され、インバータ12の出力信号Sttが
アンドゲート13に出力される。
ラーム信号でフリップフロップ8のデータ入力端子りに
入力される。タロツク入力信号CLKはクロックパルス
で、フリップフロップ8のクロック入力端子CKとイン
バータ16に入力され、インバータ16はシフトレジス
タ9のクロック入力端子CKに反転クロック信号CLK
を出力する。フリップフロップ8の出力端子Qからシフ
トレジスタつのリセット端子CLR,シリアルデータ入
力端子SI及びアンドゲート15にアラーム状態信号S
6が出力される。シフトレジスタ9の出力端子Q、から
アンドゲート11に出力信号S7が出力され、出力端子
Q、にはインバータ10か接続され、インバータ10の
出力信号S8がアンドゲート11に出力される。アンド
ケート11は出力信号S7と出力信号Q8に基づいてオ
アゲート14に出力信号S9を出力する。またシフトレ
ジスタ9の出力端子QJ2からアンドゲート13に出力
信号StOが出力され、出力端子Q、、lにはインバー
タ12が接続され、インバータ12の出力信号Sttが
アンドゲート13に出力される。
アンドゲート13は出力信号SIOと出力信号Sllに
基づいてオアゲート14に出力信号S12を出力する。
基づいてオアゲート14に出力信号S12を出力する。
オアゲート14は出力信号S9と81□に基づいて、ア
ラームリセット信号R8Tを出力する。シフトレジスタ
9の出力端子Q。からアンドゲート15に出力信号S1
3か出力され、アンドゲート15は出力信号S6と31
3に基づいて、アラーム判定信号ALDTを出力する。
ラームリセット信号R8Tを出力する。シフトレジスタ
9の出力端子Q。からアンドゲート15に出力信号S1
3か出力され、アンドゲート15は出力信号S6と31
3に基づいて、アラーム判定信号ALDTを出力する。
フリップフロップ8はアラーム入力信号ALMの雑音に
よる誤動作防止と、アラーム復旧時の本アラーム監視回
路のリセットを行う。
よる誤動作防止と、アラーム復旧時の本アラーム監視回
路のリセットを行う。
続いて第2の実施例の動作について第4図を併用して説
明する。
明する。
第4図は第2の実施例の各信号のタイミングチャートで
ある。
ある。
アラーム信号送出源がアラーム状態となり、アラーム入
力信号ALMがハイレベルHになると、フリップフロッ
プ8でクロック信号CLKに同期して、その出力のアラ
ーム状態信号S6をローレベルLからハイレベルHへ変
化させる。ここでシフトレジスタ9のリセットは解除さ
れる。
力信号ALMがハイレベルHになると、フリップフロッ
プ8でクロック信号CLKに同期して、その出力のアラ
ーム状態信号S6をローレベルLからハイレベルHへ変
化させる。ここでシフトレジスタ9のリセットは解除さ
れる。
シフトレジスタ9では反転クロック信号CLKに同期し
てアラーム状態信号S6 (ハイレベルH)が各タッ
プに順次シフトされる。アンドゲート11の出力信号S
9にiクロック遅延して(ji)クロック幅のレベル信
号Hが現われ、アンドゲート12の出力信号S1□にp
クロック遅延して(m−fI)タロツク幅のレベル信号
Hが現わする。オアゲート14の出力信号RSTには、
出ブ信号S9とS12とのオア出力が現われる。順次、
ハイレベル信号Hがシフトされてシフトレジスづ9の出
力信号S13がハイレベルHとなり、フリ・〉プフロッ
プ8の出力信号S6がハイレベルHとるり、アンドゲー
ト15の出力であるアラーム判刈信号ALDTがハイレ
ベルHとなってアラーム顔出を通知する。
てアラーム状態信号S6 (ハイレベルH)が各タッ
プに順次シフトされる。アンドゲート11の出力信号S
9にiクロック遅延して(ji)クロック幅のレベル信
号Hが現われ、アンドゲート12の出力信号S1□にp
クロック遅延して(m−fI)タロツク幅のレベル信号
Hが現わする。オアゲート14の出力信号RSTには、
出ブ信号S9とS12とのオア出力が現われる。順次、
ハイレベル信号Hがシフトされてシフトレジスづ9の出
力信号S13がハイレベルHとなり、フリ・〉プフロッ
プ8の出力信号S6がハイレベルHとるり、アンドゲー
ト15の出力であるアラーム判刈信号ALDTがハイレ
ベルHとなってアラーム顔出を通知する。
なお、図示していないが、アラーム信号送出渕のアラー
ム状態が復旧してアラーム入力信号ALMがローレベル
Lになると、アラーム状態信号S6はクロック信号CL
Kに同期してローレベルLとなり、シフトレジスタ9が
リセット状態になってシフトレジスタ9の出力端子Q+
〜Q、はすべてローレベルとなり、アラーム判定信号A
LDTはローレベルLとなってアラーム復旧を通知する
。
ム状態が復旧してアラーム入力信号ALMがローレベル
Lになると、アラーム状態信号S6はクロック信号CL
Kに同期してローレベルLとなり、シフトレジスタ9が
リセット状態になってシフトレジスタ9の出力端子Q+
〜Q、はすべてローレベルとなり、アラーム判定信号A
LDTはローレベルLとなってアラーム復旧を通知する
。
以上説明したように本発明は、シフトレジスタによって
アラーム信号を遅延させ、その中間タップ出力を利用し
てアラームリセット信号を作成するようにしたので、ア
ラーム監視回路の構成部品数を削減することができる。
アラーム信号を遅延させ、その中間タップ出力を利用し
てアラームリセット信号を作成するようにしたので、ア
ラーム監視回路の構成部品数を削減することができる。
また、シフトレジスタのタップを切替えることにより、
リセットタイミング、リセット間隔、リセット信号長、
リセット回数を容易に変更することできる効果がある。
リセットタイミング、リセット間隔、リセット信号長、
リセット回数を容易に変更することできる効果がある。
第1図、第2図はそれぞれ本発明の第1.第2の実施例
を示す回路図、第3図、第4図はそれぞれ第1.第2の
実施例を各信号のタイミングチャートである。 1.11.13.15・・・アンドゲート、2゜4.6
.8・・・フリップフロップ、3,9・・・シフトレジ
スタ、5.14・・・オアゲート、7.10゜12.1
6・・・インバータ、ALDT・・・・・・アラーム判
定信号、ALM・・・アラーム入力信号、CLK・・・
クロック入力信号、CLK・・・反転クロック信号、・
・・アラーム状態信号。
を示す回路図、第3図、第4図はそれぞれ第1.第2の
実施例を各信号のタイミングチャートである。 1.11.13.15・・・アンドゲート、2゜4.6
.8・・・フリップフロップ、3,9・・・シフトレジ
スタ、5.14・・・オアゲート、7.10゜12.1
6・・・インバータ、ALDT・・・・・・アラーム判
定信号、ALM・・・アラーム入力信号、CLK・・・
クロック入力信号、CLK・・・反転クロック信号、・
・・アラーム状態信号。
Claims (1)
- 【特許請求の範囲】 1、アラーム信号の検出時にこのアラーム信号送出源に
対して少なくとも1回のリセット信号を送出してからア
ラーム状態の判定を行うアラーム監視回路において、ア
ラーム監視のタイミングを生成する監視クロック生成手
段と、入力された前記アラーム信号を外部からのクロッ
クを用いてアラーム状態信号として出力するフリップフ
ロップと、入力された前記アラーム状態信号を前記監視
クロックを用いて複数の中間タップに順次遅延させて出
力するシフトレジスタと、このシフトレジスタの前記中
間タップのうちの最終段からの出力と前記フリップフロ
ップ出力の前記アラーム状態信号に基づいてアラーム判
定信号として出力するアラーム判定信号出力手段と、前
記シフトレジスタの中間タップ出力を用いて前記アラー
ム信号送出源に対するリセット信号を少なくとも1回生
成して送出するアラーム信号送出源リセット手段と、前
記フリップフロップ出力の前記アラーム状態信号が復旧
状態となったときに前記シフトレジスタをクリアするシ
フトレジスタクリア手段とを備えることを特徴とするア
ラーム監視回路。 2、前記監視クロック生成手段は前記外部からのクロッ
クを反転させるインバータであることを特徴とする請求
項1記載のアラーム監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12956790A JPH0424899A (ja) | 1990-05-18 | 1990-05-18 | アラーム監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12956790A JPH0424899A (ja) | 1990-05-18 | 1990-05-18 | アラーム監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424899A true JPH0424899A (ja) | 1992-01-28 |
Family
ID=15012673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12956790A Pending JPH0424899A (ja) | 1990-05-18 | 1990-05-18 | アラーム監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424899A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156499A (en) * | 1978-05-31 | 1979-12-10 | Fujitsu Ltd | Alarm generator |
| JPS5925416A (ja) * | 1982-08-02 | 1984-02-09 | Nec Corp | 警報の待ち受け回路 |
| JPS63312160A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 印字補正方式 |
-
1990
- 1990-05-18 JP JP12956790A patent/JPH0424899A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156499A (en) * | 1978-05-31 | 1979-12-10 | Fujitsu Ltd | Alarm generator |
| JPS5925416A (ja) * | 1982-08-02 | 1984-02-09 | Nec Corp | 警報の待ち受け回路 |
| JPS63312160A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 印字補正方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| JP3476448B2 (ja) | 信号同期回路 | |
| JPH0424899A (ja) | アラーム監視回路 | |
| JPH052016B2 (ja) | ||
| JPH01166633A (ja) | ビット位相同期回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2891814B2 (ja) | ディジタルpll回路 | |
| JP5515920B2 (ja) | Dpll回路 | |
| JPH0685804A (ja) | フレームパルス生成回路 | |
| JPH04168810A (ja) | シリアル/パラレル変換回路 | |
| JPH03282805A (ja) | クロック信号切換回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH04140912A (ja) | 論理回路 | |
| JPH05256913A (ja) | 半導体集積回路装置 | |
| JPH03291030A (ja) | フレーム同期装置 | |
| JPH01125016A (ja) | セレクト回路 | |
| JPH114148A (ja) | 位相差検出回路 | |
| JPH04365219A (ja) | クロック・パルス整形回路 | |
| JPH1093401A (ja) | クロック周波数逓倍回路 | |
| JPS62152029A (ja) | クロツク制御回路 | |
| JPH0223092B2 (ja) | ||
| JPS61198843A (ja) | デイジタル信号のラツチ回路 | |
| JPH0497660A (ja) | 同期信号発生装置 |